JPH02177351A - 半導体装置の容器 - Google Patents

半導体装置の容器

Info

Publication number
JPH02177351A
JPH02177351A JP63334804A JP33480488A JPH02177351A JP H02177351 A JPH02177351 A JP H02177351A JP 63334804 A JP63334804 A JP 63334804A JP 33480488 A JP33480488 A JP 33480488A JP H02177351 A JPH02177351 A JP H02177351A
Authority
JP
Japan
Prior art keywords
substrate
sub
metallized layer
external lead
alumina
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63334804A
Other languages
English (en)
Other versions
JP2712461B2 (ja
Inventor
Seiichi Ueno
誠一 上野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP63334804A priority Critical patent/JP2712461B2/ja
Publication of JPH02177351A publication Critical patent/JPH02177351A/ja
Application granted granted Critical
Publication of JP2712461B2 publication Critical patent/JP2712461B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、高周波高出力半導体素子搭載用の容器、特に
放熱特性のよい酸化ベリリウム基板を用いた容器に関す
る。
〔従来の技術〕
第3図は、従来の酸化ベリリウム(以下ベリリアと称す
)基板を用いた容器と、それに半導体素子を搭載した半
導体装置の断面図である。第3図において、ベリリア製
の子板状の基板11の上面ほぼ中央に、メタライズ層を
介して高周波高出力半導体素子8が搭載され、半導体素
子8の電極と基板11の周辺に設けられたメタライズ層
12との間は、金細線9で接続後、キャップ6をかぶせ
て内部を気密封止し、さらにメタライズ層12に外部リ
ード5がろう付けで取付けられている。
〔発明が解決しようとする課題〕
上述した従来の容器を用いた半導体装置では、ベリリア
基板のメタライズ層と外部引出しリードとが接続される
。外部引出しリードは、外部回路と半田付けされるが、
半田付時のストレスやその後の温度変化などにより、力
を受ける。しかし、ヘリリアの機械的強度が弱いため、
外部引出しリードのベリリア基板からの剥離が生じる場
合がある。これを避けるためには、ベリリアと外部リー
ドとの接着面積を増やすことが考えられるが、そ九によ
って浮遊のりアクタンスが増加し、半導体素子の高周波
性能が急激に劣化するので制約を受ける。また、装置の
小形化が進んでおり、半導体装置の外形には制約のある
場合がiい。
〔課題を解決するための手段〕
上記課題に対し本発明では、半導体素子を搭載する酸化
ベリリウム(ベリリア)製の主基板の一部分に、酸化ア
ルミニウム(アルミナ)製の副基板を接着し、前記主基
板上の半導体素子の電極とつながるメタライズ層をアル
ミナ製の副基板に設け、この副基板上のメタライズ層に
外部引出しリードをろう付けで取付けているので、ベリ
リアだけの従来の基板で発生したような外部引出しリー
ドの剥離がなくなっている。
つぎに本発明を実施例により説明する。
第1図は本発明の一実施例に係る容器を用いた半導体装
置の断面図である。第1図において、ベリリア製の平板
状の主基板1の上面のぼぼ中央部に、高尚波高出力半導
体素子8が搭載され、主基板lの周辺のメタライズ層2
には、アルミナ製の副基板3がろう付けで接着されてい
る。副基板3の上面には、半導体素子8の電極と金線9
で接続されたメタライズ層と導電接続のメタライズ層4
が形成されており、メタ、ライズ層4に外部引出しり−
ド5がろう付けで接続さhている。なお、最終的にはキ
ャップ6を冠せて内部は気密封止されている。
第2図は本発明の第2の実施例を用いた半導体装置の断
面図である。第2図においては、ベリリア製の主基板1
aの周辺端部に凹部が設けられて、この凹部にアルミナ
製の副基板3aが接着され、副基板3a上のメタライズ
層4に外部引出しリード5がろう付けで取付けられてい
る。
〔発明の効果〕
以上説明したように1本発明は、外部引出しリードをア
ルミナ製副基板に取り付けることにより、従来の方法に
比べて外部り・−ドの剥離事故を激減することができる
。これにより、半導体装置の品質、信頼度の向上を計る
ことができる。また、このような副基板を設けたために
浮遊のりアクタンス分はほとんどが増加しないので半導
体素子の高周波性能を劣化させることはない。
【図面の簡単な説明】
第1図は本発明の一実施例による半導体装置の断面図、
第2図は本発明の第2実施例による半導体装置の断面図
、第3図は従来の容器を用いて組立てた半導体装置の断
面図である。 1.1a・・・・・・ベリリア主基板、2,4・・・・
・・メタライズ層s  3=  3a・・・・・・アル
ミナ副基板、5・旧・・外部引出しリード、6・・・・
・・キャップ、8・・自・・半導体素子、9・・・・・
・金細線、11・・・・・・ベリリア基板、12・・・
・・・メタライズ層。 代理人 弁理士  内 原   晋 老3図

Claims (1)

    【特許請求の範囲】
  1. 上面ほぼ中央に半導体素子が取付けられる絶縁基板と、
    前記半導体素子の電極と金属配線で接続された前記基板
    周辺のメタライズ層から引出されている外部リードとを
    もつ半導体装置の容器において、前記絶縁基板は酸化ベ
    リリウム製の主基板と、この主基板の一部に接着され前
    記外部リード引出しのメタライズ層が形成されている副
    基板とからなることを特徴とする半導体装置の容器。
JP63334804A 1988-12-27 1988-12-27 半導体装置の容器 Expired - Lifetime JP2712461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63334804A JP2712461B2 (ja) 1988-12-27 1988-12-27 半導体装置の容器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63334804A JP2712461B2 (ja) 1988-12-27 1988-12-27 半導体装置の容器

Publications (2)

Publication Number Publication Date
JPH02177351A true JPH02177351A (ja) 1990-07-10
JP2712461B2 JP2712461B2 (ja) 1998-02-10

Family

ID=18281417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63334804A Expired - Lifetime JP2712461B2 (ja) 1988-12-27 1988-12-27 半導体装置の容器

Country Status (1)

Country Link
JP (1) JP2712461B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144967A (ja) * 1991-11-19 1993-06-11 Kyocera Corp 半導体素子収納用パツケージの製造方法
JP2005019985A (ja) * 2003-06-23 2005-01-20 Agilent Technol Inc 物理的に小型のデバイスパッケージ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196549A (en) * 1981-05-18 1982-12-02 Philips Nv Method of assembling semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57196549A (en) * 1981-05-18 1982-12-02 Philips Nv Method of assembling semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05144967A (ja) * 1991-11-19 1993-06-11 Kyocera Corp 半導体素子収納用パツケージの製造方法
JP2005019985A (ja) * 2003-06-23 2005-01-20 Agilent Technol Inc 物理的に小型のデバイスパッケージ

Also Published As

Publication number Publication date
JP2712461B2 (ja) 1998-02-10

Similar Documents

Publication Publication Date Title
US5602059A (en) Semiconductor device and method for manufacturing same
JP2532230B2 (ja) 高周波用回路素子密封パッケ―ジとその製造方法
JP3816821B2 (ja) 高周波用パワーモジュール基板及びその製造方法
JP2001060635A (ja) 光半導体素子収納用パッケージ
JPH01168045A (ja) 気密封止回路装置
JPH02177351A (ja) 半導体装置の容器
JP2000183253A (ja) 半導体素子収納用パッケージ
JP2001274278A (ja) マイクロ波半導体装置およびその製造方法
JPS63284831A (ja) 混成集積回路の製造方法
JP2908932B2 (ja) 電子部品収納用パッケージ
JP3598059B2 (ja) 半導体素子収納用パッケージ
JPS58103144A (ja) 半導体装置
JPS61198656A (ja) 半導体装置
JP3280835B2 (ja) マルチチップモジュールの製造方法
JPH07211822A (ja) 半導体素子収納用パッケージ
JP2004022627A (ja) 電力増幅半導体装置用パッケージとその製造方法およびそれを用いた電力増幅半導体装置
JP2710893B2 (ja) リード付き電子部品
JP2813072B2 (ja) 半導体素子収納用パッケージ
JP3736226B2 (ja) Sawデバイス
JP2783735B2 (ja) 半導体素子収納用パッケージ
JP3420362B2 (ja) 半導体装置の実装構造
JP2002305262A (ja) 半導体素子実装用パッケージ
JP2514911Y2 (ja) 半導体素子収納用パッケージ
JP2717727B2 (ja) 半導体素子収納用パッケージ
JP2813074B2 (ja) 半導体素子収納用パッケージ