JPH02177461A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に静電耐圧保護回路を有
する半導体装置に関する。

〔従来の技術〕

従来、半導体装置の多くは、外部入出力回路の静電耐圧
保護回路を、シリコンチップ上などに形成する他の回路
と同一のチップ上に形成しており、そのパッケージは半
導体チップと外部端子とを電気的に接続し、外部端子以
外を外部から絶縁・保護する役割だけをしていた。

第３図は従来の静電耐圧保護回路の一例の回路図である
。

外部端子３と内部回路９との間に二つのダイオードＤ、
、Ｄ２を図示するように接続し、サージ電圧から保護を
していた。

〔発明が解決しようとする課題〕

上述した従来の半導体装置は、半導体チップ上に静電対
圧保護回路を持つため、その回路を形成するために必要
な面積を半導体チップ上に用意する必要があり、半導体
チップ面積を増大させるという欠点がある。また第３図
に示す静電保護ダイオードＤ２は、外部端子３の電位が
装置の電源電圧範囲外になると順方向のバイアスがかか
り、導通状態になるため、装置の゛、１１源電圧範囲外
の信号を入力すると消費電流が増大するという欠点もも
っている。

〔課題を解決するための手段〕

本発明の半導体装置は、半導体素子を収納するパッケー
ジ本体と、該パッケージ本体の側壁部に設けられた凹部
と、該凹部底面に配置された電源線と、該電源線と前記
パッケージ本体の外部端子との間に設置されかつ接続さ
れる半導体製の静電耐圧保護回路とを含んで構成される
。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図（ａ）、（ｂ）は本発明の第１の実施例の平面図
及びＡ−Ａ’線断面図である。

パッケージ本体１の中央に凹部が形成され素子載置部２
が形成され、その周囲に複数の外部端子３が設けられて
いる０本発明では、パッケージ本体側壁に凹部を設け、
その底面に低電位線４、高電位線５を間隔をおいて設置
する。低電位線４の上にＰ型領域６ａとＮ型領域６ｂか
ら成るダイオードＤ２を取付け、高電位線５の上にＮ型
領域７ｂとＰ壁領域７ａとから成るダイオードＤ、を取
付ける。そして、接続導体８で外部端子３に接続する。

これにより、第３図に示す保護回路がパッケージ本体１
内に組込まれる事になる。

後は、通常の方法で、素子載置部２に半導体チップを固
着し、ボンディング結線を行う。

第２図は本発明の第２の実施例の断面図である。

この実施例においては、半導体層１０にショットキ接合
形成金属層１１を設けて成るショットキバリアダイオー
ドを低電位線４と外部端子３との間に接続したものであ
る。

〔発明の効果〕

以上説明したように、本発明は、半導体装置の人、出力
部分の静電耐圧保護部分をパッケージ本体の側壁内部に
形成することにより、同一集積度ではチップ面積を縮小
することができ、同一チップサイズでは集積度を上げる
ことができる効果がある０例えば、チップサイズ５　ｍ
ａ　Ｘ　５　ａｍの敷き詰め方式ゲートアレイを考えｔ
−弓合、静電耐圧保護回路の高さ１００μｍ、内部セル
領域４０００μｍ口の従来のゲート集積度に対し、本発
明を使用したゲートアレイは１０．２５％ゲート集積度
を向上することができる。

また、静電保護ダイオードのバイアス電位を外部からの
入力信号電位より大きく取ることにより、半導体チップ
の電源電圧範囲を越える信号を入力しても、保護ダイオ
ードの順方向電流による消費電流の増加をなくすことが
できる効果がある。

ｌ Ｄ２・・・ダイオード。

Claims (1)

【特許請求の範囲】
1. 半導体素子を収納するパッケージ本体と、該パッケージ
   本体の側壁部に設けられた凹部と、該凹部底面に配置さ
   れた電源線と、該電源線と前記パッケージ本体の外部端
   子との間に設置されかつ接続される半導体製の静電耐圧
   保護回路とを含むことを特徴とする半導体装置。