JPH02177538A - 集積回路における誘電体の選択的な被着方法 - Google Patents

集積回路における誘電体の選択的な被着方法

Info

Publication number
JPH02177538A
JPH02177538A JP1281564A JP28156489A JPH02177538A JP H02177538 A JPH02177538 A JP H02177538A JP 1281564 A JP1281564 A JP 1281564A JP 28156489 A JP28156489 A JP 28156489A JP H02177538 A JPH02177538 A JP H02177538A
Authority
JP
Japan
Prior art keywords
vertical
dielectric layer
dielectric
vertical surface
reactor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1281564A
Other languages
English (en)
Inventor
Gene R Frederick
ジェーン アール.フレデリック
Andrew P Lane
アンドリュー ピー.レーン
Douglas A Webb
ダグラス エー.ウェブ
Janet P Camp
ジャネット ピー.キャンプ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH02177538A publication Critical patent/JPH02177538A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6684Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H10P14/6686Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6687Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H10P14/6689Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound comprising silicon and nitrogen the compound being a silazane
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices
    • H10P50/20Dry etching; Plasma etching; Reactive-ion etching
    • H10P50/28Dry etching; Plasma etching; Reactive-ion etching of insulating materials
    • H10P50/282Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials
    • H10P50/283Dry etching; Plasma etching; Reactive-ion etching of insulating materials of inorganic materials by chemical means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01Manufacture or treatment
    • H10W10/011Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0145Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations of trenches having shapes other than rectangular or V-shape
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10Isolation regions comprising dielectric materials
    • H10W10/17Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/01Manufacture or treatment
    • H10W20/021Manufacture or treatment of interconnections within wafers or substrates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326Deposition processes
    • H10P14/6328Deposition from the gas or vapour phase
    • H10P14/6334Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/692Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69Inorganic materials
    • H10P14/694Inorganic materials composed of nitrides
    • H10P14/6943Inorganic materials composed of nitrides containing silicon
    • H10P14/69433Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz

Landscapes

  • Formation Of Insulating Films (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、一般的に集積回路の製造に関し、更に詳しく
は、集積回路半完成品の非垂直表面への誘電体材料の選
択的な被着を実現させるための方法に関する。
〈従来の技術〉 集積回路ウェハへの誘電体材料の選択的な被着は、種々
の実施方法によって、一般的に用いられている手法であ
る6例えば、写真原板処理的な半導体処理に際して、感
光材料の選択された部分を保護するのに、酸化物または
窒化物のマスクが使用される。ち該マスクを用いて更に
、集積回路内の選択された半導体領域に不純物を導入す
る一方、誘電体によって覆われた半導体領域に不純物が
導入されるのを防ぐことが行われている。誘電体は又、
不純物に対する有効なマスクとしても機能し、それ故、
半導体の表面を汚染物から選択的に保護するのに用いら
れている。半導体装置がますます複雑化するにつれて、
正確なマスク工程に対する需要が増大する一方である。
酸化物は、それの高い誘電率の故に、優れたコンデンサ
を作る際にも用いられている。すなわち、必要なコンデ
ンサの構造を得るには1回路設計上、酸化物の選択的な
被着が要請される。
半導体ウェハには、しばしば溝や穴などが設けられ、そ
れによって半導体ウェハ上に構成された素子が互いに隔
離される。殆んどの場合、これらの溝内には、誘電体材
料が被着される0回路設計上の要求によっては、そのよ
うな誘電体に関して、しばしば溝の底部だけに被着させ
て、$4の側壁には被着させないようにすることがある
〈発明が解決しようとする問題点〉 しかるところ、このような幅の狭い溝内での誘電体の選
択的な被着によって、しばしば被着部に空所が形成され
る。その結果、このような空所の形成を避けるのに、複
雑なエツチング工程が必要になり、そのようなエツチン
グ工程にて、誘電体が選択的に除去されることで、所望
の被着部が空所を伴わずに形成される。
従って、集積回路ウェハの選択された表面上に対して誘
電体を被着するための改良された簡単な方法に関し、需
要が高まっている。
く問題点を解決するための手段〉 本発明に従って、改良された方法が提供される0本発明
の方法によって、集積回路(IC)構成素子の半完成品
を乗せたウェハの非垂直面への誘電体材料の選択的な被
着が実現される。
本発明に従うところの、シリコン含有誘電体の選択的な
被着方法は2反応器内にウェハを配置する工程を含んで
いる。有機シリコン化合物と窒素含有ガス状化合物が反
応器内に導入され、それによって、シリコン含有誘電体
が形成される。誘電体は、ウェハの垂直面と非垂直面の
双方に沿って形成される0次いで、ウェハは、エッチ剤
に晒される。エッチ剤は、垂直面上の誘電体の方を、非
垂直面上のそれよりもより速やかに選択的にウェハ上か
ら除去する。
従って、本発明の重要な特徴の1つとして、集積回路(
IC)構成素子の表面に沿って、エッチ剤に対して異な
った影響を受ける誘電体の層を作る工程の存在が挙げら
れる。エッチ剤による誘電体層への影響度合いは、誘電
体層に対する支持構造の傾斜角度に応じて変化する。す
なわち垂直面Eに形成された誘電体層は、非垂直面上に
形成された誘電体層との比較において、誘電体用のエッ
チ剤から、より大きな影響を受ける。その結果、誘電体
は、エッチ剤によって、より大きな影響を受ける領域か
ら選択的に除去される。
以上のように1本発明は、究極的には、非垂直面に沿っ
た誘電体層のみを選択的に被着するという技術的進歩を
提供する0本発明は1例えば、空所を形成することなく
、溝内に誘電体材料を被着する際に用いられる。
更に詳しくは、本発明では、種々の選択可能な有機シリ
コン化合物およびガス状の窒素化合物を使用するが、か
かるシリコン化合物には、テトラエトキシシラy (t
etraethox!si 1ane:TE01)や、
テトラメチルシクロテトラシロキサン(tetrase
thylcyclotetrasiloxane:TM
CTS)や、オルガノシラザン(organoaila
zanes)が含まれる。又一方、窒素を含有する上記
選択可能なガス状化合物には、三弗化窒素(nitro
gen trifluoride:NF3)および亜酸
化窒素(n1trous oxide: 820 )が
含まれる。
〈実施例〉 第1a図は、半導体ウェハ11に含まれる代表的な集積
回路(IC)素子10の横断面図を示す、ウェハ11は
、半導体材料の代りに、金属か又は誘電体の上部表面を
有している0本発明の方法は、シリコン含有誘電体層が
選択的に形成されるべきあらゆる表面に対して適用され
る。
半導体装造工程において、ウェハ11の半導体表面に溝
12を形成することは、普通に行われている。その結果
、半導体表面には、垂直面14と、下方非垂直面1Bと
、上方非垂直面18とが画成される。垂直面14は、I
C素子10の基部に対して垂直か、又はその基部に対し
て傾斜していてもよい。
ここに開示されていて1本発明を実証するのに用いられ
るウェハ1!には、溝12の配列からなるパターンが形
成された。かかる配列の各々は、0.8乃至5.0ミク
ロン範囲の幅を有する6本の溝から構成された。溝12
の深さは、最も小さな溝12で2.2 ミクロン以上、
最も大きな溝12で2.8 ミクロン以下であった。
第tb図は、誘電体層22の被着後の、第1a図のウェ
ハ11の横断面を示す、誘電体層22は、典型的には、
二酸化シリコン(SiO2)のようなシリコン含有化合
物の被着によって形成される。しかしながら、誘電体層
22に関し、この他にも1種々のシリコン含有化合物を
用いて形成されうろことは理解されるべきである。二酸
化シリコンの被着は。
プラズマ強化化学的気相被着(plasma−enha
ncedchemical vapor deposi
tion:PECVD)反応器内で実施されるが、ここ
で用いられる反応器は平行板タイプのものである0反応
器のプラズマのエネルギー源には、無線周波数か又は、
マイクロ波周波数の交流電流が含まれるが、その他に磁
気強化も含まれる。誘電体層22は1反応器内に、有機
シリコン化合物と窒素を含有するガス状化合物を導入す
ることによって被着される。更に詳しく言うと、有機シ
リコン化合物として、テトラエトキシシラン(丁EOS
)が、ここで用いられる一方、窒素を含有するガス状化
合物として、三弗化窒素(NF3)が、ここで用いられ
る。被着に要する時間は、例えば、三弗化窒素(NF3
)の導入で、その流量が20scc■にセットされてい
る場合には、30秒間である。 TEOSの流量に関し
ては、被着処理を妨げることなしに測定困難であるが、
大体において10gccs+にセットされる。しかしな
がら、有機シリコン化合物TEOSと三弗化窒素(NF
3)との反応は、丁EOSの流量とは無関係に行われる
。 TEOSの流量の変更は、単に誘電体層22を所望
の厚さまで被着させるのに必要な時間長にだけ影響する
。 PECVO反応器内での処理は、0.6torrと
いう比較的低い圧力下で実施される。電極の温度として
70℃が許容されるが、基板の温度は350℃である0
反応器に導入されるTEOSの温度は、約50℃であり
、この場合反応器内に供給される電力は約60ワツトで
ある。
被着された誘電体層22の厚さは、膜厚分析器によって
測定されるが、その平均値は、3820オングストロー
ムである。しかしながら、ここで注目されるべきことは
、溝12の幅が減少するにつれて、下方非垂直面1Bに
沿う誘電体層22の厚みが、上方非垂直面1Bでの誘電
体M22の厚みとの比較において、相対的に減少すると
いうことである。このことは、上方非垂直面18によっ
て、溝12が、被若作用から遮蔽される結果として生じ
たのである。溝12め幅が減少するにつれて、この遮蔽
効果はより顕著になり、その結果、下方非垂直面!8は
、益々、被若作用に晒されにくくなる。かくして、溝!
2内の下方非垂直面での誘電体層22の厚みは、より一
層、薄くなる。
第1C図は、エツチング工程後のウェハ11の横断面を
示す、被着工程の後、ウェハ11は(Il*目的で)開
墾され、次いでエッチ剤に晒される。 10%の弗化水
素酸の水溶液がエッチ剤としてエツチング工程において
使用可能である。しかしながら。
ここで理解されるべき点は、本発明においては、無水状
態の弗化水素()IF)単独でも、同様にエッチ剤とし
て作用するということである。エツチング工程は、単純
な弗化水素(HF)洗浄によって実施される。そして代
替的には、tC素子1Gを含むウェハ11を煙霧器(f
n鳳er)内に配置して、)IFガスと水蒸気をその煙
霧器内に導入することによってエツチング工程が実施さ
れる。
tC素子10の各サンプルには、弗化水素()IF)に
よって、1.5.10.15および25秒間にわたって
エツチング処理が施された。各サンプルは、走査型電子
1iiIa鏡を用いて検査された。下記の表工は、それ
ぞれ下方非垂直面18.上方非垂直面18および垂直面
14に沿って被着された誘電体層22の厚みを示す、厚
みの寸法は、走査型電子顕微鏡写真から測定された。
上記表工に示されるように、1秒間にわたる)IFによ
るエツチング処理後では、誘電体層22は、垂直面14
に未だ付着していた。溝12の上方非垂直面18に小さ
な刻み目が観察された。5秒間にわたるエツチング処理
後では、垂直面14での誘電体層22が、極めて荒れた
外観を呈していた。10秒間にわたるエツチング処理後
では、垂直面14での誘電体層22の大部分が除去され
て、極く僅かの分量が剥離されずに残った。15秒間に
わたるエツチング処理後では、ウェハ11は、第1c図
に示されるような外観を呈した。すなわち、上方非垂直
面18には、大部分の誘電体層22が未だ存在していた
が。
垂直面14からは誘電体層22の全てが除去されていた
。かくて、弗化水素HF使用のエツチング処理によって
、ウェハ11に対して、自己の垂直面14と非垂直面I
B、18沿いに差別的にエツチング処理が施された。
このことから、垂直面14沿いに形成された誘電体層2
2の方が、2つの非垂直面18.18沿いに形成された
誘電体層22よりも、エッチ剤からより太きな影響を受
けたことが容易に理解される。このように、第1b図に
示される構造は、エッチ剤によって受ける影響の度合が
互いに異なる誘電体層を有するウェハ11の半完成品で
ある。それ故、本発明の方法は、究極的には、2つの非
垂直面18.18だけに対して、誘電体層22を選択的
に被着させることになる。
別の化合物を用いても、上記と同じ結果が観察された。
別の有機シリコン化合物で効果的であるものの1つとし
て、テトラメチルシクロテトラシロキサン(tetra
methylc71o−tetrasiloxane:
TNCTS)がある、構造が類似しているので、同様の
結果が期待されるものとして、窒化シリコン(Si3N
4)層液着用には、オルガノシラザン(organos
ilazanes)のような窒素を含有した別の有機シ
リコン化合物がある。窒素を含有するもう一つのガス状
化合物で効果的なものとして、亜酸化窒素(120)が
ある。
第2a図は、本発明のもう一つの実施例の横断面を示す
、 IC素子の半完成品2Bには、第1の溝28のほか
に第2の溝30がそれ自体に配置されている。
半完成品26は更に、上方非垂直面32を有する。第1
の溝28は、角度のついた非垂直面34を有する。
かかる角度のついた非垂直面34は、上方非垂直面32
からIC素子2Bの基部3Bまで、垂直線から約45゜
の角度方向に向かって下方に伸びる。一方、第2の溝3
0は、垂直面38および下方非垂直面40を有する。
第2b図は、誘電体層42を被着した後の、第2a図の
IC素子の半完成品28を示す0M電体層42は、上方
非垂直面32上ならびに第1.第2の溝28.30内に
形成される。i、S電体層42は、上記において第1b
図を参照しながら説明したのと同じ被着方法に従って形
成される。同じく、反応器内には、有機シリコン化合物
と、窒素を含有したガス状化合物の二連が導入される。
これらの化合物の反応によって、誘電体層42が、半完
成品2Bの表面沿いに被着される。そして同様に、その
有機シリコン化合物には、τEO!J、 TMCTSま
たはオルガノシラザンが含まれる。さらに窒素を含有す
るガス状化合物として、NF3 またはN20が用いら
れる。
第2C図は、既述の方法で誘電体用のエッチ剤に晒され
た後のIC素子2111を示す0M電体用のエッチ剤の
代表的なものとして、無水状態のHFまたはHFの水溶
液がある。第2c図に示されるように、誘電体層42は
、そのようなエッチ剤によって第2の溝30の垂直面3
8からは完全に除去される。しかしながら、第1の溝2
8の傾斜した非垂直面34上に形成された誘電体@42
は、その面34に沿って残留する。更に、上方非垂直面
32および下方非垂直面4Gに沿っても1M電体層42
が残留する。このように、エッチ剤によって影響を受け
る誘電体M42の影響度合いに関しては、傾斜した非垂
直面34や上方非垂直面32や下方非垂直面40におけ
るものよりも、垂直面38におけるものの方が遥かに大
きい。
その結果、ここに権利範囲が請求され且つ開示されると
ころの本発明は、非垂直面32.34.40として形成
された半完成品2Bの面への誘電体層42の選択的な被
着工程を提供する。このように、本発明は、微細なtC
素子の特定部分に正確に誘電体層を選択的に形成する上
で、゛極めて有益である。
上記の通り、本発明の詳細な説明されたが、ここで理解
されるべきことは、特許請求の範囲の欄に定義された本
発明の精神および権利範囲から離れることなしに、多く
の変更、置換えおよび修正が本発明の範囲内において可
能であるということである。
集積回路半完成品281乗せているウニI\は、第1の
溝28および第2の1i13Gを有する。第1の溝28
は、傾斜した非垂直面34を含む、−1第2の溝30は
、垂直面38および下方非垂直面4Gを含む、!電体層
22は、半完成品28の表面沿いに被着され、次いでエ
ツチング処理されて、非垂直面上に形成された誘電体1
1122のみが残される。
くその他の開示事項〉 1、垂直面および非垂直面を淘するウェハ上に誘電体層
を被着し、但し、該誘電体は、酸化物および窒化物から
なる群より選ばれたシリコン含有化合物を含み、そして 該誘電体層にエツチング処理を施して、該垂直面上の該
誘電体層の部分を実質的に除去する一方、該非垂直面上
の該誘電体層を残留させる工程、を含む誘電体の差別的
な蒸着方法。
?、該ウェハを収容した低圧反応器内に、有機シリコン
化合物を導入し、そして 該反応器内に、窒素を含有したガス状化合物を導入する
工程、 を含む特許請求の範囲第1項記載の方法。
3、該有機シリコン化合物を導入する工程が、該反応器
内にテトラエトオキシシラン(tetraethox7
silane)を導入する工程を含む、特許請求の範囲
第2項記載の方法。
4、該有機シリコン化合物を導入する工程が、該反応器
内にテトラメチルシクロテトラシロキサン(tetra
methylc2clotetrasiloxane)
を導入する工程を含む、特許請求の範囲第2項記載の方
法。
5、該有機シリコン化合物を導入する工程が、該反応器
内にオルガノシラザン(organosilazane
)を導入する工程を含む、特許請求の範囲第2項記載の
方法。
6、該窒素を含有するガス状化合物を導入する工程が、
該反応器内に三弗化窒素を導入する工程を含む、特許請
求の範囲第2項記載の方法。
7、該窒素を含有するガス状化合物を導入する工程が、
該反応器内に夏酸化窒素を導入する工程を含む、特許請
求の範囲第2項記載の方法。
8、該反応器がプラズマ−強化薬品蒸気蒸着反応器(p
lasma−enhanced  chemical 
 vapor  depositionreactor
)を含む、特許請求の範囲第2項記載の方法。
9、特許請求の範囲第1項記載の方法であって。
該エツチング処理の工程が、該非垂直面上の該シリコン
含有化合物よりも該垂直面上の該シリコン含有化合物の
方を、より大きなエツチング処理速度で差別的にエツチ
ング処理する工程を有する方法。
lO1該誘電体層をエツチング処理する工程が、該誘電
体層を弗化水素にさらす工程を含む、特許請求の範囲第
1項記載の方法。
11、該誘電体層をエツチング処理する工程が、該誘電
体層を無水弗化水素にさらす工程を含む、特許請求の範
囲第10項記載の方法。
12、該誘電体層を弗化水素にさらす工程が、該ウェハ
を、煙霧器内にms、 該煙霧器内に弗化水素ガスを導入し、そして該煙霧器内
に水蒸気を導入する工程、 を含む、特許請求の範囲第1O項記載の方法。
13、該誘電体層をエツチング処理する工程が、該誘電
体層を弗化水素酸水溶液にさらす工程を含む、特許請求
の範囲第1項記載の方法。
14、特許請求の範囲第1項記載の方法によって形成さ
れた製品。
15、垂直面および非垂直面を有する半導体表面上に誘
電体を差別的に蒸着させる方法であって、該誘電体の層
を該半導体表面に蒸着させる工程、但し該誘電体の層は
該半導体表面の該垂直面上の領域においてエッチ液に対
して大きく影響を受ける、 を含む方法。
1B、特許請求の範囲第15項記載の方法であって。
更に、 該誘電体の層にエッチ液を付着させて、該垂直面上の該
誘電体の実質的に全てを除去する一方、該半導体表面の
該非垂直面上の該誘電体を残留させる工程。
を含む、方法。
17、シリコン含有化合物を差別的に蒸着させる方法で
あって・ 垂直面および非垂直面を有する集積回路ウェハを、低圧
反応器内に配置し、 該反応器内に有機シリコン化合物を導入し、該反応器内
に、窒素を含有したガス状化合物を導入して、該垂直面
および該非垂直面上に、シリコン含有化合物を蒸着させ
、そして エッチ液に該集積回路要素をさらす工程、を含む方法。
18、特許請求の範囲第17項記載の方法であって、更
に。
該垂直面上の該シリコン含有化合物を、該非垂直面上の
該シリコン含有化合物よりも、より速い処理速度で、エ
ツチング処理することによって、該非垂直面上の該シリ
コン含有化合物の層の厚さを、該垂直面上のそれよりも
厚くする工程。
を含む方法。
19、該有機シリコン化合物を導入する工程が、該反応
器内に、テトラエトオキシシラン(tetoraeth
oxysilane)を導入する工程を含む、特許請求
の範囲第17項記載の方法。
20、該有機シリコン化合物を導入する工程が、該反応
器内にテトラメチルシクロテトラシロキサン(tstr
amethylcycloLetrasilaxane
)を導入する工程を含む、特許請求の範囲第17項記載
の方法。
21、該有機シリコン化合物を導入する工程が、該反応
器内にオルガノシラザン(organogilazan
e)を導入する工程を含む、特許請求の範囲第17項記
載の方法。
22、該窒素を含有したガス状化合物を導入する工程が
、三弗化窒素を該反応器内に導入する工程を含む、特許
請求の範囲第17項記載の方法。
23、該窒素を含有したガス状化合物を導入する工程が
、該反応器内に亜酸化窒素を導入する工程を含む、特許
請求の範囲第17項記載の方法。
24、該ウェハをエッチ液にさらす工程が、該ウェハを
弗化水素にさらす工程を含む、特許請求の範囲第17項
記載の方法。
25、該低圧反応器が、プラズマ−強化薬品蒸気蒸着反
応器(plasma−enhanced chemic
al vapordeposition reacto
r)を含む、特許請求の範囲第17項記載の方法。
28、垂直面および非垂直面を有する集積回路半完成品
であって。
該非垂直面上に形成された第1シリコン含有化合物層と
、 該垂直面上に形成された第2シリコン含有化合物層と、
但し当該第2シリコン含有化合物層はエッチ液によって
該第1シリコン含有化合物層よりも大きな影響を受ける
、 を有する集積回路半完成品 27、該第1および該第2シリコン含有化合物層が酸化
物を含む、特許請求の範囲第28項・記載の集積回路半
完成品。
28、該第1および該第2シリコン含有化合物層が、窒
素を含有したガス状化合物と協働した有機シリコン化合
物から形成される、特許請求の範囲第28項記載の集積
回路半完成品。
2、特許請求の範囲第28項記載の集積回路半完成品で
あって、更に。
下方非垂直面および垂直面を有する溝を有し、該下方非
垂直面上に該第1シリコン含有化合物層を形成させ、そ
して該垂直面上にエッチ液によってより大きな影響を受
ける該第2シリコン含有化合物層を形成させた、 集積回路半完成品。
30、該第1および該第2シリコン含有化合物層が窒化
物を含む、特許請求の範囲第2B項記載の集積回路半完
成品。
【図面の簡単な説明】
第1a図は、水平縁部および垂直縁部を示す半導体ウェ
ハの概略的な拡大断面図であり。 第1b図は、シリコン含有化合物層を表面に被着させた
、第1a図の構造の断面図であり、第1c図は、エッチ
剤に晒された後の、第1b図の構造の断面図であり、 第2a図は、種々の垂直表面および非垂直表面を有する
別の半導体ウェハの概略的な拡大断面図であり、 第2b図は、シリコン含有化合物層を表面に被着させた
。第2a図の構造の断面図であり、第2c図は、シリコ
ン含有化合物を除去する能力のあるエッチ剤に晒された
後の、第2b図の構造の断面図である。 10、2G、、、、集積回路素子 12.28.30゜01.溝 1B、 32.、、、上方非垂直面 340.0.非垂直面 1B、40.、、、下方非垂直面 14、38.、、、垂直面 22.42.、、、誘電体層 出  願  人 テキサス インスツルメンツ インコーポレイテッド

Claims (1)

    【特許請求の範囲】
  1. 酸化物および窒化物の群から選ばれたシリコン含有化合
    物から成る誘電体層を垂直面と非垂直面とを有するウェ
    ハ上に被着する被着工程と、該垂直面上の誘電体層の部
    分を概ね除去し、一方該非垂直面上の誘電体層の部分を
    残留させるように誘電体層をエッチングするエッチング
    工程とを含んで成る誘電体の選択的な被着方法。
JP1281564A 1988-10-27 1989-10-27 集積回路における誘電体の選択的な被着方法 Pending JPH02177538A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US26356388A 1988-10-27 1988-10-27
US263,563 1988-10-27

Publications (1)

Publication Number Publication Date
JPH02177538A true JPH02177538A (ja) 1990-07-10

Family

ID=23002287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1281564A Pending JPH02177538A (ja) 1988-10-27 1989-10-27 集積回路における誘電体の選択的な被着方法

Country Status (2)

Country Link
EP (1) EP0366013A3 (ja)
JP (1) JPH02177538A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013691A (en) * 1989-07-31 1991-05-07 At&T Bell Laboratories Anisotropic deposition of silicon dioxide
JPH0697400A (ja) * 1990-11-29 1994-04-08 Texas Instr Inc <Ti> Soiウェーハ及びその製造方法
GB9105943D0 (en) * 1991-03-20 1991-05-08 Philips Nv A method of manufacturing a semiconductor device
EP2203934A1 (en) 2007-10-18 2010-07-07 Nxp B.V. Method of manufacturing localized semiconductor-on-insulator (soi) structures in a bulk semiconductor wafer

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0235256B1 (en) * 1985-08-28 1994-11-02 FSI International, Inc. Gaseous process and apparatus for removing films from substrates

Also Published As

Publication number Publication date
EP0366013A3 (en) 1990-06-27
EP0366013A2 (en) 1990-05-02

Similar Documents

Publication Publication Date Title
KR0160958B1 (ko) 실리콘 이산화물을 증착시키는 집적회로 제조방법
JP3866694B2 (ja) Lsiデバイスのエッチング方法および装置
KR100978704B1 (ko) 밀도 및 스텝 커버리지가 개선된 비정질 탄소막 증착 방법
EP1758168B1 (en) Soi substrate and method for producing same
US4264409A (en) Contamination-free selective reactive ion etching or polycrystalline silicon against silicon dioxide
JP4825418B2 (ja) 窒化シリコンまたは酸窒化シリコンを蒸着するためのプラズマ化学蒸着方法、および層構造の製造方法、並びに、層構造
JPH02236282A (ja) 有機珪素化合物と三弗化窒素を用いた珪素含有被膜の製法
US6013943A (en) Etch stop for use in etching of silicon oxide
JP2994616B2 (ja) 下地表面改質方法及び半導体装置の製造方法
US5514425A (en) Method of forming a thin film
JP2005311141A (ja) プラズマエッチング法
US6677253B2 (en) Carbon doped oxide deposition
US5217567A (en) Selective etching process for boron nitride films
JP3420205B2 (ja) 半導体装置の製造方法
JPH04191379A (ja) プラズマ処理装置
US5045346A (en) Method of depositing fluorinated silicon nitride
US5281557A (en) Soluble oxides for integrated circuit fabrication formed by the incomplete dissociation of the precursor gas
US20080166887A1 (en) Method of Depositing Thin Film and Method of Manufacturing Semiconductor Using the Same
CN101356638A (zh) 半导体装置和半导体装置的制造方法
JPH02177538A (ja) 集積回路における誘電体の選択的な被着方法
JPH0793276B2 (ja) 薄膜形成前処理方法および薄膜形成方法
US9472392B2 (en) Step coverage dielectric
JP3371188B2 (ja) 絶縁膜の成膜方法
JP3392108B2 (ja) 半導体装置用ボトル型ディープトレンチの製造方法
KR20070030822A (ko) Soi기판 및 그 제조방법