JPH02177689A - フィルタ制御回路 - Google Patents
フィルタ制御回路Info
- Publication number
- JPH02177689A JPH02177689A JP63332913A JP33291388A JPH02177689A JP H02177689 A JPH02177689 A JP H02177689A JP 63332913 A JP63332913 A JP 63332913A JP 33291388 A JP33291388 A JP 33291388A JP H02177689 A JPH02177689 A JP H02177689A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- filter
- output signal
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Filters That Use Time-Delay Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、フレームメモリを用いた高画質テレビ受像機
において、入力信号の状態を判別し、ＹＣ分離回路の出
力に接続されるノツチフィルタ回路を最適に制御するフ
ィルタ制御回路に関するものである。
において、入力信号の状態を判別し、ＹＣ分離回路の出
力に接続されるノツチフィルタ回路を最適に制御するフ
ィルタ制御回路に関するものである。
従来の技術
近年テレビ受像機の高画質化の傾向が強まっており、フ
レームメモリを使用した高画質テレビの開発が盛んであ
る。
レームメモリを使用した高画質テレビの開発が盛んであ
る。
以下図面を参照しながら、上述した、従来のフレームメ
モリを用いた高画質テレビ受像機について説明する、第
４図は、従来の高画質テレビ受像機の７’ａツク図であ
シ、第４図にお込て、１はフレームメモリを用いて輝度
信号を分離するだめの第１のフレーム間ＹＣ分離回路、
２はラインメモリを用いて輝度信号を分離するための第
１のライン間ＹＣ分離回路、３は輝度信号と色差信号の
動きを検出する動き検出回路、４はフレームメモリを用
いて色差信号を分離するための第２のフレム間ＹＣ分離
回路、５はラインメモリを用いて輝度信号を分離するだ
めの第２のライン間ＹＣ分離回路、６．７はそれぞれの
信号に対して、動き検出回路３の出力信号２１に応じて
、フレーム間とライン間のＹＣ分離を適応的に切り替え
るスイッチ、８はビデオ信号１２のクロマ信号成分を抽
出するバンドパスフィルタ、９は色差信号を得るための
色復調回路、１ｏは入力されるビデオ信号１２がＮＴＳ
Ｃ信号かどうかを判別する信号判別回路、１１はＹＣ分
離された輝度信号１８においてドツト妨害を除去するノ
ツチフィルタ回路、２ｏはＹＣ分離された輝度信号出力
、１９はＹＣ分離された色差信号出力である。
モリを用いた高画質テレビ受像機について説明する、第
４図は、従来の高画質テレビ受像機の７’ａツク図であ
シ、第４図にお込て、１はフレームメモリを用いて輝度
信号を分離するだめの第１のフレーム間ＹＣ分離回路、
２はラインメモリを用いて輝度信号を分離するための第
１のライン間ＹＣ分離回路、３は輝度信号と色差信号の
動きを検出する動き検出回路、４はフレームメモリを用
いて色差信号を分離するための第２のフレム間ＹＣ分離
回路、５はラインメモリを用いて輝度信号を分離するだ
めの第２のライン間ＹＣ分離回路、６．７はそれぞれの
信号に対して、動き検出回路３の出力信号２１に応じて
、フレーム間とライン間のＹＣ分離を適応的に切り替え
るスイッチ、８はビデオ信号１２のクロマ信号成分を抽
出するバンドパスフィルタ、９は色差信号を得るための
色復調回路、１ｏは入力されるビデオ信号１２がＮＴＳ
Ｃ信号かどうかを判別する信号判別回路、１１はＹＣ分
離された輝度信号１８においてドツト妨害を除去するノ
ツチフィルタ回路、２ｏはＹＣ分離された輝度信号出力
、１９はＹＣ分離された色差信号出力である。
以上のように構成されたフィルタ制御回路について、そ
の動作を説明する。
の動作を説明する。
ｉｆ、ビデオ信号１２がフレーム間ＹＣ分離回路１とラ
イン間ＹＣ分離回路２に加えられ、それぞれの輝度信号
出力１４．１５を得る。一方、ビデオ［−１２は、バン
ドパスフィルタ８でクロマ信号が抽出され、色復調回路
９によって色差信号１３に復調され、フレーム間ＹＣ分
離回路４とライン間ＹＣ分離回路５に加えられそれぞれ
の色差信号出力信号１６．１７を得る。
イン間ＹＣ分離回路２に加えられ、それぞれの輝度信号
出力１４．１５を得る。一方、ビデオ［−１２は、バン
ドパスフィルタ８でクロマ信号が抽出され、色復調回路
９によって色差信号１３に復調され、フレーム間ＹＣ分
離回路４とライン間ＹＣ分離回路５に加えられそれぞれ
の色差信号出力信号１６．１７を得る。
この処理と同時に、ビデオ信号１２と、色差信号１３は
動き検出回路３に加えられ、それぞれの信号の動きを検
出し、信号が静止していると判別された時は、第４図に
示すように信号２１によってスイッチ６．７はフレーム
間ＹＣ分離回路１゜４の出力信号１４．１６を選択しフ
レーム間ＹＣ分離された、ドツト妨害とクロスカラーの
無い高画質の信号を得る。また、動画であると判別され
たときは、信号２１によってスイッチ６．７はライン間
ＹＣ分離回路２，５の出力信号１５．１７を選択し、ラ
イン間ＹＣ分離されたクロスカラーの少ない高画質の信
号を得る。これらの信号処理、特にフレーム間ＹＣ分離
は、入力される信号の状態が、例えば標準のＮＴＳＣ信
号である場合には、正確にＹＣ分離を行うことができ、
ドツト妨害とクロスカラーの無い高画質の信号を得るこ
とができる。
動き検出回路３に加えられ、それぞれの信号の動きを検
出し、信号が静止していると判別された時は、第４図に
示すように信号２１によってスイッチ６．７はフレーム
間ＹＣ分離回路１゜４の出力信号１４．１６を選択しフ
レーム間ＹＣ分離された、ドツト妨害とクロスカラーの
無い高画質の信号を得る。また、動画であると判別され
たときは、信号２１によってスイッチ６．７はライン間
ＹＣ分離回路２，５の出力信号１５．１７を選択し、ラ
イン間ＹＣ分離されたクロスカラーの少ない高画質の信
号を得る。これらの信号処理、特にフレーム間ＹＣ分離
は、入力される信号の状態が、例えば標準のＮＴＳＣ信
号である場合には、正確にＹＣ分離を行うことができ、
ドツト妨害とクロスカラーの無い高画質の信号を得るこ
とができる。
しかしながら、上記のような構成では、入力される信号
が、標準のＮＴＳＣ信号から外れている場合、例えばカ
ラーサブキャリア信号の周波数ＦｓＣが水平の同期信号
の周波数Ｆｈとの関係は、ＮＴＳＣ信号では、 Ｆ ＝（４６ｓ／２）ＸＦｈ ・・・・・・・・・
・・・・・・（１）Ｃ の関係を満足しているが、家庭用ＶＴＲのような機器の
場合、その記録方式から考えて必ずしも（１ン式の関係
式を満足しているとはいえない。（１）式を満足しない
ような入力信号の場合、フレーム間ＹＣ分離処理を行う
と、クロマ信号のフレーム間での相関性が欠落している
ため、かえって、ドツト妨害やクロスカラー妨害を増す
という弊害が発生することになる。さらには、記録系の
ジッタ等によって、クロマ信号のライン間での相関性も
欠落している場合かあるためライン間ＹＣ分離処理を行
っても、輝度信号にドツト妨害が発生することになる。
が、標準のＮＴＳＣ信号から外れている場合、例えばカ
ラーサブキャリア信号の周波数ＦｓＣが水平の同期信号
の周波数Ｆｈとの関係は、ＮＴＳＣ信号では、 Ｆ ＝（４６ｓ／２）ＸＦｈ ・・・・・・・・・
・・・・・・（１）Ｃ の関係を満足しているが、家庭用ＶＴＲのような機器の
場合、その記録方式から考えて必ずしも（１ン式の関係
式を満足しているとはいえない。（１）式を満足しない
ような入力信号の場合、フレーム間ＹＣ分離処理を行う
と、クロマ信号のフレーム間での相関性が欠落している
ため、かえって、ドツト妨害やクロスカラー妨害を増す
という弊害が発生することになる。さらには、記録系の
ジッタ等によって、クロマ信号のライン間での相関性も
欠落している場合かあるためライン間ＹＣ分離処理を行
っても、輝度信号にドツト妨害が発生することになる。
そのために、第４図１１に示すノツチフィルタ回路を設
け、ＹＣ分離回路の輝度信号出力１８に発生するドツト
妨害を除去することが考えられる。
け、ＹＣ分離回路の輝度信号出力１８に発生するドツト
妨害を除去することが考えられる。
そのノツチフィルタ回路は、ビデオ信号１２がＮＴＳＣ
信号でない様な信号（ここでは、非標準信号と呼ぶ）の
とき動作させることによって上記家庭用ＶＴＲなどでの
ドツト妨害を除去することができる。このため入力信号
１２が、ＮＴＳＣ信号かどうかを判別するために第４図
１０に示す信号検出回路を用いる。
信号でない様な信号（ここでは、非標準信号と呼ぶ）の
とき動作させることによって上記家庭用ＶＴＲなどでの
ドツト妨害を除去することができる。このため入力信号
１２が、ＮＴＳＣ信号かどうかを判別するために第４図
１０に示す信号検出回路を用いる。
次Ｋ、信号検出回路１０の説明を行う。第６図にそのブ
ロック図を示す。第６図において、２１は１フレーム遅
延回路、２２は加算器、２３はバントハスフィ）Ｖり、
２４は絶対値回路、２６はピーク検波回路、２６はラッ
チ回路、４７は比較器、２７はノツチフィルタ回路、４
９はスイッチ回路である。信号検出回路１０の動作を第
６図および第７図をもとに説明する。入力信号１２は第
６図ａに示すものでありバースト信号部分を強調して表
現しである。入力信号１２は１フレーム遅延回路で遅延
され第６図すに示す信号３２のようになる。第６図は、
入力信号１２がＮＴＳＣ信号の場合を示しており、１フ
レーム遅延回路で遅延された信号３２のバースト信号は
、ちょうど入力信号１２にたいして位相が１８０度ずれ
ている。そのため加算器２２の出力信号３３は第６図Ｃ
に示すようにバースト信号部分が除去される。バンドパ
スフィルタ２３の出力信号は第６図ｄに示すようにバー
スト信号の部分は無信号となり、絶対値回路２４および
ピーク検波回路２５の出力信号３６および３６も第６図
ｅおよびｆに示すようになる。
ロック図を示す。第６図において、２１は１フレーム遅
延回路、２２は加算器、２３はバントハスフィ）Ｖり、
２４は絶対値回路、２６はピーク検波回路、２６はラッ
チ回路、４７は比較器、２７はノツチフィルタ回路、４
９はスイッチ回路である。信号検出回路１０の動作を第
６図および第７図をもとに説明する。入力信号１２は第
６図ａに示すものでありバースト信号部分を強調して表
現しである。入力信号１２は１フレーム遅延回路で遅延
され第６図すに示す信号３２のようになる。第６図は、
入力信号１２がＮＴＳＣ信号の場合を示しており、１フ
レーム遅延回路で遅延された信号３２のバースト信号は
、ちょうど入力信号１２にたいして位相が１８０度ずれ
ている。そのため加算器２２の出力信号３３は第６図Ｃ
に示すようにバースト信号部分が除去される。バンドパ
スフィルタ２３の出力信号は第６図ｄに示すようにバー
スト信号の部分は無信号となり、絶対値回路２４および
ピーク検波回路２５の出力信号３６および３６も第６図
ｅおよびｆに示すようになる。
しだがって、ラッチ回路２６で第６図ｑに示すパースト
ゲートパルス３１によってバースト信号の位置をランチ
すると信号３７のようＫなシ信号レベルがゼロレベルで
あり比較器４７において値Ｎと比較すると出力信号５ｏ
はローレベルとなυ、第５図に示すスイッチ４９は信号
１８を選択し、すなわちノツチフィルタ２７はオフとな
る。
ゲートパルス３１によってバースト信号の位置をランチ
すると信号３７のようＫなシ信号レベルがゼロレベルで
あり比較器４７において値Ｎと比較すると出力信号５ｏ
はローレベルとなυ、第５図に示すスイッチ４９は信号
１８を選択し、すなわちノツチフィルタ２７はオフとな
る。
次に、非標準信号が入力された場合を考える。
第７図をもとにその動作を説明する。
入力信号１２は１フレーム遅延回路で遅延され第７図す
に示す信号３２のようになる。このとき第７図は、入力
信号１２が非標準信号の場合を示しており、１フレーム
遅延回路で遅延された信号３２のバースト信号は、ＮＴ
ＳＣ信号のように、ちょうど入力信号１２にたいして位
相が１８０度ずれている関係にはならず位相φだけずれ
が発生している。そのため加算器２２の出力信号３３は
第７図Ｃに示すようにバースト信号部分が除去されずに
残っている。バンドパスフィルタ２３の出力信号は第７
図ｄに示すようにバースト信号の部分が抜き出される。
に示す信号３２のようになる。このとき第７図は、入力
信号１２が非標準信号の場合を示しており、１フレーム
遅延回路で遅延された信号３２のバースト信号は、ＮＴ
ＳＣ信号のように、ちょうど入力信号１２にたいして位
相が１８０度ずれている関係にはならず位相φだけずれ
が発生している。そのため加算器２２の出力信号３３は
第７図Ｃに示すようにバースト信号部分が除去されずに
残っている。バンドパスフィルタ２３の出力信号は第７
図ｄに示すようにバースト信号の部分が抜き出される。
絶対値回路２４の出力信号は第７図ｅに示すようになり
、ピーク検波回路２６の出力信号３６は第７図ｆに示す
ように、バースト信号が１フレームの間でずれた量だけ
振＠にとして現れてくる。したがって、う、ソチ回路２
６で第７図９に示すパーストゲートパルス３１によって
バースト信号の位置をラッチすると信号３了のように信
号レベルがＫとなり、比較器４７において、値Ｎと比較
すると出力信号５ｏはハイレベルとなり第６図に示すス
イッチ４９は信号５２を選択し、すなわちノツチフィル
タ２７はオンとなる。
、ピーク検波回路２６の出力信号３６は第７図ｆに示す
ように、バースト信号が１フレームの間でずれた量だけ
振＠にとして現れてくる。したがって、う、ソチ回路２
６で第７図９に示すパーストゲートパルス３１によって
バースト信号の位置をラッチすると信号３了のように信
号レベルがＫとなり、比較器４７において、値Ｎと比較
すると出力信号５ｏはハイレベルとなり第６図に示すス
イッチ４９は信号５２を選択し、すなわちノツチフィル
タ２７はオンとなる。
以上のような信号検出回路１０によって入力される信号
が非標準信号であるときには、ノツチフィルタを動作さ
せることによってドツト妨害のない輝度信号を得ること
ができる。
が非標準信号であるときには、ノツチフィルタを動作さ
せることによってドツト妨害のない輝度信号を得ること
ができる。
ここでノツチフィルタ回路の具体例を第８図に示す。第
８図において、３８．３９はラッチ回路、４ｏは加算器
、４６はクロック信号である。いま、クロック信号４６
がｆｃｋのとき、ラッチ回路３８゜３９と加算器４０で
構成されるフィルタ回路は（１＋Ｚ ） で表されるノツチフィルタ回路であ、９ｆｃｋ／４の周
波数に極を持つ。したがってその特性は第９図のように
なる。
８図において、３８．３９はラッチ回路、４ｏは加算器
、４６はクロック信号である。いま、クロック信号４６
がｆｃｋのとき、ラッチ回路３８゜３９と加算器４０で
構成されるフィルタ回路は（１＋Ｚ ） で表されるノツチフィルタ回路であ、９ｆｃｋ／４の周
波数に極を持つ。したがってその特性は第９図のように
なる。
発明が解決しようとする課題
しかしながら、上記のような構成では、入力される信号
の非標準の度合にかかわらずＮＴＳＣ信号以外では必ず
ノツチフィルタがオンとなシ解像度などを悪化させるこ
とになる。また、家庭用ＶＴＲにおいても、性能が年々
向上していることから、様々な信号に対して最適な高画
質信号処理を行なう必要に迫られている。
の非標準の度合にかかわらずＮＴＳＣ信号以外では必ず
ノツチフィルタがオンとなシ解像度などを悪化させるこ
とになる。また、家庭用ＶＴＲにおいても、性能が年々
向上していることから、様々な信号に対して最適な高画
質信号処理を行なう必要に迫られている。
本発明は、上記問題に濫み、ＹＣ分離回路に入力される
信号の状態を判別し、その結果に応じて最適な高画質信
号処理を行なうためのフィルタ制御回路を提供するもの
である。
信号の状態を判別し、その結果に応じて最適な高画質信
号処理を行なうためのフィルタ制御回路を提供するもの
である。
課題を解決するための手段
この目的を達成するために、本発明のフィルタ制御回路
は、入力される信号のバースト信号のフレーム間相関を
検出する回路、輝度信号出力に接続されるノツチフィル
タ回路、バースト信号のフレーム間相関の信号を用いて
前記ノツチフィルタ回路を制御するフィルタ制御回路か
ら構成される装置 作 用 この構成によって、本発明はテレビ受像機に接続される
信号に対して、最適な高画質ＹＣ分離を行なうために、
入力される信号の規則性を判別することｋよってＹＣ分
離回路の出力の輝度信号に於けるドツト妨害を除去する
ためのフィルタ回路を制御するものである。
は、入力される信号のバースト信号のフレーム間相関を
検出する回路、輝度信号出力に接続されるノツチフィル
タ回路、バースト信号のフレーム間相関の信号を用いて
前記ノツチフィルタ回路を制御するフィルタ制御回路か
ら構成される装置 作 用 この構成によって、本発明はテレビ受像機に接続される
信号に対して、最適な高画質ＹＣ分離を行なうために、
入力される信号の規則性を判別することｋよってＹＣ分
離回路の出力の輝度信号に於けるドツト妨害を除去する
ためのフィルタ回路を制御するものである。
実施例
本発明の一実施例について第１図を参照しながら説明す
る。第１図は本発明の一実施例におけるフィルタ制御回
路のブロック図を示すものである。
る。第１図は本発明の一実施例におけるフィルタ制御回
路のブロック図を示すものである。
第１図において２１〜２７および３１〜３７は、従来例
の説明で示したものと同一であシ説明を省略する。
の説明で示したものと同一であシ説明を省略する。
２８は信号３７に応じて係数（１−Ｌ ）を発生する第
１の係数回路、２９は信号３７に応じて係数りを発生す
る第２の係数回路、３０は加算器である。
１の係数回路、２９は信号３７に応じて係数りを発生す
る第２の係数回路、３０は加算器である。
以上のように構成されたフィルタ制御回路について、そ
の動作を説明する。入力信号１２よりバースト信号のフ
レーム和信号を得る方法については、ランチの出力信号
３７までは従来例と同じである。本発明の特徴は、第１
図に示す様に信号３７を用いて係数回路２８および２９
を駆動することによって、段階的にノツチフィルタの効
果を制御することにある。
の動作を説明する。入力信号１２よりバースト信号のフ
レーム和信号を得る方法については、ランチの出力信号
３７までは従来例と同じである。本発明の特徴は、第１
図に示す様に信号３７を用いて係数回路２８および２９
を駆動することによって、段階的にノツチフィルタの効
果を制御することにある。
信号３７は、第７図りに示すように振幅Ｋを持つデータ
であシ係数回路２９によって ０≦Ｌ （Ｋ）≦１ ＬはＫの関数 を満たす係数、すなわちＫが大きいときＬが大きく、Ｋ
が小さいときＬが小さいような係数を発生する。また、
係数回路２８は係数（１−Ｌ）を発生する。
であシ係数回路２９によって ０≦Ｌ （Ｋ）≦１ ＬはＫの関数 を満たす係数、すなわちＫが大きいときＬが大きく、Ｋ
が小さいときＬが小さいような係数を発生する。また、
係数回路２８は係数（１−Ｌ）を発生する。
ここで、フィルタ制御回路の一例を第２図をもとに説明
する。第２図において、３８．３９はラッチ回路、４０
．４５は加算器、４１．４２は乗算器、４３．４４はそ
れぞれ係数（１−Ｌ）およびＬを発生する係数器、４６
はクロック信号である。
する。第２図において、３８．３９はラッチ回路、４０
．４５は加算器、４１．４２は乗算器、４３．４４はそ
れぞれ係数（１−Ｌ）およびＬを発生する係数器、４６
はクロック信号である。
今、クロック信号４６がｆｃｋのとき、ラッチ回゛路３
８．３９と加算器４０で構成されるフィルタ回路は （１＋Ｚ ） で表されるノツチフィルタ回路でありｆｃｋ／４の周波
数に極を持つ。ＹＣ分離回路の出力信号１８が第２図の
３８．３９．４０で構成されるノツチフィルタ回路に加
えられ係数りが乗算される。−方、信号１８は係数（１
−Ｌ）が乗算され、乗算器４１と４２の出力信号が加算
器４６によって加算され信号２ｏを得る。
８．３９と加算器４０で構成されるフィルタ回路は （１＋Ｚ ） で表されるノツチフィルタ回路でありｆｃｋ／４の周波
数に極を持つ。ＹＣ分離回路の出力信号１８が第２図の
３８．３９．４０で構成されるノツチフィルタ回路に加
えられ係数りが乗算される。−方、信号１８は係数（１
−Ｌ）が乗算され、乗算器４１と４２の出力信号が加算
器４６によって加算され信号２ｏを得る。
従って、信号２０は第３図に示すようにＬ＝ｏ
のトキノッチフィルタ効果 ０ＦＦＯ≦Ｌ≦１ のと
きノツチフィルタ効果中間Ｌ＝１ のときノツチ
フィルタ効果 最大となる。
のトキノッチフィルタ効果 ０ＦＦＯ≦Ｌ≦１ のと
きノツチフィルタ効果中間Ｌ＝１ のときノツチ
フィルタ効果 最大となる。
このように１非標準検出回路１０の検出信号３７を係数
として用いることによって単にノツチフィルタ回路を０
Ｎ１０ＦＦと言った２値だけでなく入力信号の非標準の
程度に合わせて効果的に動作させることができる。この
ことは、同じ家庭用ＶＴＲでも性能の差によって性能の
良いものはノツチフィルタ回路の効果を抑え解像度の劣
化を抑えることができ、ジッターの多い記録画像ではノ
ツチフィルタ回路の効果を最大限に発揮させドツト妨害
のない高画像を得ることができる。
として用いることによって単にノツチフィルタ回路を０
Ｎ１０ＦＦと言った２値だけでなく入力信号の非標準の
程度に合わせて効果的に動作させることができる。この
ことは、同じ家庭用ＶＴＲでも性能の差によって性能の
良いものはノツチフィルタ回路の効果を抑え解像度の劣
化を抑えることができ、ジッターの多い記録画像ではノ
ツチフィルタ回路の効果を最大限に発揮させドツト妨害
のない高画像を得ることができる。
発明の効果
以上のように、本発明によれば、フレームメモリを用い
た高画質信号処理回路において、入力される信号の状態
を検出することによって−それぞれの信号に応じた最適
なノツチフィルタ回路の動作をさせ、入力信号の画質を
最適に制御することができる。この発明は、Ｉ Ｄ Ｔ
Ｖ （ＩｍｐｒｏｖｅｔｉＤｅｆｉｎｉｔｉｏｎ Ｔ
Ｖ ）やＥ Ｄ Ｔ Ｖ （ＥｘｔｅｎｄｅｄＤｅｆｉ
ｎｉｔｉｏｎ ＴＶ ）等の各種の入力信号に対応でき
る技術である。
た高画質信号処理回路において、入力される信号の状態
を検出することによって−それぞれの信号に応じた最適
なノツチフィルタ回路の動作をさせ、入力信号の画質を
最適に制御することができる。この発明は、Ｉ Ｄ Ｔ
Ｖ （ＩｍｐｒｏｖｅｔｉＤｅｆｉｎｉｔｉｏｎ Ｔ
Ｖ ）やＥ Ｄ Ｔ Ｖ （ＥｘｔｅｎｄｅｄＤｅｆｉ
ｎｉｔｉｏｎ ＴＶ ）等の各種の入力信号に対応でき
る技術である。
第１図は本発明の一実施例におけるフィルタ制御回路の
ブロック図、第２図は第１図のうちのノツチフィルタ制
御回路の具体例を示すブロック図、第３図は本発明の一
実施例におけるフィルタ制御回路の特性図、第４図は従
来例のノツチフィルタ回路をもつフィルタ制御回路のブ
ロック図、第５図は従来例のフィルタ制御回路の具体例
を示すブロック図、第６図と第７図はそのフィルタ制御
回路の動作説明図、第８図は従来例のノツチフィルタ回
路のブロック図、第９図は第８図に示すノツチフィルタ
回路の特性図である。 ２１・・・・・１フレーム遅延回路、２２・山・・加算
器、２３・・・・バンドパスフィルタ、２４・・・・り
絶対ｉ。 路、２６・・・・・・ピーク検波回路、２６・川・・ラ
ッチ回路、２７・・・・・・ノツチフィルタ回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図 第 図 第 図 ｃｃｌ イ苓チ３４ （６） ｎ”；’Ｊ５ （干） ）８号”りＣ （７）化号、３１ （ハ）４；ツ３７ Ｎ −−−−− （ｉ）４ｉさ−９０ ＦＦ 第 図 第 図
ブロック図、第２図は第１図のうちのノツチフィルタ制
御回路の具体例を示すブロック図、第３図は本発明の一
実施例におけるフィルタ制御回路の特性図、第４図は従
来例のノツチフィルタ回路をもつフィルタ制御回路のブ
ロック図、第５図は従来例のフィルタ制御回路の具体例
を示すブロック図、第６図と第７図はそのフィルタ制御
回路の動作説明図、第８図は従来例のノツチフィルタ回
路のブロック図、第９図は第８図に示すノツチフィルタ
回路の特性図である。 ２１・・・・・１フレーム遅延回路、２２・山・・加算
器、２３・・・・バンドパスフィルタ、２４・・・・り
絶対ｉ。 路、２６・・・・・・ピーク検波回路、２６・川・・ラ
ッチ回路、２７・・・・・・ノツチフィルタ回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 第 図 第 図 第 図 ｃｃｌ イ苓チ３４ （６） ｎ”；’Ｊ５ （干） ）８号”りＣ （７）化号、３１ （ハ）４；ツ３７ Ｎ −−−−− （ｉ）４ｉさ−９０ ＦＦ 第 図 第 図
Claims (4)
- （１）ビデオ信号と、前記ビデオ信号を１フレーム期間
遅延させる遅延回路と、前記ビデオ信号と前記遅延回路
の出力信号を加算する加算器と、入力される係数により
フィルタの効果を可変できるフィルタ回路とを備え、前
記加算器の出力信号を係数として、前記フィルタ回路を
制御するようにしたことを特徴とするフィルタ制御回路
。 - （２）加算器の出力信号のうちバースト信号の期間だけ
を信号をラッチするラッチ回路を備え、該ラッチ回路の
出力信号を係数として、フィルタ回路を制御するように
したことを特徴とする請求項１記載のフィルタ制御回路
。 - （３）加算器の出力信号のうちバースト信号を取り出す
バンドパスフィルタと、バンドパスフィルタの出力信号
の絶対値をとる絶対値回路と、絶対値回路の出力信号を
ピーク検波するピーク検波回路を備え、ピーク検波回路
の出力信号をラッチ回路に加えるようにしたことを特徴
とする請求項１または２記載のフィルタ制御回路。 - （４）フィルタ回路がノッチフィルタ回路であることを
特徴とする請求項１、２または３記載のフィルタ制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332913A JP2727611B2 (ja) | 1988-12-27 | 1988-12-27 | フィルタ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63332913A JP2727611B2 (ja) | 1988-12-27 | 1988-12-27 | フィルタ制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02177689A true JPH02177689A (ja) | 1990-07-10 |
| JP2727611B2 JP2727611B2 (ja) | 1998-03-11 |
Family
ID=18260203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63332913A Expired - Fee Related JP2727611B2 (ja) | 1988-12-27 | 1988-12-27 | フィルタ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2727611B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260786A (en) * | 1990-10-22 | 1993-11-09 | Sony Corporation | Non-interlace television for multi-color standards |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594396A (ja) * | 1982-06-30 | 1984-01-11 | Nec Home Electronics Ltd | くし型フイルタ回路 |
| JPS611983U (ja) * | 1984-06-12 | 1986-01-08 | 大日本印刷株式会社 | ビデオ印刷用カラ−デコ−ダ |
| JPS61147697A (ja) * | 1984-12-21 | 1986-07-05 | Sony Corp | 輝度信号・色信号分離装置 |
| JPS62239675A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | トラツプ切り換え回路 |
| JPS631281A (ja) * | 1986-06-20 | 1988-01-06 | Hitachi Ltd | 信号処理回路 |
-
1988
- 1988-12-27 JP JP63332913A patent/JP2727611B2/ja not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS594396A (ja) * | 1982-06-30 | 1984-01-11 | Nec Home Electronics Ltd | くし型フイルタ回路 |
| JPS611983U (ja) * | 1984-06-12 | 1986-01-08 | 大日本印刷株式会社 | ビデオ印刷用カラ−デコ−ダ |
| JPS61147697A (ja) * | 1984-12-21 | 1986-07-05 | Sony Corp | 輝度信号・色信号分離装置 |
| JPS62239675A (ja) * | 1986-04-10 | 1987-10-20 | Mitsubishi Electric Corp | トラツプ切り換え回路 |
| JPS631281A (ja) * | 1986-06-20 | 1988-01-06 | Hitachi Ltd | 信号処理回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5260786A (en) * | 1990-10-22 | 1993-11-09 | Sony Corporation | Non-interlace television for multi-color standards |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2727611B2 (ja) | 1998-03-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2718668B2 (ja) | 動き検出回路 | |
| US4665437A (en) | Adaptive field or frame store processor | |
| EP0546840B1 (en) | Video signal processing apparatus | |
| KR960006081B1 (ko) | 움직임 검출 회로 | |
| JPH01305689A (ja) | 画像信号処理回路 | |
| JPH06205439A (ja) | 映像信号記録装置 | |
| EP0524009B1 (en) | Video signal processing apparatus for reducing aliasing interference | |
| JP3231309B2 (ja) | 動き情報信号検出回路 | |
| JP2617622B2 (ja) | 動き適応型色信号合成方法及び回路 | |
| JP2727611B2 (ja) | フィルタ制御回路 | |
| JP2638937B2 (ja) | Ｙｃ分離制御回路 | |
| JPH02177690A (ja) | ノイズ除去制御回路 | |
| KR910007207B1 (ko) | 복합 컬러 비디오신호의 휘도/색도 분리회로 | |
| JPH01277092A (ja) | 動き検出回路 | |
| JP2897277B2 (ja) | 映像信号制御装置 | |
| KR0167999B1 (ko) | 휘도 및 색신호 분리회로 | |
| JPH03185984A (ja) | 動き適応走査線補間回路 | |
| JP2819897B2 (ja) | 動き検出回路 | |
| JP2685542B2 (ja) | クロマ信号処理回路 | |
| JP2669019B2 (ja) | 非標準検出回路 | |
| JPH01101093A (ja) | カラーテレビジョン信号の受信装置 | |
| JPH05115075A (ja) | 動き検出回路 | |
| JPH02281888A (ja) | 動き検出回路 | |
| JPH0724423B2 (ja) | 動き適応型輝度信号色信号分離装置及び動き検出回路 | |
| JPH02131695A (ja) | くし形フィルタ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071212 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081212 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |