JPH02178776A - 半導体集積回路のレイアウト方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、半導体集積回路のレイアウト方法に係わり、
特に論理セルや回路ブロック等の回路要素を自動配置す
るための半導体集積回路のレイアウト方法に関する。

（従来の技術） 近年、スタンダードセル方式或いはマスタースライス方
式を採用した半導体集積回路において、論理セルや回路
ブロック等の回路要素を配置する方法として、主にその
回路の信頼性向上を目的として、ある回路接続情報のグ
ループ内に含まれる回路要素の接続ネットにグループ外
のネットに対するより強い重み付けを行い、目的とする
ブロックをチップ内のある一定頭域内に配置する方法が
用いられてきた。例えば、（１）クリティカルネットに
重み付けを行う手法。

これは、クロック信号等のタイミングが問題となるネッ
トに対して行われ、配線長を短くして、回路の信頼性向
上をはかる手法である。

（２）各グループ内のネットに対する−様な重み付けを
行う手法。この方法も、主に回路の信頼性向上が目的で
ある。

しかしながら、この種の方法にあっては次のような問題
があった。即ち、ネットに重み付けを行い、あるグルー
プをチップ内の一部分に集めて配置を行おうとする場合
、元々回路の信頼性向上が主な目的で配置の都合を考え
ずにネットの重み付は等を行うため、一般に集積度の低
下が見られる。さらに、一般的には重み付けを行うと、
グループがかたまり過ぎて重み付けを行わなかった時と
比べて、集積度が落ちる場合が多い。

（発明が解決しようとする課題） このように従来、回路要素の接続ネットに重み付けを行
うと、全体回路の信頼性は向上するものの、集積度が低
下する問題があった。

本発明は、上記事情を考慮してなされたちので、その目
的とするところは、信頼性の向上と共に集積度の向上を
はかり得る半導体集積回路のレイアウト方法を提供する
ことにある。

［発明の構成］ （課題を解決するための手段） 本発明の骨子は、グループ内に含まれる回路要素（論理
セル又は回路ブロック）同士の接続ネット情報である多
端子ネットの数、及び回路要素内の配線通過可能領域の
量に応じたネットの重み付けを、自動的に或いは外的に
指定することにより、各グループ毎にある程度の配線領
域を確保しつつ、チップ全体の配置を行うことにある。

即ち本発明は、所定の回路要素を複数のグループにグル
ープ分けし、レイアウト後のチップ上で同一グループ内
の回路要素同士が相対的に近くに配置されるようにする
ため、同一グループ内の回路要素の接続ネットにグルー
プ外への接続ネットに比べより強く重み付けを行って、
回路要素を自動配置する半導体集積回路のレイアウト方
法において、前記グループ分けした後に、同一グループ
内に含まれる回路要素同士の接続ネット情報である多端
子ネットの数、及び回路要素内の配線通過可能領域の合
計を計算し、この計算結果に応じて、多端子ネットの数
が多くなるほどグループ内接続ネットの重み付けを弱く
し、また配線通過可能領域の合計量が多くなるほどグル
ープ内接続ネットの重み付けを強くするようにした方法
である。

より具体的には、スタンダードセル方式（半導体基板に
能動素子を備えたセルや、予め設計された大規模回路ブ
ロックを配置し、その間に必要に応じた配線パターンを
施して、所望の回路動作を実現する方式）、或いはマス
タースライス方式（半導体基板に予め複数の能動素子か
らなる論理セルを多数作り込んでおき、必要に応じた配
線パターンを施すことによって、機能素子を形成すると
共に機能素子間の結線を実現して、所望の回路動作を実
現する方式）の半導体集積回路の回路要素をコンピュー
タにより自動配線する半導体集積回路のレイアウト方法
において、 論理回路設計時の階層性や論理回路の機能、或いは設計
者の経験に基づいた指定に応じて、回路要素を幾つかに
グループ分けし、レイアウト数のチップ上でそれら同一
グループ内の回路要素同士が相対的に近くに配置される
ようにするため、グループ内の回路要素同士の接続ネッ
トにグループ外への接続ネットに比べより強く重み付け
を行い自動配置を行う際、 グループ分けが決まったところで、同一グループ内に含
まれる回路要素同士の接続ネット情報である多端子ネッ
トの数、及び回路要素内の配線通過可能領域の合計を計
算し、他端子ネットでは端子数やその本数が多くなるほ
どグループ内接続ネットの重み付けを弱くし、また配線
通過可能領域の合計ではその量が多くなるほど■み付け
を強くすることを自動的に或いは外的に指定することに
より行い、各グループ毎に重み付けを５３節し、レイア
ウト後のチップ上で局所的に配線が集中するのを避け、
同一グループ内の論理セル及び回路ブロックの集まる領
域にある程度の配線領域を確保しつつ、チップ全体の配
置を行うことにより、前記の課題を解決している。

（作用） 本発明によれば、ある場所にまとめるべきネットグルー
プに含まれる回路要素を強制的にチップ内のある一定領
域内に配置するとき、それらグループ内に含まれる回路
要素同士の接続ネット情報である多端子ネットの数、及
び回路要素内の配線通過可能領域の童に応じたネットの
止み付けを自動的に或いは外的に指定することにより行
い、各グループ毎にある程度の配線領域を確保しつつ配
置を行うことにより、グループ内の回路要素同士が過度
に集まることなく、チップ全体の配置を行うことが可能
になる。従って、回路要素のグループ化による回路の信
頼性向上を保ち、且つチップ全体での集積度を向上させ
ることができる。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は本発明の一実施例に係わる半導体集積回路のレ
イアウト方法を説明するためのフローチャートである。

まず、論理回路設計時の階層性・論理回路の機能や設計
者の経験等に基づいた指定に応じて、回路要素（ここで
は論理セル）を幾つかのブロックに分ける（ステップ■
）。その後、同一グループ内の多端子ネットの数と論理
セル内の配線通過可能領域の合計を計算・解析する（ス
テップ■）。次いで、多端子ネットについては端子数や
その本数が多くなるほどグループ内接続ネットの重み付
けを弱く、また配線通過可能領域の合計についてはその
量が多くなるほど重み付けを強くなるように、グループ
内の重み付けを自動的或いは外的に指定することにより
行い、チップ内容グループ毎に重み付けを調節する（ス
テップ■）。

上記手法により、全てのグループに重み付けの調節を行
ったかを判定しくステップ■）、全てのグループの重み
付けの調節を行った後、自動配置を行う（ステップ■）
。

第２図に本発明をスタンダードセル方式の半導体集積回
路に適用した例と、比較のため従来法による単純な重み
付けの例とを示す。なお、図中１はチップ、２はセル列
、３は論理セルを示している。第２図の（ａ）に本実施
例、第２図（ｂ）に従来法による例を示す。どちらもグ
ループｇ１に属す論理セルがある程度まとまって配置さ
れているが、（ｂ）ではｇ１内の論理セル同士が比較的
近くに配置されているのに比べて、（ａ）では多端子ネ
ット数及び論理セル中の配線通過可能領域を考慮して重
み付けが調節されているので、ｇｔ内の論理セル同士の
間に他のグループの論理セルやフィードスルーセルと呼
ばれる配線専用のセル等が配置されており、適度な配線
領域が確保されている。

また、第３図に同じセル数で、多端子ネット数及び論理
セル中の配線通過可能領域の合計の異なった２つのグル
ープの、スタンダードセル方式半導体集積回路における
本発明の実施例を示す。第３図の（ａ）には、グループ
内での多端子ネットの数が少なく論理セル中の配線通過
可能領域の合計が大きいグループｇ２での実施例、一方
第３図の（ｂ）には、多端子ネットの数が多く論理セル
中の配線通過可能領域の合計が少ないグループｇ３での
実施例を示す。＜ａ）では多端子ネットの数が少なく論
理セル中の配線通過可能領域の合計が大きいので、グル
ープｇ２以外からの配線が比較的通過し品いと考えられ
るので、ネットへの重み付けが大きくなり、ｇ２内の論
理セル同士が比較的まとまって配置されている。逆に、
（ｂ）では多端子ネットの数が多く論理セル中の配線通
過可能領域の合：１が少ないので、グループｇ、外から
の配線が通過し難くなると考えられるので、ネットへの
重み付けが小さくなり、グループ内の論理セル同士が比
較的散らばって配置されている。

かくして本実施例方法によれば、グループ内に含まれる
論理セル同士の接続ネット情報である多端子ネットの数
、及び論理セル内の配線通過可能領域の量に応じたネッ
トの重み付けを自動的に或いは外的に指定することによ
り、多端子ネットの数が多くなるほどグループ内接続ネ
ットの重み付けを弱くし、また配線通過可能領域の合計
量が多くなるほどグループ内接続ネットの重み付けを強
くしている。従って、グループ毎にある程度の配線領域
を確保しつつ、チップ全体の配置を行うことによりグル
ープ内の論理セルが集まり過ぎることなく、チップ全体
の配置を行うことが可能になり、ネットのグループ化に
よる回路の信頼性向上を保ち、且つチップ全体での集積
度を向上させることができる。

なお、本発明は上述した実施例に限定されるものではな
い。例えば、前記回路要素としては論理セルに限らず、
予め設計された回路ブロックを用いることも可能である
。また、実施例ではスタンダード方式で説明したが、マ
スタースライス方式にも適用できるのは、勿論のことで
ある。その他、本発明の要旨を逸脱しない範囲で、種々
変形して実施することができる。

［発明の効果］ 以上詳述したように本発明によれば、グループ内に含ま
れる回路要素（論理セル又は回路ブロック）同士の接続
ネット情報である多端子ネットの数、及び回路要素内の
配線通過可能領域の量に応じたネットの重み付けを、自
動的に或いは外的に指定することにより、各グループ毎
にある程度の配線領域を確保しつつ、チップ全体の配置
を行うことができる。従って、重み付けを行うことによ
る信頼性の向上と共に、全体としての集積度の向上をは
かることがｎＪ能となる。

【図面の簡単な説明】 第１図は本発明の一実施例に係わる半導体集積回路のレ
イアウト方法を説明するだめのフローチャート、第２図
はグループｇ１を含む場合の論理セル配置後のレイアウ
ト状態を本実施例と従来例とで比較して示す平面図、第
３図はグループｇ２及びグループｇ、を含む場合の論理
セル配置後のレイアウト状態を示す平面図である。 １・・・チップ、２・・・セル列、３・・・論理セル、
ｇｌ・・・グループｇ、に含まれる論理セル、ｇ２・・
・グループｇ２に含まれる論理セル、ｇｌ・・・グルー
プｇ１に含まれる論理セル。 出願人代理人　弁理士　鈴　江　武　彦第１図 ロ ・・・・−・・・・・９１ 一−−−−−・・９１ ０−−〜−−・−９２ ０・・・−・・・・−９３

Claims (1)

1. 【特許請求の範囲】 所定の回路要素を複数のグループにグループ分けし、レ
   イアウト後のチップ上で同一グループ内の回路要素同士
   が相対的に近くに配置されるようにするため、同一グル
   ープ内の回路要素の接続ネットにグループ外への接続ネ
   ットに比べより強く重み付けを行って、回路要素を自動
   配置する半導体集積回路のレイアウト方法において、 前記グループ分けした後に、同一グループ内に含まれる
   回路要素同士の接続ネット情報である多端子ネットの数
   、及び回路要素内の配線通過可能領域の合計を計算し、
   この計算結果に応じて、多端子ネットの数が多くなるほ
   どグループ内接続ネットの重み付けを弱くし、また配線
   通過可能領域の合計量が多くなるほどグループ内接続ネ
   ットの重み付けを強くすることを特徴とする半導体集積
   回路のレイアウト方法。