JPH02178973A - 横型ショットキーダイオードの製造方法 - Google Patents
横型ショットキーダイオードの製造方法Info
- Publication number
- JPH02178973A JPH02178973A JP63331538A JP33153888A JPH02178973A JP H02178973 A JPH02178973 A JP H02178973A JP 63331538 A JP63331538 A JP 63331538A JP 33153888 A JP33153888 A JP 33153888A JP H02178973 A JPH02178973 A JP H02178973A
- Authority
- JP
- Japan
- Prior art keywords
- cathode
- anode
- semiconductor substrate
- contact opening
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアノードとカソードが同一平面上に形成される
横型ショットキータイオートの製造方法に関する。
横型ショットキータイオートの製造方法に関する。
従来の横型ショットキーダイオードの一般的な製造方法
としては、半導体基板上に形成された酸化シリコン膜に
カソード領域の開孔を行い、半導体基板と同一導電型の
不純物を選択的に拡散又はイオン注入法等により導入し
、抵抗性接触を得たのち、アノード領域の開孔部を形成
し、しがる後このアノード開孔部上にショットキー金属
膜を形成し、次いてアノード電極、カソード電極を形成
する方法かある。
としては、半導体基板上に形成された酸化シリコン膜に
カソード領域の開孔を行い、半導体基板と同一導電型の
不純物を選択的に拡散又はイオン注入法等により導入し
、抵抗性接触を得たのち、アノード領域の開孔部を形成
し、しがる後このアノード開孔部上にショットキー金属
膜を形成し、次いてアノード電極、カソード電極を形成
する方法かある。
従来例を図面を参照して説明する。
第３図（ａ）〜（ｃ）は従来例を説明するための工程順
に配置した半導体チップの縦断面図である。
に配置した半導体チップの縦断面図である。
第３図＜ａ）に示すように、シリコンからなるＮ型半導
体基板ＩＣ上に酸化シリコン膜２ｃを形成し写真食刻法
にてカソードコンタクト開孔４Ｃを形成し、Ｎ型半導体
基板］、Ｃと同電導型の不純物例えばリン、砒素等を熱
拡散、イオン注入法等により選択的に導入しカソードコ
ンタク１〜領域６Ｃを形成する。このカン−１’コンタ
クト領域はカソード例の抵抗性接触を実現する為の不純
物層で一般的に］０１７〜１０２０ｃｍ″′３の程度の
不純物濃度を有しておれば充分である。
体基板ＩＣ上に酸化シリコン膜２ｃを形成し写真食刻法
にてカソードコンタクト開孔４Ｃを形成し、Ｎ型半導体
基板］、Ｃと同電導型の不純物例えばリン、砒素等を熱
拡散、イオン注入法等により選択的に導入しカソードコ
ンタク１〜領域６Ｃを形成する。このカン−１’コンタ
クト領域はカソード例の抵抗性接触を実現する為の不純
物層で一般的に］０１７〜１０２０ｃｍ″′３の程度の
不純物濃度を有しておれば充分である。
しかる後、第３図（ｂ）に示すようにアノードコンタク
ト開孔部３Ｃを開孔する。この場合すてに開孔されてい
るカソードコンタクト開孔と位置合ぜが必要であるが、
アノード領域とカソード領域の距離が近い程抵抗値が小
さくなり良好なタイオート特性が得られるが近すきすぎ
ると電極を形成する際短絡する危険が生ずる為、ザブミ
クロンオーターての精密な位置合せ精度か要求される。
ト開孔部３Ｃを開孔する。この場合すてに開孔されてい
るカソードコンタクト開孔と位置合ぜが必要であるが、
アノード領域とカソード領域の距離が近い程抵抗値が小
さくなり良好なタイオート特性が得られるが近すきすぎ
ると電極を形成する際短絡する危険が生ずる為、ザブミ
クロンオーターての精密な位置合せ精度か要求される。
次に、第３図（Ｃ）に示すように、アノ−）・コンタク
１〜開孔上にショッ１〜キー金属膜６Ｃを形成し、しか
る後アノード電極７Ｃ，カソード電極８Ｃを形成する。
１〜開孔上にショッ１〜キー金属膜６Ｃを形成し、しか
る後アノード電極７Ｃ，カソード電極８Ｃを形成する。
上述した従来の横型ショットキータイオードの製造方法
は、カソードコンタクト開孔を設はカソード領域の拡散
層を形成したのちアノードコンタクト開孔を設けるので
、カソードコンタクト開孔との位置合せを行うがタイオ
ード特性を向上さぜる為にカソードコンタクト開孔にて
きるたけ近接させる必要があるのて、その位置合せ精度
を充分にとるのが難しいという欠点がある。さらにカソ
ードコンタクト領域を高濃度のＮ型不純物例えばリン、
砒素等を熱拡散、イオン注入等により形成する為、酸化
シリコン膜上に高濃度のガラス層か形成される。あるい
は酸化シリコン膜の表面近傍の不純物濃度か高くなる。
は、カソードコンタクト開孔を設はカソード領域の拡散
層を形成したのちアノードコンタクト開孔を設けるので
、カソードコンタクト開孔との位置合せを行うがタイオ
ード特性を向上さぜる為にカソードコンタクト開孔にて
きるたけ近接させる必要があるのて、その位置合せ精度
を充分にとるのが難しいという欠点がある。さらにカソ
ードコンタクト領域を高濃度のＮ型不純物例えばリン、
砒素等を熱拡散、イオン注入等により形成する為、酸化
シリコン膜上に高濃度のガラス層か形成される。あるい
は酸化シリコン膜の表面近傍の不純物濃度か高くなる。
この為、アノードコンタクト開孔を形成する際に高濃度
のガラス層は通常の熱酸化膜に比へ数倍エラチンクレー
トが早く、テーパー状にエツチングされ易くなり、カソ
ードコンタクト開化の面積を均一に形成するのに困難を
有し、この間孔面積のはらつきによりショットキー接合
のばらつきの要因になるという欠点かある。
のガラス層は通常の熱酸化膜に比へ数倍エラチンクレー
トが早く、テーパー状にエツチングされ易くなり、カソ
ードコンタクト開化の面積を均一に形成するのに困難を
有し、この間孔面積のはらつきによりショットキー接合
のばらつきの要因になるという欠点かある。
本発明の目的はカソードコンタクト領域に対して一定の
位置に所定の形状及び面積のショットキー接合を形成し
良好なタイオート特性を実現できる横型ショットキーダ
イオードの製造方法を提供することにある。
位置に所定の形状及び面積のショットキー接合を形成し
良好なタイオート特性を実現できる横型ショットキーダ
イオードの製造方法を提供することにある。
本発明の横型ショットキーダイオードの製造方法は、半
導体基板上に絶縁膜を形成したのち選択的に除去するこ
とにより、アノードコンタクト開孔及びカソードコンタ
クト開孔を同時に形成する工程と、前記アノードコンタ
クト開孔とその近傍にのみフォトレジスト膜を被覆させ
る工程と、前記カソードコンタクト開孔部に前記半導体
基板と同一導電型の不純物をイオン注入により導入する
工程と、前記アノ−１〜コンタクト開孔部とその近傍を
被覆したフォトレジスト膜を除去した後、露出した前記
半導体基板の表面にショッ１へキー金属を被着する工程
とを含むというものである。
導体基板上に絶縁膜を形成したのち選択的に除去するこ
とにより、アノードコンタクト開孔及びカソードコンタ
クト開孔を同時に形成する工程と、前記アノードコンタ
クト開孔とその近傍にのみフォトレジスト膜を被覆させ
る工程と、前記カソードコンタクト開孔部に前記半導体
基板と同一導電型の不純物をイオン注入により導入する
工程と、前記アノ−１〜コンタクト開孔部とその近傍を
被覆したフォトレジスト膜を除去した後、露出した前記
半導体基板の表面にショッ１へキー金属を被着する工程
とを含むというものである。
アノードコンタクト開孔とカソードコンタクト開化は同
時に形成されるので、位置合せをする必要がない為相対
位置のばらつきは少なくなる。さらに高濃度のカラス層
の影響による開孔部絶縁膜のテーパー形状は発生ぜず、
アノード、カソード共に寸法精度よく加工てき、アノー
ド側の寸法精度のばらつきによるショットキー特性のば
らつきと、アノードとカソードの距離のばらつきによる
タイオード特性のばらつきが極めて小さなものになり、
良好なダイオードが得られる。
時に形成されるので、位置合せをする必要がない為相対
位置のばらつきは少なくなる。さらに高濃度のカラス層
の影響による開孔部絶縁膜のテーパー形状は発生ぜず、
アノード、カソード共に寸法精度よく加工てき、アノー
ド側の寸法精度のばらつきによるショットキー特性のば
らつきと、アノードとカソードの距離のばらつきによる
タイオード特性のばらつきが極めて小さなものになり、
良好なダイオードが得られる。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の第１の実施例を説明す
るための工程順に配置した半導体チップの縦断面図であ
る。
るための工程順に配置した半導体チップの縦断面図であ
る。
まず、第１−図（ａ、 ）に示すように、シリコンから
なるＮ型半導体基板１ａ上に酸化シリコン膜２ａを形成
し、写真食刻法等にてアノードコンタクト開孔３ａとカ
ソードコンタクト４ａを同時に形成する。Ｎ型半導体基
板１ａ上の酸化シリコン膜２ａは一般的な熱酸化法で得
られ５００ ｎｍ−１１０００ｎ程度の厚さを有する。
なるＮ型半導体基板１ａ上に酸化シリコン膜２ａを形成
し、写真食刻法等にてアノードコンタクト開孔３ａとカ
ソードコンタクト４ａを同時に形成する。Ｎ型半導体基
板１ａ上の酸化シリコン膜２ａは一般的な熱酸化法で得
られ５００ ｎｍ−１１０００ｎ程度の厚さを有する。
これらの開孔の寸法は要求されるダイオード特性によっ
て決定されるか、数μｍ〜数１．Ｑ）１ｍ程度の幅を有
しており、本実施例ではそれぞれ１個の開孔部を有する
り゛イオードの製造方法について述べるが、複数個並へ
て設計される場合もある。
て決定されるか、数μｍ〜数１．Ｑ）１ｍ程度の幅を有
しており、本実施例ではそれぞれ１個の開孔部を有する
り゛イオードの製造方法について述べるが、複数個並へ
て設計される場合もある。
次いて、第１図（１））に示す如く、フォ１ヘレシス１
〜膜５をアノードコンタク１〜開孔とその近傍のみに被
覆させる。フォトレジスト膜５はイオン注入の際のアノ
ードコンタクト開孔へのマスキングとして用いるものて
、膜厚は厚い程マスキンク効果が良く一般的にはポジタ
イプのフォトレジストて比較的粘度の高いものを選べは
１μｍ以上の膜厚が得られ、その目的は充分に達せられ
る。又この場合一般的にはフォトレジストをアノードコ
ンタクト開孔とその近傍のみを被覆させるため、マスク
の位置合ぜが必要であるが前述した従来方法の位置合せ
に比べ単にアノードコンタクト開孔を保護被覆するたけ
て良いのて、大して精度は必要でなく位置合せは容易で
ある。
〜膜５をアノードコンタク１〜開孔とその近傍のみに被
覆させる。フォトレジスト膜５はイオン注入の際のアノ
ードコンタクト開孔へのマスキングとして用いるものて
、膜厚は厚い程マスキンク効果が良く一般的にはポジタ
イプのフォトレジストて比較的粘度の高いものを選べは
１μｍ以上の膜厚が得られ、その目的は充分に達せられ
る。又この場合一般的にはフォトレジストをアノードコ
ンタクト開孔とその近傍のみを被覆させるため、マスク
の位置合ぜが必要であるが前述した従来方法の位置合せ
に比べ単にアノードコンタクト開孔を保護被覆するたけ
て良いのて、大して精度は必要でなく位置合せは容易で
ある。
次いて、第１図（ｃ）に示す如く、Ｎ型半導体基板１ａ
と同一電導型の不純物例えばリン、砒素等をイオン注入
１０により導入し、カソードコンタクト領域６ａを形成
する。このカソードコンタクト領域はカソード（則のオ
ーミックコンタク１〜が得られる為の不純物層て一般的
に１０１７〜コ−０２０ｃｍ″′３の程度の不純物濃度
を有していれば充分である。又このイオン注入の際にア
ノードコンタクト開孔３ａはずでに開孔されているが、
）オドレジスト膜５によりアノードコンタクト開孔３ａ
とその近傍を被覆しであるのでアノード側にはイオン注
入される事なく不純物濃度は変らない 次いで、第１図（ｄ）に示す如く、前述したフォトレジ
ストＭ５を除去した後、例えばＴｉＭｏ等からなるショ
ッ１〜キー金属膜７ａをアノードコンタクト開孔上に蒸
着、スパッタ等により形成ししかる後、例えばＡｆｆｌ
、Ａｕ、Ａｇ等からなる電極金属を蒸着、スパッタ等に
より被着整形してアノード電極８ａ、カソード電極９ａ
を形成することにより、横型ショッＩ・キータイオー１
へか得られる。
と同一電導型の不純物例えばリン、砒素等をイオン注入
１０により導入し、カソードコンタクト領域６ａを形成
する。このカソードコンタクト領域はカソード（則のオ
ーミックコンタク１〜が得られる為の不純物層て一般的
に１０１７〜コ−０２０ｃｍ″′３の程度の不純物濃度
を有していれば充分である。又このイオン注入の際にア
ノードコンタクト開孔３ａはずでに開孔されているが、
）オドレジスト膜５によりアノードコンタクト開孔３ａ
とその近傍を被覆しであるのでアノード側にはイオン注
入される事なく不純物濃度は変らない 次いで、第１図（ｄ）に示す如く、前述したフォトレジ
ストＭ５を除去した後、例えばＴｉＭｏ等からなるショ
ッ１〜キー金属膜７ａをアノードコンタクト開孔上に蒸
着、スパッタ等により形成ししかる後、例えばＡｆｆｌ
、Ａｕ、Ａｇ等からなる電極金属を蒸着、スパッタ等に
より被着整形してアノード電極８ａ、カソード電極９ａ
を形成することにより、横型ショッＩ・キータイオー１
へか得られる。
第２図は本発明の第２の実施例を説明するための横型シ
ョットキータ゛イオートを集積回路に搭載した半導体チ
ップの縦断面である。
ョットキータ゛イオートを集積回路に搭載した半導体チ
ップの縦断面である。
第２図においてＰ型半導体基板１１にＮ”型埋込層１２
を形成し、その上にＮ型エピタキシャル層］３を形成し
、集積回路上の他の素子と分離するため、Ｐ＋型拡散層
］４をＰ型半導体基板１１に充分到達する深さ迄拡散し
て得られた半導体基板を用い、以後前述した第１の実施
例に準じた工程を経て集積回路に搭載された横型ショッ
トキータイオードが得られる。
を形成し、その上にＮ型エピタキシャル層］３を形成し
、集積回路上の他の素子と分離するため、Ｐ＋型拡散層
］４をＰ型半導体基板１１に充分到達する深さ迄拡散し
て得られた半導体基板を用い、以後前述した第１の実施
例に準じた工程を経て集積回路に搭載された横型ショッ
トキータイオードが得られる。
この実施例ではカソード電極の開孔が複数に設けられて
いるがアノード電極も複数の開孔を備えてもよいのであ
るか、更には集積回路内に横型ショッｌ−キーダイオー
ド素子か複数個搭載される場合が多いので、アノードコ
ンタクト開孔とカソードコンタクト開孔の位置合せ工程
を有していない本発明の特色はより一層大きく発揮され
る。
いるがアノード電極も複数の開孔を備えてもよいのであ
るか、更には集積回路内に横型ショッｌ−キーダイオー
ド素子か複数個搭載される場合が多いので、アノードコ
ンタクト開孔とカソードコンタクト開孔の位置合せ工程
を有していない本発明の特色はより一層大きく発揮され
る。
以上説明したように本発明は、半導体基板上に絶縁膜を
形成したのち選択的に除去することにより、アノードコ
ンタクト開孔及びカソードコンタクト開孔を同時に形成
する工程と、前記アノード開孔とその近傍にのみフォト
レジスト膜を被覆させる工程と、前記カソードコンタク
ト開孔部に前記半導体基板と同一導電型の不純物をイオ
ン注入により導入する工程を有することにより従来例の
欠点である横型ショットキータイオードの位置合せ精度
のばらつきを皆無にすることができ、又、アノードコン
タクト開孔を設ける際に絶縁膜上の高濃度ガラス層のエ
ツチングレートによる寸法精度のばらつきもなく、同時
開孔により得られたアノード開孔部の寸法精度を保つこ
とができるので、ばらつきを極めて小さくでき、良好な
特性の横型ショットキーダイオードを再現性よく製造で
きるという効果がある。
形成したのち選択的に除去することにより、アノードコ
ンタクト開孔及びカソードコンタクト開孔を同時に形成
する工程と、前記アノード開孔とその近傍にのみフォト
レジスト膜を被覆させる工程と、前記カソードコンタク
ト開孔部に前記半導体基板と同一導電型の不純物をイオ
ン注入により導入する工程を有することにより従来例の
欠点である横型ショットキータイオードの位置合せ精度
のばらつきを皆無にすることができ、又、アノードコン
タクト開孔を設ける際に絶縁膜上の高濃度ガラス層のエ
ツチングレートによる寸法精度のばらつきもなく、同時
開孔により得られたアノード開孔部の寸法精度を保つこ
とができるので、ばらつきを極めて小さくでき、良好な
特性の横型ショットキーダイオードを再現性よく製造で
きるという効果がある。
第１図（ａ）〜（ｄ、 ）は本発明の第１−の実施例を
説明するための製造工程順に配置した半導体チップの縦
断面図、第２図は本発明の第２の実施例を説明するため
の半導体チップの縦断面図、第３図（ａ）〜（ｃ）は従
来の例を説明するための製造工程順に配置した半導体チ
ップの縦断面図である。 １ ａ、 １ ｃ −＝ Ｎ型半導体基板、９ａ、９
ｂ９ｃ・・カソード電極、２ａ、２ｂ、２ｃ・・酸化シ
リコン膜、］０・・・リンイオン、３ ａ、 、 ３
ｃ アノードコンタクト開孔、１−１・・・Ｐ型半導
体基板、４、ａ、４ｃ ・カソードコンタクト開孔、
１−２Ｎ＋型埋込層、５・・・フォ１〜レジスト膜、］
３・・Ｎ型エピタキシャル層、６ａ、６ｂ、６ｃ・・カ
ソードコンタクト領域、１４・・・Ｐ＋型拡散層、７ａ
７ｂ ７ｃ・・・ショットキー金属膜、８ａ、８ｂ８
Ｃ・アノード電極。
説明するための製造工程順に配置した半導体チップの縦
断面図、第２図は本発明の第２の実施例を説明するため
の半導体チップの縦断面図、第３図（ａ）〜（ｃ）は従
来の例を説明するための製造工程順に配置した半導体チ
ップの縦断面図である。 １ ａ、 １ ｃ −＝ Ｎ型半導体基板、９ａ、９
ｂ９ｃ・・カソード電極、２ａ、２ｂ、２ｃ・・酸化シ
リコン膜、］０・・・リンイオン、３ ａ、 、 ３
ｃ アノードコンタクト開孔、１−１・・・Ｐ型半導
体基板、４、ａ、４ｃ ・カソードコンタクト開孔、
１−２Ｎ＋型埋込層、５・・・フォ１〜レジスト膜、］
３・・Ｎ型エピタキシャル層、６ａ、６ｂ、６ｃ・・カ
ソードコンタクト領域、１４・・・Ｐ＋型拡散層、７ａ
７ｂ ７ｃ・・・ショットキー金属膜、８ａ、８ｂ８
Ｃ・アノード電極。
Claims (1)
- 半導体基板上に絶縁膜を形成したのち選択的に除去する
ことにより、アノードコンタクト開孔及びカソードコン
タクト開孔を同時に形成する工程と、前記アノードコン
タクト開孔とその近傍にのみフォトレジスト膜を被覆さ
せる工程と、前記カソードコンタクト開孔部に前記半導
体基板と同一導電型の不純物をイオン注入により導入す
る工程と、前記アノードコンタクト開孔部とその近傍を
被覆したフォトレジスト膜を除去した後、露出した前記
半導体基板の表面にショットキー金属を被着する工程と
を含むことを特徴とする横型ショットキーダイオードの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331538A JPH02178973A (ja) | 1988-12-29 | 1988-12-29 | 横型ショットキーダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63331538A JPH02178973A (ja) | 1988-12-29 | 1988-12-29 | 横型ショットキーダイオードの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02178973A true JPH02178973A (ja) | 1990-07-11 |
Family
ID=18244778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63331538A Pending JPH02178973A (ja) | 1988-12-29 | 1988-12-29 | 横型ショットキーダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02178973A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294919A (ja) * | 2006-03-30 | 2007-11-08 | Ngk Insulators Ltd | 半導体素子 |
| JP2008172212A (ja) * | 2006-12-15 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| JP2018029121A (ja) * | 2016-08-17 | 2018-02-22 | ローム株式会社 | チップダイオードおよび回路モジュール |
-
1988
- 1988-12-29 JP JP63331538A patent/JPH02178973A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007294919A (ja) * | 2006-03-30 | 2007-11-08 | Ngk Insulators Ltd | 半導体素子 |
| JP2008172212A (ja) * | 2006-12-15 | 2008-07-24 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US8030193B2 (en) | 2006-12-15 | 2011-10-04 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| JP2018029121A (ja) * | 2016-08-17 | 2018-02-22 | ローム株式会社 | チップダイオードおよび回路モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4499656A (en) | Deep mesa process for fabricating monolithic integrated Schottky barrier diode for millimeter wave mixers | |
| CA1082373A (en) | Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps | |
| GB1573496A (en) | Bipolar transistors and method of manufacturing the same | |
| US4191595A (en) | Method of manufacturing PN junctions in a semiconductor region to reach an isolation layer without exposing the semiconductor region surface | |
| JP3098848B2 (ja) | 自己整合型プレーナモノリシック集積回路縦型トランジスタプロセス | |
| US4487653A (en) | Process for forming and locating buried layers | |
| US9537017B2 (en) | Process for forming a planar diode using one mask | |
| JPH0529342A (ja) | パワーｍｉｓｆｅｔの製造方法 | |
| US3948694A (en) | Self-aligned method for integrated circuit manufacture | |
| US5100812A (en) | Method of manufacturing semiconductor device | |
| KR100203307B1 (ko) | 레이저 다이오드의 제조방법 | |
| US4119446A (en) | Method for forming a guarded Schottky barrier diode by ion-implantation | |
| US4464825A (en) | Process for fabrication of high-speed radiation hard bipolar semiconductor devices | |
| USRE30282E (en) | Double master mask process for integrated circuit manufacture | |
| US6140194A (en) | Method relating to the manufacture of a semiconductor component | |
| KR100249168B1 (ko) | 반도체소자 제조방법 | |
| JPH0135505B2 (ja) | ||
| JPH02105574A (ja) | 横型ショットキーダイオードの製造方法 | |
| KR100198671B1 (ko) | 바이폴라 트랜지스터의 매몰층 형성방법 | |
| JP2594697B2 (ja) | 半導体装置の製造方法 | |
| JPH03203374A (ja) | 半導体装置の製造方法 | |
| JPH045860A (ja) | ショットキーダイオード | |
| JP2976950B2 (ja) | 半導体装置の製造方法 | |
| JPH10178023A (ja) | 半導体装置およびその製造方法 | |
| JPS6040696B2 (ja) | 半導体装置の製造方法 |