JPH0217952B2 - - Google Patents

Info

Publication number
JPH0217952B2
JPH0217952B2 JP24766884A JP24766884A JPH0217952B2 JP H0217952 B2 JPH0217952 B2 JP H0217952B2 JP 24766884 A JP24766884 A JP 24766884A JP 24766884 A JP24766884 A JP 24766884A JP H0217952 B2 JPH0217952 B2 JP H0217952B2
Authority
JP
Japan
Prior art keywords
layer
substrate
ceramic
firing
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP24766884A
Other languages
English (en)
Other versions
JPS61125195A (ja
Inventor
Seishiro Yamakawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP24766884A priority Critical patent/JPS61125195A/ja
Publication of JPS61125195A publication Critical patent/JPS61125195A/ja
Publication of JPH0217952B2 publication Critical patent/JPH0217952B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】
〔技術分野〕 この発明は、アルミナ等の酸化物系セラミツク
ス基板上にCu層を形成してなり、電子回路板あ
るいはその放熱板として用いられるセラミツクス
回路板の製法に関する。 〔背景技術〕 従来、電子回路用等の回路板には、ハイブリツ
ドIC等に見られるように、プラスチツクス基板
にCu層を形成したものや、金属基板に絶縁層を
介してCu層を形成したもの等がある。しかしな
がら、昨今の電子回路の軽薄短小化に伴い、電子
部品の高密度実装化、多層実装化、温度や湿度変
化に対する寸法安定性や対熱温度向上に見られる
高信頼性化等が求められるようになり、これらの
観点から熱伝導率が大きく、かつ熱寸法変化が小
さいセラミツクス基板の利用が求められるように
なつてきた。そこで、セラミツクス基板(一般に
は酸化物系セラミツクスのうちのアルミナ基板)
上に回路を形成する様々な方法が試みられるに至
つた。 ここで、現在提案または実際に行われている5
つの方法について説明する。第1は、Ag−Pdペ
ースト法あるいはAuペースト法である。これは
Ag、PdあるいはAuの金属微粉末をガラスフリツ
ト、有機系ビヒクルと混合しペースト化し、セラ
ミツクス基板上にスクリーン印刷等した後、ガラ
スフリツトがセラミツクス基板に溶融接合する温
度で焼成し、回路を形成するものである。この方
法には、せいぜい70〜100μmと太い線幅の回
路しか形成できず、フアイン・パターンが困難で
ある、回路の抵抗が大きいので、微細配線に不
向である、回路表面にガラス層が出来易く、そ
のためはんだ付着性が劣り、不良および使用時の
故障をおこしやすい等の欠点がある。第2図は、
Cuペースト法であり、Cuおよび微量の銅酸化物
とガラスフリツト、有機ビヒクルを混合しペース
ト化し、セラミツクス基板上にスクリーン印刷等
を行い、これをN2やArの不活性ガス雰囲気中で
ガラスフリツトがセラミツクス基板に溶融接合す
る温度で焼成し、回路を形成するものである。こ
の方法の欠点は、回路の抵抗が大きいので、フ
アイン・パターンに向かない、雰囲気焼成が必
要で、焼成コストがかさむ、第1の方法同様ガ
ラス層によりはんだ付着性が劣る等である。第3
の方法は、高融点金属法(テレフンケン法)で、
これはMoあるいはMo−Mnをペースト化しセラ
ミツクス基板上に印刷し、加湿水素あるいは加湿
フオーシンガス(H2/N2)中で1300〜1700℃で
Mn+H2O→MnO+H2の反応をおこさせる。す
ると、生成したMnOがセラミツクス粒界のガラ
ス相へ溶解し、ガラス粘度を低下させ、セラミツ
クス表面にメタライジング層を形成するので、こ
の表面にNiメツキを施し、ろう材でCu板を接合
し、回路を形成するものである。この方法では、
密着力は強化されるが、セラミツクス粒界が侵
食されるので、セラミツクスの強度が低下する、
セラミツクス基板と導電層との間に、密着拡散
層およびMo、Mn層等の高抵抗層が生じるので、
高周波特性が悪い等の欠点がある。第4は、W、
Mo法であり、W、Moスラリーで焼成前のアル
ミナグリーンセラミツクスシート上に回路を描
き、還元雰囲気中で一体に焼成するものである。
この方法も、回路の抵抗が大きいので、フアイ
ン・パターンには不向きである。 アルミナ基板上に回路を形成する方法として
は、特に他の導体材料に比べて、導電性、基板と
の結合力、はんだ付着性等にすぐれ、その上廉価
なCu導体を基板上に接合して回路を形成する方
法への要請が高い。しかしながら、セラミツクス
とCuとの熱膨張率の違いにより強固な接合は、
なかなか難しく、そこで試みられているのが、第
5の酸化銅法である。これは、Cuとセラミツク
ス基板を酸素を微量含有する雰囲気中で焼成す
る、Cu板表面を酸化させたセラミツクス基板と
接触させて不活性ガス雰囲気中で焼成する、ある
いはタフピツチ銅等酸素を含有するCu板を不活
性ガス雰囲気中で焼成する等して、Cuとセラミ
ツクスを反応性雰囲気中で加熱し、共晶融体を生
成して冷却することにより、セラミツクス基板に
Cu板を接合する方法である。これらの方法は、
特公昭57−13515、特開昭50−132022、特開昭52
−37914、特開昭53−77212、特開昭57−82181、
特開昭57−36892、特開昭58−67095、特開昭58−
67096、特開昭58−137285、特開昭59−13677、特
開昭59−3076等に見られる。この酸化銅法では、
1回の操作で強力な接着力が得られ、界面は低抵
抗層という長所はあるが、接合面に空洞や泡を
生じ易い、Cuの融点(1083℃)と共晶温度
(1065℃)との狭い温度間に焼成温度範囲が限定
され、焼成時間も5〜60分であるため、焼成条件
が厳しい、薄膜を得ることが困難であるため、
フアイン・パターンに不向きである、焼成時に
パターンが動き、回路位置が不安定である等の欠
点がある。 このような現状に鑑みて、この出願人は、先
に、Cu層とセラミツクス基板との間に、中間接
合層として、Tiおよび/またはZrとCuとの共晶
合金層を形成させたセラミツクス回路板を開発し
た。これは、Al2O3基板にTiおよび/またはZrと
Cuとを蒸着させ、さらに湿式電気銅めつきを行
つたのち焼成して共晶合金層を形成するという方
法であつた。 この方法は、前述の諸欠点を解消するすぐれた
方法である。しかし、その後の研究によれば、こ
の方法よつた場合、電気めつきした際、膜中に若
干の水を含むので、焼成を行うと、ブリスターが
生じると言う問題があることが分かつた。 〔発明の目的〕 この発明は、上記のような現状に鑑みてなされ
たものであり、酸化物系セラミツクス基板とCu
導体との接合に際し、密着強度が高くはんだ付着
性が良好で低抵抗導電層であり、接合面に空洞や
泡が生じることなく、しかも焼成条件がゆるやか
になり、コストの低減を図ることのできるセラミ
ツクス回路板の製法を提供するものである。 〔発明の開示〕 この発明は、上記の目的を達成するために、酸
化物系セラミツクス基板にCu層を接合するにあ
たり、Cu層とセラミツクス基板との間に、中間
接合層として、Tiおよび/またはZrとCuとの共
晶合金層を形成するセラミツクス回路板の製法で
あつて、基板上にあらかじめ共晶合金層を作つた
のちそのうえにCu層を形成することを特徴とす
るセラミツクス回路板の製法をその要旨としてい
る。すなわち、この発明は、酸化物系セラミツク
ス中の酸素と結合しやすく、高温度での活性の非
常に高い金属であるTi、Zrをセラミツクス基板
とCu層との間に介在させて、基板との密着性を
計ると同時に、Cuとの共晶合金層(共晶組成相)
を生成させ、この液相によるぬれ効果を利用して
接着度の強化を図るとともに、Cu層の形成に先
立つて共晶合金層を形成することにより、ブリス
ターの発生を防止するようにしたものである。 以下にこれを詳しく説明する。 まず、セラミツクス基板上にTiおよび/また
はZrの薄い被膜を形成する。この被膜は、基板
の微細構造に密着して形成されることが望まし
く、PVD法、CVD法等により蒸着形成されるの
が望ましい。この方法により基板と密着した被膜
を形成することができるので、焼成後も泡や空洞
を界面に生じることがない。その上に、同様に
PVD法、CVD法等でCu層を形成する。次に、上
記セラミツクス基板を、Tiおよび/またはZrと
Cuとの共晶温度以上、かつCuの融点以下の温度
で焼成する。焼成はN2等の不活性ガス雰囲気中
で行うことが好ましい。この発明の焼成条件で
は、Cuの融点とこれらの共晶温度との間には約
300℃の幅ができ、管理が非常に容易となる。さ
らに、この焼成では、共晶合金層が液相となつて
セラミツクス基板表面をよくぬらすため、共晶合
金層とセラミツクス基板の接着強度は大きい。そ
して、この共晶合金層を中間接合層としてセラミ
ツクス基板上に回路となるCu層が形成されるた
め、Cu層は、共晶合金層に強く接合するととも
に隙間なく形成することができるのである。通
常、回路としてのCu層は、3μm以上の厚みが必
要であるため、湿式の電気メツキや化学メツキに
よつて形成することが適当であるが、薄いもので
あれば、PVDやCVD法によつて形成してもよ
い。 第1層たる被膜(中間接合層)の厚みは、通
常、200Å程度の極めて薄いものであり、界面の
ごくわずかな厚みにCuとの固溶体を作るだけで
あるので、回路の抵抗値はCuと同様に極めて小
さくおさえることができる。実際には、Cuのシ
ート抵抗3mΩ/□に対し、5mΩ/□とAg程
度の小ささである。 上記の実施例の他に、まず、基板上にCuの薄
い被膜をPVD法、CVD法等の蒸着法で微細構造
に密着させて形成し、つぎに同様の方法でTiお
よび/またはZrの薄い被膜を形成し焼成したの
ち、その上にCu層を形成しても、同様に密着性
のよいセラミツクス回路板が製造される。 あるいはまた、PVD、CVD法等によりCuとTi
および/またはZrを同時に蒸着してCuとTiおよ
び/またはZrとの混合被膜を形成し焼成したの
ち、その上にCu層を形成してもよい。この場合
には、最もよく液相化がすすみ、最も強力な密着
力との品質安定性の良いセラミツクス回路板が製
造される。なお、Cu層を電気メツキ法で形成す
る場合において、第1層がTiおよび/またはZr
のみの膜であるときは、その上もしくは下に予め
1000Å程度のCu薄膜を形成しておくのが普通で
ある。 つぎに、この発明にかかるセラミツクス回路板
の製法の実施例を、比較例と併せて説明する。 実施例 1 50×50×0.635(mm)のトリクレン脱脂を行つた
96%純度のAl2O3基板上に、純度99.9%のTi(真
空蒸着用の脱ガス試薬)を真空蒸着法により200
Åの厚みに蒸着し、つぎに、純度99.9%のCu(真
空蒸着用の脱ガス試薬)を同様の方法により1000
Åの厚みに蒸着した。つづいて、上記Al2O3基板
をN2気流中で1000℃、10分間焼成し、その上に
硫酸銅めつき法により70μmの厚みのCu層を形成
した。 実施例 2 実施例1に用いたのと同様の脱脂Al2O3基板上
に純度99.9%のCuをスパツタリング法により1000
Åの厚みに蒸着し、つぎに、純度99.9%のZrを同
様の方法により200Åの厚みに蒸着した。つづい
て、実施例1と同様の焼成条件で焼成し、実施例
1と同様の方法で70μmの厚みのCu層を形成し
た。 実施例 3 実施例1に用いたのと同様の脱脂Al2O3基板上
に、実施例1と同じ方法で、純度99.9%のTiと純
度99.9%のCuを1000Åの厚みに同時蒸着した。こ
れを、螢光X線、XMAの面分析にかけることよ
りCuとTiとの混合金属膜ができていることを確
認した。つぎに、実施例1と同様の焼成条件で焼
成し、その後、実施例1と同様の方法で70μmの
厚みのCu層を形成した。 実施例 4 実施例1に用いたのと同様の脱脂Al2O3基板上
に実施例1と同じ方法で純度99.9%Tiと純度99.9
%Zrを200Å同時蒸着した。つぎに、純度99.9%
のCuを同様の方法により、1000Åの厚みで蒸着
した。つづいて、実施例1と同様の焼成条件で焼
成し、実施例1と同様の方法で70μmの厚みのCu
層を形成した。 実施例 5 実施例1に用いたのと同様の脱脂Al2O3基板上
に、実施例1と同じ方法で、純度99.9%Ti、純度
99.9%Zrおよび純度99.9%Cuを1000Åの厚みに同
時蒸着した。これを螢光X線、XMAの面分析に
かけることよりCuとTi、Zrの混合金属膜ができ
ていることを確認した。つぎに、実施例1と同様
の焼成条件で焼成し、その後、実施例1と同様の
方法で70μmの厚みのCu層を形成した。 比較例 1 実施例1に用いたのと同様のAl2O3基板上に、
1000Å厚にCuを蒸着し、これを極として、電気
メツキ法により70μmの厚みにCu層を形成し、実
施例1と同じ条件で焼成した。 比較例 2 実施例1で用いたのと同じAl2O3基板上に20μ
mのTi箔と50μmのCu箔を重ね、上からチタン酸
アルミニウム焼結体で押え、加圧してN2気流中
で1050℃、3時間焼成して、基板上に箔を接合し
た。 つぎに、上記実施例1〜5および比較例1、2
により得られた基板の中央部を10mm幅に切り出
し、ピール強度の測定を行つた。それにより得ら
れた結果を、下記の表に示す。
〔発明の効果〕
この発明は、セラミツクス基板とCu層との間
の中間接合層を、Tiおよび/またはZrとCuとの
共晶合金層で形成するようにしているので、極め
て密着力が高く、はんだ付着性の良好なセラミツ
クス回路板を製造することができる。さらに、焼
成共晶合金層形成してのちに、湿式電気めつきを
施すようにしているため、ブリスターが生じるお
それも無くなつた。

Claims (1)

  1. 【特許請求の範囲】 1 酸化物系セラミツクス基板にCu層を接合す
    るにあたり、Cu層とセラミツクス基板との間に、
    中間接合層として、Tiおよび/またはZrとCuと
    の共晶合金層を形成するセラミツクス回路板の製
    法であつて、基板上にあらかじめ共晶合金層を作
    つたのち、そのうえにCu層を形成することを特
    徴とするセラミツクス回路板の製法。 2 セラミツクス基板上にTiおよび/またはZr
    を蒸着した後Cu層を蒸着し、これをTiおよび/
    またはZrとCuとの共晶温度以上かつCuの融点以
    下の温度で焼成することにより共晶合金層を形成
    する特許請求の範囲第1項記載のセラミツクス回
    路板の製法。 3 セラミツクス基板上にCuを蒸着した後、Ti
    および/またはZrを蒸着し、これをTiおよび/
    またはZrとCuとの共晶温度以上かつCuの融点以
    下の温度で焼成することにより共晶合金層を形成
    する特許請求の範囲第1項記載のセラミツクス回
    路板の製法。 4 セラミツクス基板上にCuとTiおよび/また
    はZrを同時に蒸着した後、Tiおよび/またはZr
    とCuとの、共晶温度以上かつCuの融点以下の温
    度で焼成することにより共晶合金層を形成する特
    許請求の範囲第1項記載のセラミツクス回路板の
    製法。 5 酸化物系セラミツクス基板がアルミナ基板で
    ある特許請求の範囲第1項から第4項までのいず
    れかに記載のセラミツクス回路板の製法。
JP24766884A 1984-11-22 1984-11-22 セラミツクス回路板の製法 Granted JPS61125195A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24766884A JPS61125195A (ja) 1984-11-22 1984-11-22 セラミツクス回路板の製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24766884A JPS61125195A (ja) 1984-11-22 1984-11-22 セラミツクス回路板の製法

Publications (2)

Publication Number Publication Date
JPS61125195A JPS61125195A (ja) 1986-06-12
JPH0217952B2 true JPH0217952B2 (ja) 1990-04-24

Family

ID=17166883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24766884A Granted JPS61125195A (ja) 1984-11-22 1984-11-22 セラミツクス回路板の製法

Country Status (1)

Country Link
JP (1) JPS61125195A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63254031A (ja) * 1987-04-10 1988-10-20 昭和電工株式会社 回路基板の製造方法

Also Published As

Publication number Publication date
JPS61125195A (ja) 1986-06-12

Similar Documents

Publication Publication Date Title
US5029242A (en) Glass-ceramic structure and method for making same
EP0660651B1 (en) Multilayer ceramic circuit substrate, process for producing the same, and electrically conductive material for use in multilayer ceramic circuit substrate
JPH0463838B2 (ja)
JP4081865B2 (ja) 導体組成物の製造方法
JPH0466688B2 (ja)
JP3538549B2 (ja) 配線基板およびその製造方法
JPH0217952B2 (ja)
JPH05191038A (ja) 金属層を備えたセラミックス基板とその製造方法
JP2738600B2 (ja) 回路基板
JP2000154081A (ja) セラミックス部品およびその製造方法
JP2703426B2 (ja) 回路基板
JP2001024296A (ja) セラミック回路基板
JP3808376B2 (ja) 配線基板
JP4721533B2 (ja) セラミック回路基板
JP4191860B2 (ja) セラミック回路基板
JP3740407B2 (ja) 配線基板
JP2842707B2 (ja) 回路基板
JP2003234552A (ja) 配線基板
JP4721534B2 (ja) セラミック回路基板
JP2000022294A (ja) 電子部品回路基板
JP4109391B2 (ja) 配線基板
JP2003007923A (ja) 配線基板
JP2000340913A (ja) セラミック回路基板
JP2006196810A (ja) セラミック回路基板および電子部品モジュール
JPH0148672B2 (ja)