JPH02179680A - 画像表示装置のセルフテスト回路 - Google Patents
画像表示装置のセルフテスト回路Info
- Publication number
- JPH02179680A JPH02179680A JP33548388A JP33548388A JPH02179680A JP H02179680 A JPH02179680 A JP H02179680A JP 33548388 A JP33548388 A JP 33548388A JP 33548388 A JP33548388 A JP 33548388A JP H02179680 A JPH02179680 A JP H02179680A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- pseudo
- clamp pulse
- pulse signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 12
- 238000001514 detection method Methods 0.000 claims description 14
- 238000007493 shaping process Methods 0.000 claims description 13
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000003321 amplification Effects 0.000 description 4
- 238000003199 nucleic acid amplification method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
Landscapes
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は画像表示装置のセルフテスト回路に係り、例t
ばパーソナルコンピュータ(以下パソコンと略称する)
本体に信号ケーブルを介して接続され1画像表示素子と
してブラウン管(CRT)デイスプレィを用いた画像表
示装置に好適するセルフテスト回路に関する。
ばパーソナルコンピュータ(以下パソコンと略称する)
本体に信号ケーブルを介して接続され1画像表示素子と
してブラウン管(CRT)デイスプレィを用いた画像表
示装置に好適するセルフテスト回路に関する。
この種の画像表示装置lは例えば第2図のようにパソコ
ン本体3と組合わせて使用され、パソコン本体3から信
号ケーブル(隠れて見えない)を介して入力した映像信
号を映像増幅回路で増幅してCRTデイスプレィ5のカ
ソードをドライブするとともに、やはり信号ケーブルで
入力した水平同期パルス信号からクランプパルス信号を
発生させ、クランプ回路でCRTデイスプレィ5に加え
る映像信号をクランプ処理して映像信号の直流レベルを
揃える構成を有している。
ン本体3と組合わせて使用され、パソコン本体3から信
号ケーブル(隠れて見えない)を介して入力した映像信
号を映像増幅回路で増幅してCRTデイスプレィ5のカ
ソードをドライブするとともに、やはり信号ケーブルで
入力した水平同期パルス信号からクランプパルス信号を
発生させ、クランプ回路でCRTデイスプレィ5に加え
る映像信号をクランプ処理して映像信号の直流レベルを
揃える構成を有している。
しかしながら、上述した画像表示装置1は、動作中にな
んらかの理由によって映像信号がCRTデイスプレィ5
で表示されなくなった場合、パソコン本体3側の故障で
あるか、信号ケーブルの断線もしくは外れであるか、更
には画像表示装置1側の故障であるかの判別がつき難く
、不便である。
んらかの理由によって映像信号がCRTデイスプレィ5
で表示されなくなった場合、パソコン本体3側の故障で
あるか、信号ケーブルの断線もしくは外れであるか、更
には画像表示装置1側の故障であるかの判別がつき難く
、不便である。
本発明はこのような従来の欠点を解決するためになされ
たもので1画像表示装置側で独自に画像表示素子の簡単
な動作確認が可能なセルフテスト回路の提供を目的とす
る。
たもので1画像表示装置側で独自に画像表示素子の簡単
な動作確認が可能なセルフテスト回路の提供を目的とす
る。
このような課題を解決するために本発明は、外部信号源
からの入力信号の有無を検出する検出回路と、この検出
回路によるその入力信号の無入力状態の検出時のみ画像
表示装置の水平偏向フライバックパルス信号を擬似映像
信号として切換え出力するスイッチ回路とを形成して構
成されている。
からの入力信号の有無を検出する検出回路と、この検出
回路によるその入力信号の無入力状態の検出時のみ画像
表示装置の水平偏向フライバックパルス信号を擬似映像
信号として切換え出力するスイッチ回路とを形成して構
成されている。
また2本発明は、このような構成に加えて、その入力信
号に関する同期信号を入力してクランプパルス信号を出
力するクランプパルス発生回路と。
号に関する同期信号を入力してクランプパルス信号を出
力するクランプパルス発生回路と。
その検出回路による無入力検出時のみ水平偏向フライバ
ックパルス信号から擬似クランプパルス信号を発生出力
する擬似クランプパルス発生回路とを備えて構成しても
よい。
ックパルス信号から擬似クランプパルス信号を発生出力
する擬似クランプパルス発生回路とを備えて構成しても
よい。
さらに、水平偏向フライバックパルス信号を波形整形し
て上記スイッチ回路および擬似クランプパルス発生回路
へ整形パルス信号を出力する波形整形回路を備えるとと
もに、上記擬似クランプパルス発生回路は、上記スイッ
チ回路の動作に応じて変化する整形パルス信号のレベル
を比較して所定レベルを越えるとき、その擬似クランプ
パルスを出力する構成とすることも可能である。
て上記スイッチ回路および擬似クランプパルス発生回路
へ整形パルス信号を出力する波形整形回路を備えるとと
もに、上記擬似クランプパルス発生回路は、上記スイッ
チ回路の動作に応じて変化する整形パルス信号のレベル
を比較して所定レベルを越えるとき、その擬似クランプ
パルスを出力する構成とすることも可能である。
このような手段を備えた本発明は、検出回路が外部信号
源からの映像信号等の無入力状態を検出すると、スイッ
チ回路が画像表示装置の水平偏向フライバックパルス信
号を擬似映像信号として切換え出力し5画像表示素子で
映像表示される。
源からの映像信号等の無入力状態を検出すると、スイッ
チ回路が画像表示装置の水平偏向フライバックパルス信
号を擬似映像信号として切換え出力し5画像表示素子で
映像表示される。
一方、検出回路が外部信号源からの入力信号を検出する
と、スイッチ回路が擬似映像信号の出力を抑える。
と、スイッチ回路が擬似映像信号の出力を抑える。
また、擬似クランプパルス発生回路とクランプパルス発
生回路を有する構成では、検出回路が外部信号源からの
信号無入力状態を検出すると、擬似クランプパルス発生
回路から水平偏向フライバックパルス信号に同期した擬
似クランプパルス信号が出力され、擬似映像信号が擬似
クランプパルス信号でクランプ処理可能となる一方、入
力信号が検出された状態では擬似クランプパルス発生回
路に代わってクランプパルス発生回路からクランプパル
ス信号が出力され、外部信号源からの入力映像信号のク
ランプ処理が可能となる。
生回路を有する構成では、検出回路が外部信号源からの
信号無入力状態を検出すると、擬似クランプパルス発生
回路から水平偏向フライバックパルス信号に同期した擬
似クランプパルス信号が出力され、擬似映像信号が擬似
クランプパルス信号でクランプ処理可能となる一方、入
力信号が検出された状態では擬似クランプパルス発生回
路に代わってクランプパルス発生回路からクランプパル
ス信号が出力され、外部信号源からの入力映像信号のク
ランプ処理が可能となる。
さらに、波形整形回路からの整形パルス信号を擬似クラ
ンプパルス発生回路およびスイッチ回路に加えるととも
に、擬似クランプパルス発生回路に比較機能を具備させ
る構成では、上記スイッチ回路の動作に応じて変化する
整形パルス信号レベルに応じて擬似クランプパルス発生
回路が擬似クランプパルスを出力する。
ンプパルス発生回路およびスイッチ回路に加えるととも
に、擬似クランプパルス発生回路に比較機能を具備させ
る構成では、上記スイッチ回路の動作に応じて変化する
整形パルス信号レベルに応じて擬似クランプパルス発生
回路が擬似クランプパルスを出力する。
以下本発明の実施例を図面を参照して説明する。
第1図は本発明に係るセルフテスト回路の一実施例を示
すブロック図である。
すブロック図である。
第1の入力端子7はパソコン本体(図示せず)等の外部
信号源からの信号ケーブルが接続され。
信号源からの信号ケーブルが接続され。
抵抗R1を介してFET型トランジスタQ1 のゲート
に接続されている。符号R1はバイアス抵抗である。
に接続されている。符号R1はバイアス抵抗である。
トランジスタQ1のドレインは接地され、ソースはFE
T型トランジスタQ!のゲートに接続されるとともに、
抵抗R3を介して電源Bに接続されている。
T型トランジスタQ!のゲートに接続されるとともに、
抵抗R3を介して電源Bに接続されている。
トランジスタQ2のドレインは接地され、ソースは抵抗
R4を介して電71Bに接続されており。
R4を介して電71Bに接続されており。
これらトランジスタQ1 、Q、によって第1の入力端
子7における入力信号の有無を検出する検出回路9が形
成されている。
子7における入力信号の有無を検出する検出回路9が形
成されている。
トランジスタQ2のソースはコンデンサCおよび抵抗R
5の直列回路を介してトランジスタQ。
5の直列回路を介してトランジスタQ。
のベースに接続され、トランジスタQ3のコレクタには
抵抗R8が接続され、エミッタは電源Bに接続されてお
り、このトランジスタQ3によって後述する整形パルス
信号の出力を切換えるスイッチ回路11が形成されてい
る。符号R7はバイアス抵抗である。
抵抗R8が接続され、エミッタは電源Bに接続されてお
り、このトランジスタQ3によって後述する整形パルス
信号の出力を切換えるスイッチ回路11が形成されてい
る。符号R7はバイアス抵抗である。
トランジスタQ、のコレクタに接続された抵抗R6には
3個の逆流防止用のダイオードDI、D2、D3が順方
向接続され、各々第1.第2.第3の出力端子13,1
5.17に接続されている。
3個の逆流防止用のダイオードDI、D2、D3が順方
向接続され、各々第1.第2.第3の出力端子13,1
5.17に接続されている。
抵抗R@ 、R9+ Rraは終端抵抗である。
これら第1〜第3の出力端子13,15.17は画像表
示装置(図示せず)の映像増幅回路に接続される。
示装置(図示せず)の映像増幅回路に接続される。
第2の入力端子19には画像表示装置におけるフライバ
ックトランスの一次側もしくは二次側から水平偏向フラ
イバックパルス信号が加えられるようになっている。
ックトランスの一次側もしくは二次側から水平偏向フラ
イバックパルス信号が加えられるようになっている。
第2の入力端子19には抵抗R11が接続されており、
この抵抗R11の出力側とアース間にはアノード側を接
地したツェナーダイオードD4のカソードが接続され、
これら抵抗R11およびツェナーダイオードD4にて水
平偏向フライバックパルス信号をクリップして矩形波形
に整形する波形整形回路21が形成されている。
この抵抗R11の出力側とアース間にはアノード側を接
地したツェナーダイオードD4のカソードが接続され、
これら抵抗R11およびツェナーダイオードD4にて水
平偏向フライバックパルス信号をクリップして矩形波形
に整形する波形整形回路21が形成されている。
抵抗R11とツェナーダイオードD4の接続点P2は、
擬似クランプパルス発生回路23に接続されるとともに
抵抗R12を介してトランジスタQ3のソース、すなわ
ち21点に接続されている。
擬似クランプパルス発生回路23に接続されるとともに
抵抗R12を介してトランジスタQ3のソース、すなわ
ち21点に接続されている。
そのため、第2の入力端子19に加えられた水平偏向フ
ライバックパルス信号は波形整形回路21によって波形
整形されて擬似クランプパルス発生回路23およびトラ
ンジスタQ、のベースに入力可能になっている。
ライバックパルス信号は波形整形回路21によって波形
整形されて擬似クランプパルス発生回路23およびトラ
ンジスタQ、のベースに入力可能になっている。
擬似クランプパルス発生回路23は2例えばC−MOS
(Complementary Metal 0xi
de Sem1cond−uctor )型半導体を用
いたモノマルチ回路等の発振回路からなり、波形整形回
路21からの整形パルス信号に同期した擬似クランプパ
ルス信号を第4の出力端子25に出力するものである。
(Complementary Metal 0xi
de Sem1cond−uctor )型半導体を用
いたモノマルチ回路等の発振回路からなり、波形整形回
路21からの整形パルス信号に同期した擬似クランプパ
ルス信号を第4の出力端子25に出力するものである。
また、22点における整形パルス信号レベルが所定のレ
ベル、例えばスレッシホールド電圧以下であるときに擬
似クランプパルス信号を出力する一方、所定レベル以上
のときには擬似クランプパルス信号を出力しない機能を
有している。
ベル、例えばスレッシホールド電圧以下であるときに擬
似クランプパルス信号を出力する一方、所定レベル以上
のときには擬似クランプパルス信号を出力しない機能を
有している。
クランプパルス発生回路27は、パソコン本体からの信
号ケーブルによって伝えられる水平同期信号を入力して
その水平同期信号に同期したクランプパルス信号を第4
の出力端子25に出力する従来公知の構成を有しており
、パソコン本体からの水平同期信号が入力されないとき
にはクランプパルス信号を出力しない構成になっている
。
号ケーブルによって伝えられる水平同期信号を入力して
その水平同期信号に同期したクランプパルス信号を第4
の出力端子25に出力する従来公知の構成を有しており
、パソコン本体からの水平同期信号が入力されないとき
にはクランプパルス信号を出力しない構成になっている
。
なお1図示しない画像表示装置における映像増幅系、水
平偏向系、垂直偏向系およびCRTデイスプレィの回路
構成は従来と同様である。
平偏向系、垂直偏向系およびCRTデイスプレィの回路
構成は従来と同様である。
次に、このように構成された本発明のセルフテスト回路
の動作を説明する。
の動作を説明する。
例えばパソコン本体からの信号ケーブルが接続されてお
らず9画像表示装置によって第1の入力端子7がrHJ
レベルとなっていると仮定すると。
らず9画像表示装置によって第1の入力端子7がrHJ
レベルとなっていると仮定すると。
検出回路9のトランジスタQlがON状態となってトラ
ンジスタQ2がOFF状態となる。
ンジスタQ2がOFF状態となる。
一方、第2の入力端子19に加えられる水平偏向フライ
バックパルス信号は、波形整形回路21によって波形整
形され、その整形パルス信号が擬似クランプパルス発生
回路23へ出力されるとともに抵抗R12を介してP1
点へ加えられる。
バックパルス信号は、波形整形回路21によって波形整
形され、その整形パルス信号が擬似クランプパルス発生
回路23へ出力されるとともに抵抗R12を介してP1
点へ加えられる。
トランジスタQ2はOFF状態になっているから、整形
パルス信号はコンデンサCおよび抵抗R5を介してトラ
ンジスタQ、のベースへ加えられ。
パルス信号はコンデンサCおよび抵抗R5を介してトラ
ンジスタQ、のベースへ加えられ。
コレクタに抵抗R,を介して接続されたダイオードDl
、D、、D3を通して第1〜第3の出力端子13.15
.17にRGB擬似映像信号として出力される。
、D、、D3を通して第1〜第3の出力端子13.15
.17にRGB擬似映像信号として出力される。
そのため、第1〜第3の出力端子13.15゜17から
の擬似映像信号は9画像表示装置内の映像増幅回路で増
幅されてCRTデイスプレィの例えばカソードをドライ
ブする。
の擬似映像信号は9画像表示装置内の映像増幅回路で増
幅されてCRTデイスプレィの例えばカソードをドライ
ブする。
他方、22点における整形パルス信号レベルは。
トランジスタQ!のソースが接地電位となっていないか
ら所定のレベル以上となっており、そのため擬似クラン
プパルス発生回路23では整形パルス信号に同期した擬
似クランプパルス信号を発振して第4の出力端子25に
出力する。
ら所定のレベル以上となっており、そのため擬似クラン
プパルス発生回路23では整形パルス信号に同期した擬
似クランプパルス信号を発振して第4の出力端子25に
出力する。
このとき、クランプパルス発生回路27はパソコン本体
側から水平同期信号が入力されないのでクランプパルス
信号を出力しない。
側から水平同期信号が入力されないのでクランプパルス
信号を出力しない。
そのため、第1〜第3の出力端子13,15゜17から
出力される擬似映像信号が所定のクランプ回路でクラン
プ処理され、直流信号レベルの揃った映像信号としてC
RTデイスプレィをドライブして単一色画像が表示され
、信号ケーブルが接続されていなくともCRTデイスプ
レィの動作状態を確認できる。
出力される擬似映像信号が所定のクランプ回路でクラン
プ処理され、直流信号レベルの揃った映像信号としてC
RTデイスプレィをドライブして単一色画像が表示され
、信号ケーブルが接続されていなくともCRTデイスプ
レィの動作状態を確認できる。
なお、第1〜3の出力端子13.15.17から出力さ
れる擬似映像信号レベルを各々異ならせれば2種々のカ
ラー単一画像の表示が可能である。
れる擬似映像信号レベルを各々異ならせれば2種々のカ
ラー単一画像の表示が可能である。
次に、パソコン本体側から信号ケーブルが画像表示装置
に接続されて第1の入力端子7がrLJレベルになると
、トランジスタQ1がOFF状態となってトランジスタ
Q2がON状態となり、トランジスタQ2のソースが接
地電位に変化する。
に接続されて第1の入力端子7がrLJレベルになると
、トランジスタQ1がOFF状態となってトランジスタ
Q2がON状態となり、トランジスタQ2のソースが接
地電位に変化する。
そのため、波形整形回路21からの整形パルス信号は2
1点には出力されず、トランジスタQ3のコレクタから
も出力されないから、擬似映像信号が第1〜第3の出力
端子13.15.17から出力されない。
1点には出力されず、トランジスタQ3のコレクタから
も出力されないから、擬似映像信号が第1〜第3の出力
端子13.15.17から出力されない。
なお、信号ケーブルが接続されたときに第1の入力端子
7をrLJレベルにするように、パソコン本体側の回路
構成がなっていなくてはならない。
7をrLJレベルにするように、パソコン本体側の回路
構成がなっていなくてはならない。
一方、擬似クランプパルス発生回路23にあっては+P
1点が接地電位となり+P2点における整形パルス信号
レベルが主に抵抗R11+ R12の分圧比で決定され
る信号レベルとなって低下するから、擬似クランプパル
ス信号が出力されない。
1点が接地電位となり+P2点における整形パルス信号
レベルが主に抵抗R11+ R12の分圧比で決定され
る信号レベルとなって低下するから、擬似クランプパル
ス信号が出力されない。
他方、クランプパルス発生回路27は、信号ケーブルか
らの水平同期信号に基づき1本来のクランプパルス信号
を第2の出力端子25から出力するから、信号ケーブル
からの映像信号がクランプパルス発生回路27からのク
ランプパルス信号で別途クランプ処理されてCRTデイ
スプレィをドライブする。
らの水平同期信号に基づき1本来のクランプパルス信号
を第2の出力端子25から出力するから、信号ケーブル
からの映像信号がクランプパルス発生回路27からのク
ランプパルス信号で別途クランプ処理されてCRTデイ
スプレィをドライブする。
そして2本発明は上述した実施例のうち擬似クランプパ
ルス発生回路23およびクランプパルス発生回路27を
省略した構成でも本発明の目的達成が可能である。
ルス発生回路23およびクランプパルス発生回路27を
省略した構成でも本発明の目的達成が可能である。
もっとも、擬似クランプパルス発生回路23およびクラ
ンプパルス発生回路27を具備することにより、擬似映
像信号および外部入力映像信号が的確にクランプ処理可
能となって映像表示品位を良好に保つことができる ところで、上述した擬似クランプパルス発生回路23は
C−MOS型の半導体回路で形成する例に限定されない
が、C−MOS型の半導体回路はシレフシホールド電圧
が印加電源電圧の略中程に位置する傾向にあって論理レ
ベルが対称となり易いから、C−MOS型の半導体回路
を擬似クランプパルス発生回路23に用いると、トラン
ジスタQ2のソース電位の変化に伴うP!点の整形パル
ス信号レベルの変化を的確に比較検出することが容易と
なり、擬似クランプパルス信号の出力が正確となる。
ンプパルス発生回路27を具備することにより、擬似映
像信号および外部入力映像信号が的確にクランプ処理可
能となって映像表示品位を良好に保つことができる ところで、上述した擬似クランプパルス発生回路23は
C−MOS型の半導体回路で形成する例に限定されない
が、C−MOS型の半導体回路はシレフシホールド電圧
が印加電源電圧の略中程に位置する傾向にあって論理レ
ベルが対称となり易いから、C−MOS型の半導体回路
を擬似クランプパルス発生回路23に用いると、トラン
ジスタQ2のソース電位の変化に伴うP!点の整形パル
ス信号レベルの変化を的確に比較検出することが容易と
なり、擬似クランプパルス信号の出力が正確となる。
なお1本発明はカラー映像信号の画像表示に限らず、白
黒映像信号の表示にも実施可能である。
黒映像信号の表示にも実施可能である。
以上説明したように本発明は、外部信号源からの入力信
号の有無を検出する検出回路と、その信号無入力状態の
検出時のみ画像表示装置の水平偏向フライバックパルス
信号を擬似映像信号として切換え出力するスイッチ回路
とを形成して構成したから2画像表示装置から信号ケー
ブルが外れたり、パソコン本体等が故障状態となったと
きには。
号の有無を検出する検出回路と、その信号無入力状態の
検出時のみ画像表示装置の水平偏向フライバックパルス
信号を擬似映像信号として切換え出力するスイッチ回路
とを形成して構成したから2画像表示装置から信号ケー
ブルが外れたり、パソコン本体等が故障状態となったと
きには。
擬似映像信号が発生してCRTデイスプレィを動作させ
るから1画像表示装置単体でも簡単に動作チエツク可能
となる。
るから1画像表示装置単体でも簡単に動作チエツク可能
となる。
また、このような構成に加えてクランプパルス発生回路
と擬似クランプパルス発生回路を備えた構成では、擬似
クランプパルス信号によって擬似映像信号のクランプ処
理が可能となって良好な擬似映像表示ができる。
と擬似クランプパルス発生回路を備えた構成では、擬似
クランプパルス信号によって擬似映像信号のクランプ処
理が可能となって良好な擬似映像表示ができる。
さらに、波形整形回路を備え、かつその擬似クランプパ
ルス発生回路がスイッチ回路の動作に応じて変化する整
形パルス信号のレベルを比較して擬似クランプパルスを
出力する構成では、信号ケーブルが外れた。パソコン本
体等が故障状態となったときに、上述した効果に加えて
自動的かつより確実なセルフテストを確保できる利点を
有する。
ルス発生回路がスイッチ回路の動作に応じて変化する整
形パルス信号のレベルを比較して擬似クランプパルスを
出力する構成では、信号ケーブルが外れた。パソコン本
体等が故障状態となったときに、上述した効果に加えて
自動的かつより確実なセルフテストを確保できる利点を
有する。
第1図は本発明に係る画像表示装置のセルフテスト回路
の一実施例を示するブロック図、第2図は画像表示装置
の概観を説明する図である。 ■・・・・・・・・・・・・・・・・・・・・・画像表
示装置3・・・・・・・・・・・・・・・・・・・・・
外部信号源(パソコン本体)5・・・・・・・・・・・
・・・・・・・・・・画像表示素子(CRTデイスプレ
ィ) 7.19・・・・・・・・・・・・第1.第2の入力端
子9・・・・・・・・・・・・・・・・・・・・・検出
回路11・・・・・・・・・・・・・・・・・・・・・
スイッチ回路13.15.17.25・・・第1〜第4
の出力端子21・・・・・・・・・・・・・・・・・・
・・・波形整形回路23・・・・・・・・・・・・・・
・・・・・・・擬似クランプパルス発生回路27・・・
・・・・・・・・・・・・・・・・・・クランプパルス
発生回路C・・・・・・・・・・・・・・・・・・・・
・・・・コンデンサDI、D2.Dコ・・・ダイオード
の一実施例を示するブロック図、第2図は画像表示装置
の概観を説明する図である。 ■・・・・・・・・・・・・・・・・・・・・・画像表
示装置3・・・・・・・・・・・・・・・・・・・・・
外部信号源(パソコン本体)5・・・・・・・・・・・
・・・・・・・・・・画像表示素子(CRTデイスプレ
ィ) 7.19・・・・・・・・・・・・第1.第2の入力端
子9・・・・・・・・・・・・・・・・・・・・・検出
回路11・・・・・・・・・・・・・・・・・・・・・
スイッチ回路13.15.17.25・・・第1〜第4
の出力端子21・・・・・・・・・・・・・・・・・・
・・・波形整形回路23・・・・・・・・・・・・・・
・・・・・・・擬似クランプパルス発生回路27・・・
・・・・・・・・・・・・・・・・・・クランプパルス
発生回路C・・・・・・・・・・・・・・・・・・・・
・・・・コンデンサDI、D2.Dコ・・・ダイオード
Claims (3)
- (1)外部信号源からの入力信号の有無を検出する検出
回路と、 この検出回路が前記入力信号の無入力状態を検出すると
きのみ画像表示装置の水平偏向フライバックパルス信号
を擬似映像信号として切換え出力するスイッチ回路と、 を有してなることを特徴とする画像表示装置のセルフテ
スト回路。 - (2)前記入力信号に関する同期信号を入力してクラン
プパルス信号を出力するクランプパルス発生回路と、 前記検出回路が無入力状態を検出するときのみ前記水平
偏向フライバックパルス信号から擬似クランプパルス信
号を発生出力する擬似クランプパルス発生回路と、 を有する請求項1記載の画像表示装置のセルフテスト回
路。 - (3)前記水平偏向フライバックパルス信号を波形整形
して前記スイッチ回路および前記擬似クランプパルス発
生回路へ整形パルス信号を出力する波形整形回路を有し
、 前記擬似クランプパルス発生回路は、前記スイッチ回路
の動作に応じて変化する前記整形パルス信号のレベルを
比較し、前記整形パルス信号レベルが所定レベルを越え
るとき前記擬似クランプパルスを出力するものである請
求項1記載の画像表示装置のセルフテスト回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33548388A JPH02179680A (ja) | 1988-12-29 | 1988-12-29 | 画像表示装置のセルフテスト回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33548388A JPH02179680A (ja) | 1988-12-29 | 1988-12-29 | 画像表示装置のセルフテスト回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02179680A true JPH02179680A (ja) | 1990-07-12 |
Family
ID=18289078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33548388A Pending JPH02179680A (ja) | 1988-12-29 | 1988-12-29 | 画像表示装置のセルフテスト回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02179680A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2309136A (en) * | 1996-01-15 | 1997-07-16 | Lg Electronics Inc | Self raster circuit for a monitor |
| GB2315949A (en) * | 1996-07-30 | 1998-02-11 | Lg Electronics Inc | Self-test device for monitor |
| US6819114B2 (en) | 2000-03-17 | 2004-11-16 | Ben Q Corporation | Monitor having a self testing circuit |
-
1988
- 1988-12-29 JP JP33548388A patent/JPH02179680A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2309136A (en) * | 1996-01-15 | 1997-07-16 | Lg Electronics Inc | Self raster circuit for a monitor |
| GB2309136B (en) * | 1996-01-15 | 2000-03-15 | Lg Electronics Inc | Self-raster circuit for a monitor |
| GB2315949A (en) * | 1996-07-30 | 1998-02-11 | Lg Electronics Inc | Self-test device for monitor |
| GB2315949B (en) * | 1996-07-30 | 1999-03-10 | Lg Electronics Inc | Self test device for monitor |
| CN1131641C (zh) * | 1996-07-30 | 2003-12-17 | Lg电子株式会社 | 监视器的自测装置 |
| US6819114B2 (en) | 2000-03-17 | 2004-11-16 | Ben Q Corporation | Monitor having a self testing circuit |
| DE10112823B4 (de) * | 2000-03-17 | 2006-06-22 | Benq Corp., Kweishan | Selbsttestschaltkreis für einen Monitor und damit ausgerüsteter Monitor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920005590A (ko) | 빔 주사속도 변조장치 | |
| KR960007544B1 (ko) | 모니터에서의 온 스크린 디스플레이 장치 | |
| JPH02179680A (ja) | 画像表示装置のセルフテスト回路 | |
| US4730148A (en) | Vertical deflection circuit | |
| US4766355A (en) | Automatic vertical size control | |
| KR860002197A (ko) | 자동 영상관 바이어스 시스템 | |
| KR960030639A (ko) | 클램프펄스 발생회로 | |
| JP2823568B2 (ja) | テスト信号挿入付き画像信号処理システム | |
| KR0134211Y1 (ko) | 모니터의 자기진단회로 | |
| KR100198285B1 (ko) | 무신호시 알.지.비신호 구동회로 | |
| KR0138370B1 (ko) | 수평블랭킹신호 보정회로 | |
| KR850005204A (ko) | 직류 레벨 안정화 시스템 | |
| JPS6024631B2 (ja) | 信号混合装置 | |
| KR100464163B1 (ko) | 모니터의 수직화면 보상 회로 | |
| KR100331816B1 (ko) | 모니터의 휘도 제어장치 | |
| KR960012851B1 (ko) | 모니터의 무신호시 클램프 신호 발생회로 | |
| KR960003356A (ko) | 프로젝션 티브이의 로우라이트 조정장치 및 조정방법 | |
| JP3190426B2 (ja) | 映像信号処理装置 | |
| KR200164431Y1 (ko) | 모니터의 영상신호처리 및 화면 배경색 제어회로 | |
| JPH0731647Y2 (ja) | 映像信号処理回路 | |
| KR950000441Y1 (ko) | 다중 모드 모니터의 클램프 회로 | |
| KR100206315B1 (ko) | 영상표시장치의 디스플레이 제어회로 | |
| KR200161113Y1 (ko) | 수직앰프 이상시 브라운관 보호회로 | |
| JPH0349500Y2 (ja) | ||
| KR950001443B1 (ko) | 합성 비디오 신호 발생기 |