JPH02179697A - 処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の技術分野］ この発明は電子楽器用処理装置に関し、特に電子楽器用
処理装置における楽音合成の構造的なアーキテクチャ−
に関する。

［発明の背景］ 近年、電子楽器はコンピユータ化されている。

しかし、大量で高速のデータ演算が必要な楽音の生成に
係る部分は音源回路と呼ばれる専用構造のハードウェア
で行われており、マイクロコンピュータは楽器への制御
入力（鍵盤やコンソールパネルからの入力、ＭＩＤＩそ
の他の外部制御入力、内部または外部の演奏メモリから
の入力等）を処理し、音源回路に適したコマンドを音源
回路に転送するに留まっている。

楽音生成処理は音源回路ハードウェアで行い、楽器の制
御入力の処理をマイクロコンピュータで行うという電子
楽器のシステムアーキテクチャ−にはいくつかの問題が
ある。第１に音源回路ハードウェアは楽音パラメータを
処理する種々の処理段階の随所にデータを一時的に保持
する記憶装置、演算を行う演算回路から構成されるので
、必然的に回路規模が大きくなる０代表的にはマイクロ
コンピュータの２倍程度の規模となる。第２に音源回路
ハードウェアで行う楽音合成の仕方をマイクロコンピュ
ータで可変に制御するに限界がある０例えば、同時発音
数（ポリフォニック数）はハード的に固定されているの
でマイクロコンピュータからのコマンドで変えることは
できない、また、楽音のサンプリング周波数も音源回路
のハードウェアにより固定されているため、マイクロコ
ンピュータからのコマンドで変更することはできない、
このような制御の限界は新しい音源回路ハードウェアを
設計する場合の障壁になる。すなわち、しばしば大規模
な回路変更が余儀なくなり、多大の開発時間、労力を要
する。更に、マイクロコンピュータと音源回路ハードウ
ェアとの通信プロトコルあるいはインタフェース（転送
方式、コマンドのセット等）についても、音源回路ハー
ドウェアごとに検討し直し、開発し直す必要がある。

以上の理由から、本件出願人は音源回路ハードウェアを
使用することなく、マイクロコンピュータのプログラム
制御だけで楽音を生成することのできる新しい電子楽器
のシステムアーキテクチャ−の研究を続け、ついに、そ
の実現を見た。

新しい電子楽器のシステムアーキテクチャ−を実現する
上で解決すべき課題として、処理すべき仕事量がそのと
きそのときのシステムの状態によって変動せざるを得な
いマイクロコンピュータにおいて、楽音のサンプリング
周波数、すなわちマイクロコンピュータがデジタル楽音
信号を生成する間隔をどのようにしたら有効に維持する
ことができるか、という問題があった。更に、電子楽器
の種々の使用、例えば楽音の合成の仕方、その処理の複
雑さの度合、ポリフォニック数などに合わせて最適の楽
音サンプリング周波数を容易に設定できるような機構が
望まれた。

［発明の目的］ したがって、この発明の目的は従来のような音源回路ハ
ードウェアを必要とすることなくプログラム制御により
、マイクロコンピュータ自身が楽音を生成することがで
き、かつプログラム制御に起因する問題、特に動作時の
楽音サンプリング周期の確立の問題を解決するとともに
電子楽器の機構に関する種々の仕様変更、設計変更、ポ
リフォニック数の変更、楽音合成方式の変更、楽器制御
処理の変更等に対してただちに対応できるような最適の
楽音サンプリング周期の選定機能を実現した電子楽器用
処理装置を提供することである。

［発明の構成、作用］ この発明によれば、上記の目的を達成するため、楽器を
制御する入力を処理するためのプログラムと楽音を生成
するためのプログラムを記憶するプログラム記憶手段と
、このプログラム記憶手段のアドレスを制御するアドレ
ス制御回路手段と、楽音の生成に必要なデータを記憶す
るデータ記憶手段と、演算回路手段と、前記プログラム
記憶手段のプログラムの各命令を解読して前記各手段の
動作を制御するオペレージ、ン制御回路手段とヲ備える
マイクロコンピュータから成り、更に、前記マイクロコ
ンピュータは楽音のサンプリング周期でインタラプト信
号を発生するタイマーインタラプト制御回路手段を有し
、このタイマーインタラプト制御回路手段からのインタ
ラプト信号に応答して前記楽音を生成するためのプログ
ラムが前記マイクロコンピュータにおいて実行されるこ
とにより楽音が生成され、更に前記タイマーインタラプ
ト制御回路手段において前記インタラプト信号が発生す
る間隔である前記楽音のサンプリング周期を可変にプロ
グラム可能にしたことを特徴とする電子楽器用処理装置
が提供される。

すなわち、この発明では、タイマーインタラプト制御回
路手段からインタラプト信号によりマイクロコンピュー
タが行っている仕事を中断させ、楽音を生成するプログ
ラムを実行させているので、楽音のサンプリング周期ご
とに楽音のサンプルを生成するという課題がプログラム
制御方式において有効に解決される。すなわち、楽音を
生成する処理は他の処理に優先され、タイマーインクラ
ブド制御回路手段からインタラプト信号が発生する都度
、実行される。タイマーインタラプト制御回路手段は基
本的にタイマー（カウンタ）で構成されるわけであるか
ら、そのインタラプト信号の発生間隔は非常に安定して
いる。またインタラプト信号の発生ごとに楽音のサンプ
ルが生成されるわけであるから、インタラプト信号の発
生間隔は楽音のサンプリング周期にほかならない、更に
、この発明によれば、このタイマーインタラプト制御回
路手段はプログラム可能である。したがって、ポリフォ
ニック数、楽音の合成の仕方などに合わせて、最適の間
隔でタイマーインタラプト制御回路手段からインタラプ
ト信号を発生させることができる０例えば、タイマーイ
ンタラプト制御回路手段をプリセット可能なダウンカウ
ンタで構成したとする。マイクロコンピュータは通出な
とさ（例えばパワーオン時の初期設定処理時）に、この
カウンタにサンプリング周期を表わすデータをプリセッ
トする。カウンタはクロック（水晶発振器等のマスター
クロック源からの信号）ごとにカウント値をデクリメン
トする。カウンタ値がゼロになるとカウンタからインタ
ラプト信号が発生し、マイクロコンピュータに割込を要
求する。更にこのインタラプト信号によりプリセットデ
ータ（保持されている）が再度、カウンタにセットされ
る０以上により、マイクロコンピュータが望むサンプリ
ング周期で、タイマーインタラプト制御回路手段から割
込がかかり、その都度マイクロコンピュータは楽音生成
処理を実行する。

楽音生成処理（インタラプト処理）はタイマーインタラ
プト制御回路手段から次のインタラプト信号が出力され
るより前に、完了しなければならない、これができなけ
れば、楽音のサンプリング周期を維持できない、楽音生
成処理に要する時間は、その内容１例えばポリフォニッ
ク数、楽音合成の仕方、処理の複雑さの度合に依存する
。換言すれば、楽音生成処理プログラムの実行時間に依
存する０例えば、他の条件を同じとし、ポリフォニック
数を半分にすれば、その楽音生成処理プログラムの実行
時間はほぼ半分になる。この場合、楽音のサンプリング
速度を速くしても問題はない、むしろ、デジタル−アナ
ログ変換器の変換を考慮すれば、サンプリング速度を速
くした方がよい、一方、用途によっては、高品質でスペ
クトルの豊かな楽音が要求される場合もある。この場合
、ポリフォニック数は犠牲になるが、１つの音を複雑な
処理で合成して要求される条件にかなう楽音を提供する
必要がある。このような場合にも、それに適した楽音サ
ンプリング周期が考えられる。この発明は、以上のよう
な様々な使用条件を考慮して、それぞれの条件に合った
楽音サンプリング周期での楽音の生成を可能にしたもの
である。

一構成例において、上記マイクロコンピュータは集植回
路チップで実現され、このチップ上に上記手段に加え、
生成したデジタル楽音信号をアナログ信号に変換するデ
ジタルΦアナログ（Ｄ／Ａ）変換器と楽器を制御する入
力を受けるポートも実装される。したがって、音源回路
ハードウェアが不要であるので、全体の回路規模を大幅
に縮少することができる。従来の場合、音源回路ＬＳＩ
チップの回路規模が大きいため、チップ製造における歩
留りに限界がある（歩留りはチップ面積にほぼ反比例す
る）、シたがって、この発明は電子楽器の製造コストを
大幅に下げることができる。

［実施例Ｊ 以下、図面を参照してこの発明の詳細な説明する。

本実施例に係る電子楽器の全体構成な第１図に示す、装
置全体の制御はマイクロコンピュータｌにより行われる
。特に、この発明に従い、楽器の制御入力の処理のみな
らず、楽音を生成する処理もマイクロコンピュータ１で
実行され、楽音生成用の音源回路ハードウェアは必要と
しない、鍵盤２と機能キー３とから成るスイッチ部４は
楽器の制御入力源であり、スイッチ部４から入力された
情報はマイクロコンピュータ１で処理される。マイクロ
コンピュータｌの生成したアナログ変換後の楽音信号は
ローパスフィルタ５でフィルタリングされ、アンプ６で
増幅され、スピーカ７を介して放音される。電源回路８
はマイクロコンピュータ１．ローパスフィルタ５．アン
プ６に必要な電源を供給する。

上記マイクロコンピュータｌの内部構造を第２図にブロ
ック図で示す０図示の各要素はワンチップ上に実装され
ている。実際に製作したものは５　Ｘ　５　ｍ　ｍのチ
ップサイズで、８音ポリフオニツクの同時発音数をもち
、楽音合成方式はＰＣＭ（波形読み出し方式）であるが
、本発明は他のポリフォニック数、他の楽音合成方式に
も適用できる。

制御用ＲＯＭ３１には楽器の各種制御入力を処理するプ
ログラムと楽音を生成するプログラムが記憶されており
、ＲＯＭアドレス制御部３９からＲＯＭアドレスデコー
ダ３２を介して指定されたアドレスのプログラム語（命
令）を順次出力していく、なお、具体的実施例では、プ
ログラム語長は２８ビツトであり、プログラム語の一部
が次に読み出されるべきアドレスの下位部（ページ内ア
ドレス）としてＲＯＭアドレス制御部３９に入力される
ネタストアドレス方式となっているが、プログラムカウ
ンタ方式のものにも本発明を適用し得る。ＲＡＭ７ドレ
ス制御部３３は制御用ＲＯＭ３１からの命令のオペラン
ドがレジスタを指定している場合に、ＲＡＭ３４内の対
応するレジスタのアドレスを指定する。ＲＡＭ３４はレ
ジスタ群であり、汎用ｒＪｉ４算、フラグ演算、楽音の
演算等に使用される。加減算器及び論理演算部３５と乗
算器３６は制御用ＲＯＭ３２からの命令が演算命令のと
きに用いられる。特に乗算器３６は楽音波形の演算に使
用しており、そのための最適化として第１と第２のデー
タ入力（例えば１６ビツトデータ）を乗算して入力と同
じ長さ（１６ビツト）のデータを出力するようになって
いる。上記ＲＡＭ３４、加減算器３５１乗算器３６によ
り、演算回路（ＡＵ）が構成される。制御データ兼波形
用ＲＯＭ３７にはピッチデータ、エンベロープデータ（
レート、レベル）などの各種楽音制御パラメータと、Ｐ
ＣＭ（パルス符号変調）の楽音波形データが記憶されて
いる。エンベロープデータと楽音波形データは楽音の音
色ごとに用意される。

オペレーション解析部（オペレーション制御回路）３Ｂ
は制御用ＲＯＭ３１からの命令のオペコードを解読し、
指示されるオペレージ□ンを実行するために、回路の各
部に制御信号を送る。

所定時間ごとに制御用ＲＯＭ３１の楽音生成プログラム
を実行するため、本装置ではタイマーインタラプトを採
用している。すなわち、タイマーを有するインタラプト
制御部４０により、一定時間ごとにＲＯＭ７ドレス制御
部３９に制御信号（インタラプト信号）を送り、この信
号により、ＲＯＭアドレス制御部３９は次に行うメイン
プログラムの命令のアドレスを退避（保持）し、楽音の
生成が行われるインタラプト処理プログラム（サブルー
チン）の先頭アドレスを代りにセットする。これにより
、インタラプト処理プログラムが開始される。インタラ
プト処理プログラムの最後にはリターン命令があるので
、このリターン命令がオペレーション解析部３８で解読
された時点で、ＲＯＭアドレス制御部３９は退避してあ
ったアドレスを再度セットし、メインプログラムに復帰
する。

上記インタラプト制御部４０はこの発明に従いプログラ
マブルである。すなわち、インタラプト制御部４０のイ
ンタラプト信号の発生間隔（楽音サンプリング周期）を
マイクロコンピュータ１で自由に設定できる。詳細は後
述する。

入力ポート４１と出力ポート４２は鍵盤２、機能キー３
のキースキャンのために使用される。インタラプト処理
プログラムにおいて生成された楽音はデジタル／アナロ
グ変換器４３でアナログ信号に変換され、外部に出力さ
れる。

第３図（Ａ）に本実施例のマイクロコンピュータｌのメ
インプログラムのフローを示す、ＡＩは電源投入時のイ
ニシャル処理であり、マイクロコンピュータｌのＲＡＭ
　（レジスタ群）３４のクリアや、リズムテンポ等の初
期値の設定等を行う。

更に、このイニシャル処理において、インタラプト制御
部４０に対する楽音サンプリング周期データの設定が行
われる。Ａ２でマイクロコンピュータｌは出力ポート４
２からキー走査のための信号を出力し、スイッチ部４の
状態を入力ポート４１から取り込むことにより、機能キ
ー、１１９１キーの状態をＲＡＭ３４のキーバッファエ
リアに記憶する。Ａ３ではＡ２で得た機能キー３の状態
から。

状態の変化した機能キーを識別し、指示される機能の実
行を行う（例えば、楽音番号のセット、エンベロープ番
号のセット、リズム番号のモー２ト等）、Ａ４ではＡ２
で得た鍵盤２の状態から、変化した鍵（押鍵、離鍵）を
識別する０次のＡ５でＡ４の処理結果から１発音処理Ａ
９のためのキーアサイン処理を行う、Ａ６では機能キー
３でデモ演奏キーが押鍵されたとき制御データ兼波形用
ＲＯＭ３７から、デモ演奏データ（シーケンサデータ）
を順次読み出し、処理することにより、発音処理Ａ９の
ためのキーアサイン処理等を行う。

Ａ７ではリズムスタートキーが押鍵されたとき制御デー
タ兼波形用ＲＯＭ３７からリズムデータを順次読み出し
１発音処理Ａ９のためのキーアサイン処理を行う、フロ
ー−周タイマー処理Ａ８では、メインフローで必要なイ
ベントのタイミングを知るために、フロー−同時間（こ
れは、フローを一周する間に実行されたタイマーインタ
ラプトの回数を計数することで得られる。この計数処理
は後述のインタラプトタイマー処理Ｂ３で行われる。）
を基に演算を行い、エンベロープ用タイマー（エンベロ
ープの演算周期）やリズム用の基準値を得る０発音処理
Ａ９ではＡ５、Ａ６、Ａ７でセットされたデータから、
実際に楽音を発音させるための各種演算を行い、結果を
ＲＡＭ３４内の音源処理レジスタ（第６図）にセットす
る。Ａ１０は次のメインフローのパスのための準備処理
であり、今回のバスで得た押鍵状態への変化を示すＮＥ
Ｗ　　ＯＮ状態をＯＮ中にしたり、離鍵状態への変化を
示すＮＥＷ　　ＯＦＦ状態をＯＦＦ中に変える等の処理
を行う。

楽音の生成が行われるインタラプト処理プログラムのフ
ローを第３Ｂ図に示す、Ｂ１で前回のインタラプトの音
源処理Ｂ２で生成しである楽音波形データ（８音分の累
算波形値）をＤ／Ａ変換器４３に送出する。これにより
、一定周期でＤ／Ａ変換器４３に楽音のサンプルが与え
られることになる９次の音源処理Ｂ２で各チャンネルの
楽音が生成され累算される。従来はこの処理を音源回路
ハードウェア上で行っていた。詳細は後述する。

次のインタラプトタイマ７処理Ｂ３ではインタラプトが
所定時間ごとにかかることを利用して、フロー−置針時
用のタイマーレジスタ（ＲＡＭ３４内）を通過の都度、
プラス１する。

なお、この実施例ではインタラプト処理プログラム内で
はメインプログラムで書込を行うレジスタについては、
内容の書替を行わないようにしているので１通常のイン
タラプト処理の開始時と終了時に行われるレジスタの退
避と回復の処理は不要である。すなわち、ＲＡＭ３４上
のレジスタは楽音処理に関係するレジスタとその他の処
理に関係するレジスタとが独立しているので、メインプ
ログラムからインタラプト処理への移行が可及的に遅れ
なしで行われる。

音源処理Ｂ２の詳細を第３Ｃ図に示す、ＣＩで波形加算
用ＲＡＭ領域（第６図参照）をクリアした後、８チャン
ネル分の処理０２〜Ｃ９を順番に行っている。各チャン
ネル処理の最後で、チャンネルの楽音波形値が波形加算
用ＲＡＭ領域のデータに加算される。

第４図は１時間に沿って実施例の動作の流れを描いたも
のである。Ａ、Ｂ、Ｃ，Ｄ、Ｅ、Ｆはメインプログラム
（第３Ａ図）の断片であり、一定時間（楽音サンプリン
グタイム）ごとにインタラプト処理（第３Ｂ図）が実行
される。タイムチャートで示すと第５図のようになる０
図示のように、インタラプトに入る都度、Ｄ／Ａ変換器
４３に楽音波形信号が入力され、対応するアナログ信号
が外部に出力されていく。

第３Ｃ図のＣ２〜Ｃ９の処理を１チャンネル分について
詳細に示したのが第７図である。チャンネル処理は大き
く分けてエンベロープ処理（Ｄ１〜Ｄ７）と波形処理（
０８〜０２１）から成る。

第８図はエンベロープ処理で生成されるエンベロープな
示したものである。１つの楽音のエンベロープはいくつ
かのステップ（セグメント）から成っている０図では４
セグメントで示しである。

図中のムＸはエンベロープのサンプリング周期であり、
Δｙはエンベロープ値の変化幅である。

チャンネルのエンベロープ処理（ＤＩ−Ｄ７）では、サ
ンプリングタイムごとのエンベロープの計算とステップ
の目標レベルに達したかどうかのチエツクを行っている
。一致したときには現在エンベロープレジスタ（第６図
参照）に目標値が設定されるので、メインプログラムの
発音処理Ａ９内でそれを検知して、次のステップのエン
ベロープのためのデータ（ΔＸ、Δｙ、目標エンベロー
プ値）を各レジスタにセットしている。

詳細に述べると、ＤＩでエンベロープの演算周期ΔＸと
比較するためのタイマーレジスタをインタラプトごとに
インクリメントし、Ｄ２でΔＸと一致したときＤ３でエ
ンベロープ変位分のデータΔｙの加減算フラグ（符号ビ
ット）をテストしてエンベロープが上昇中か下降中かを
判別し、Ｄ４、Ｄ５でそれぞれ現在エンベロープの減算
または加算を行う、Ｄ６で現在エンベロープが目標エン
ベロープ値に達したかどうかをチエツクし、達しておれ
ば、現在エンベロープに目標レベルをセットする。これ
によりメインプログラムの発音処理Ａ９で次のエンベロ
ープステップのデータがセットされることになる。また
発音処理Ａ９でゼロの現在エンベロープを読んだときに
は発音の終了として処理される。

次に、波形処理Ｄ８〜０２１について述べる。

波形処理では、現在アドレスの整数部を使って波形ＲＯ
Ｍから隣り合う２つアドレスの波形データを読み出し、
（整数部子小数部）で示される現在アドレスに対して想
定される波形値を補間で求めている。補間が必要な理由
は、インタラプトによる波形サンプリング周期が一定で
あり、アドレスの加算値（ピッチデータ）が楽器への応
用上、あるａ域にわたるためである（音階音しか出力し
ない楽器で音階音ごとに波形データを用意すれば補間の
必要はないが許容できない記憶容量の増大となる）、補
間による音色の劣化、歪みは高音域の方が著しいため１
通常は１Ｍ音の記録サンプリング周期より高速の周期で
原音を再生する。この実施例では原音（Ａ４）再生の周
期を２倍にしている（第９図）、シたがって、アドレス
加算値が０．５のとき、Ａ４の音が得られるようになっ
ている。この場合、Ａ＃４ではアドレス加算値は０．５
２９となり、Ａ３のとき、ｌとなる。これらのアドレス
加算値はピッチデータとして制御データ韮波形ＲＯＭ３
７に記憶されており、押鍵時には発音処理Ａ９において
、鍵に対応するピッチデータと選択されている音色の波
形スタートアドレス、波形エンドアドレス及び波形ルー
プアドレスがＲＡＭ３４の対応するレジスタ、すなわち
、アドレス加算値レジスタ、スタートアドレス兼現在ア
ドレスレジスタ、エンドアドレスレジスタ、ループアド
レスレジスタにセットされる。

参考までに、第１０図に時間に対する補間波形データを
示す６図中、白丸は波形ＲＯＭのアドレスにある波形デ
ータ値、黒丸は補間値を示している。

補間の方式はいろいろあるが、ここでは直線補間を採用
している。第７図の波形生成処理Ｄ８〜０２１を詳細に
述べると、まず、ＤＢで現在アドレスにアドレス加算値
を加算して新しい現在アドレスを得る。Ｄ９で現在アド
レスとエンドアドレスを比較し、現在アドレス〉エンド
アドレスなら４ｆ、Ｄｌｏ、Ｄｌｌにより、現在アドレ
スくエンドアドレスのときは０１２により、物理上（番
地上）または論理上（動作上）の次のアドレスを計算し
、０１４でその整数部により波形ＲＯＭをアクセスして
次回波形データを得る。ループアドレスは動作上エンド
アドレスの次のアドレスである。すなわち、第９図の場
合１図示の波形は繰り返し読み出される。したがって、
現在アドレス＝エンドアドレスのときは次のアドレスと
してループアドレスの波形データを読み出す（Ｄ　ｌ　
３）　。

０１５．０１６により、現在アドレスの整数部で波形Ｒ
ＯＭをアクセスして今回の波形データを読み出す０次に
、０１７で次回波形値から今回波形値を減算し、Ｄ１８
でその差に現在アドレスの小数部を乗算し、その結果を
０１９で今回の波形値に加えることにより、波形の直線
補間値を求める。この直線補間したデータに現在エンベ
ロープ値を乗算してチャンネルの楽音データ値を得（Ｄ
２０）、それを波形加算用レジスタの内容に加えて楽音
データを累算する（０２１）。

ここまでで、明らかなように、マイクロコンピュータｌ
は、インタラプト制御部４０からのインタラプト信号の
発生の都度、インタラプト処理を行い、楽音を生成する
ことにより、動作中の楽音サンプリング周期を維持して
いる。更に、この発明に従い、インタラプト制御部４０
の発生するインタラプト信号の発生間隔、すなわち、楽
音のサンプリング周期はマイクロコンピュータ１により
可変にプログラムすることができる。プログラマブルな
インタラプト制御部４０の構成は種々考えられる。以下
、２つの例について説明する。

第１１図に第１構成例のインタラプト制御部４０を示す
、このインタラプト制御部は２通りの楽音サンプリング
周期でインタラプト信号Ｉ　ＮＴＦを発生することがで
きる。詳細に述べると、インタラプト制御部には第１３
図に示すようなりロック信号φが入力される。このクロ
ック信号φはクロック発振器の直接の出力あるいは、そ
の出力を分周回路に通した後の出力である０図示のよう
にクロック信号φはリプルカウンタを構成する６つのバ
イナリカウンタ１１−２〜１１−７の最下位のバイナリ
カウンタに入力される。第１のＯＲゲート２−８にはす
べてのバイナリカウンタ１１−２〜１１−７の出力が入
力され、第２のＯＲゲート２−９には最上位ビットのバ
イナリカウンタ１１−７を除いたバイナリカウンタ１１
−２〜１１−６の出力が入力される。したがって、第１
のＯＲゲート２−８の出力は１２８回の基本クロックφ
に対し、１回“Ｏ”となり、第２のＯＲゲート２−９の
出力は６４回の基本クロックφに対し、１回“Ｏ”とな
る、この第１と第２のＯＲゲー）２−８．２−９のいず
れを選択するかをプログラム制御で設定できるようにす
ればよい、そのために、ラッチ１１−１がある。このラ
ッチ１１−１は上述した実施例の場合、初期設定処理へ
−１のなかで“０”または“１″に設定される。

すなわち、データバスの所定のビット線に１２８／ｆφ
（ｆφは基本クロックφの周波数）の楽音サンプリング
周期を指示するデータ“０”、またはその半分の長さの
楽音サンプリング周期を指示する“ｌ”が乗った状態で
コマンド解析部３８からの制御信号がラッチ１１−１の
クロック入力に加って、データがラッチされる。ラッチ
１１−１の出力は第１のＯＲゲート２−８の出力が入力
されるＯＲゲート１１−１０に入力され、またラッチ１
１−１の出力をインバータｌ　１−１１で反転した信号
が、第２のＯＲゲート２−９の出力が入力されるＯＲゲ
ート１１−１２に入力される。

ＯＲゲート１１−１０とＯＲゲート１１−１２の出力は
ＮＡＮＤゲートに入力され、その出力がインタラプト信
号ＩＮＴＦとなる。したがって、ラッチ１１−１にビッ
ト“Ｏ″を設定したときには、第１のＯＲゲー）１１−
８の出力が選択され、基本クロックφの１２８個ごとに
１回、インタラプト信号Ｉ　ＮＴＦが“１″アクテイブ
になり、ラッチ１１−１にビット“１”を設定したとき
には、第２のＯＲゲー）１１−９の出力が選択され、イ
ンタラプト信号Ｉ　ＮＴＦは基本クロックφの６４個ご
とに１回“１′″アクテイブとなる。

第１２図に第２構成例のインタラプト制御部４０を示す
、このインタラプト制御部は第１１図の構成より細か〈
楽音サンプリング周期を調整することができる。詳細に
述べると、１ビットラッチ１１−１の代りに、データバ
スの４ビツトに接続される４ビツトのラッチ１２−１が
使用される。したがって、マイクロコンピュータ１はこ
のラッチ１２−１にｏ−ｉｓの任意の値が設定可能であ
る。この４ビットラッチ１２−１の出力はコンパレータ
１２−８のＢ入力に入力される。コンパレータ１２−８
の八人力には第１１図のリプルカウンタと同様な６ビツ
トのリプルカウンタ１２−２〜１２−７の出力のうち、
上位４ビツトのバイナリカウンタ１２−４〜１２−７の
出力が入力される。コンパレータ１２−８は、八人力と
Ｂ入力が等しいとき“工”となり、インタラプト信号Ｉ
　ＮＴＦを発生する。このインタラプト信号ＩＮＴＦは
リプルカウンタ１２−２〜１２−７の各リセット入力に
も入力されており、インタラプト信号ＩＮＴＦの発生時
にリプルカウンタ１２−２〜１２−７をオールゼロにリ
セットする。したがって、第１２図の構成の場合、イン
タラプト信号ＩＮＴＦの発生周期（楽音のサンプリング
周期）を任意の８ｎ／ｆφ（ｎ＝１〜）に設定すること
ができる０例えば、４ビットラッチ１２−１が８のとき
（Ｂ入力＝１０００）は、リプルカウンタ１２−２〜１
２−７の値が１００００００　（２進）になるごとにイ
ンタラプト信号ＩＮＴＦが発生する。すなわち、６４個
の基本クロックφごとに１度の割りとなる。４ビットラ
ッチ１２−１が９のと息なら、７２個のクロシフφごと
に１度の割合となる。

以上で実施例の説明を終えるが、この発明の範囲を逸脱
することなく種々の変形、変更が可能である０例えば、
ある用途では、電子楽器に複数の異なる楽音合成能力を
もたせることが考えられる。この場合、それぞれの楽音
合成に対するプログラムがプログラムメモリ（制御用Ｒ
ＯＭ３１）に用意される。楽音合成方式ごとに最適のサ
ンプリング周波数があるとする。またモード切換スイッ
チにより、どの楽音合成方式を使用するかが、ユーザー
で選択できるとする。そのために、メインフロー上でモ
ード切換スイッチの検査を行い、！２！択されている楽
音合成番号をメモリ（ＲＡＭ３４）にセットする。更に
、楽音生成処理ごとのサンプリング周波数データのテー
ブル（例えば制御用ＲＯＭ４１に置かれる）をアクセス
し１選択された楽音合成番号に対応するデータを見つけ
、インタラプト制御部４０にセットする。インタラプト
制御部４０からインタラプト信号が発生したら、夫々の
楽音合成処理ルーチンのエントリポイントのテーブル（
例えば、制御用ＲＯＭ４１に置かれる）をアクセスし、
選択された楽音合成番号に対応するエントリポイントを
見つけ、その位置から開始する楽音生成プログラムを実
行する。

その他、種々の変更が可能である。

［発１ｊｌの効果〕 以上のように、この発明ではプログラム制御によりマイ
クロコンピュータ自身が楽音を生成する場合において、
楽音合成処理をタイマーインタラプト制御回路手段から
のインタラプト信号の合図で開始させるとともに、イン
タラプト制御手段のインタラプト信号の発生周期をマイ
クロコンピュータからプログラムできるようにしている
ので、動作時に楽音のサンプリング周期を維持すること
ができる一方で、電子楽器の機能、ポリフォニック数、
楽音合成の仕方、処理の複雑さの度合に合った楽音のサ
ンプリング周期で楽音を生成することができる、更に、
この実現のために、格別の回路の変更は不要であり、自
由度の高い電子楽器の設計、開発が可能となるという利
点がある。

【図面の簡単な説明】

第１図はこの発明の実施例に係る電子楽器の全体構成図
、第２図は実施例のマイクロコンピュータの構成を示す
ブロック図、第３Ａ図はマイクロコンピュータのメイン
プログラムのフローを示す図、第３Ｂ図は楽音の生成が
行われるインタラプト処理のフローチャート、第３Ｃ図
は第３Ｂ図の音源処理の詳細なフローチャート、第４図
は時間に沿ったプログラムの流れを示す図、第５図は時
間に沿った処理の概要を示すタイムチャート、第６図は
第２図のＲＡＭ３４内に置かれる楽音生成用ＲＡＭのテ
ーブルを示す図、第７図は第３Ｃ図の１つのチャンネル
処理の詳細なフローチャート、第８図はエンベロープを
示す図、第９図は波形ＲＯＭの波形データを示す図、第
１０図は時間に沿う補間演算波形を示す図、第１１図は
インクラブド制御部の第１の構成例を示す図、第１２図
はインタラプト制御部の第２の構成例を示す図。 第１３図はインタラプト制御部のクロック久方のタイム
チャートである。 ｌ・・・・・・マイクロコンピュータ、３１・旧・・制
御用ＲＯＭ、３４・・・・・・ＲＡＭ、３５・・・・・
・加減算器及び論理演算部、３６・・・・・・乗算器、
３７・・・・・・制御データ兼波形ＲＯＭ、３８・・・
・・・オペレーション解析部、４０・・・・・・インタ
ラプト制御部。

Claims (2)

【特許請求の範囲】
1. （１）楽器を制御する入力を処理するためのプログラム
   と楽音を生成するためのプログラムを記憶するプログラ
   ム記憶手段と、 前記プログラム記憶手段のアドレスを制御するアドレス
   制御回路手段と、 楽音の生成に必要なデータを記憶するデータ記憶手段と
   、 演算回路手段と、 前記プログラム記憶手段のプログラムの各命令を解読し
   て前記各手段の動作を制御するオペレーション制御回路
   手段と、 を備えるマイクロコンピュータから成り、更に、前記マ
   イクロコンピュータは楽音のサンプリング周期でインタ
   ラプト信号を発生するタイマーインタラプト制御回路手
   段を有し、このタイマーインタラプト制御回路手段から
   のインタラプト信号に応答して前記楽音を生成するため
   のプログラムが前記マイクロコンピュータにおいて実行
   されることにより楽音が生成され、更に前記タイマーイ
   ンタラプト制御回路手段において前記インタラプト信号
   が発生する間隔である前記楽音のサンプリング周期を可
   変にプログラム可能にしたことを特徴とする電子楽器用
   処理装置。
2. （２）請求項１記載の電子楽器用処理装置において、前
   記マイクロコンピュータは集積回路チップで構成され、
   このチップ上にデジタルの楽音信号をアナログ信号に変
   換するデジタル・アナログ変換器と楽器を制御する入力
   を受けるポートが更に設けられることを特徴とする電子
   楽器用処理装置。