JPH0217973B2 - - Google Patents
Info
- Publication number
- JPH0217973B2 JPH0217973B2 JP56030039A JP3003981A JPH0217973B2 JP H0217973 B2 JPH0217973 B2 JP H0217973B2 JP 56030039 A JP56030039 A JP 56030039A JP 3003981 A JP3003981 A JP 3003981A JP H0217973 B2 JPH0217973 B2 JP H0217973B2
- Authority
- JP
- Japan
- Prior art keywords
- port
- data
- frame
- burst
- transmit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B7/00—Radio transmission systems, i.e. using radiation field
- H04B7/14—Relay systems
- H04B7/15—Active relay systems
- H04B7/204—Multiple access
- H04B7/212—Time-division multiple access [TDMA]
- H04B7/2125—Synchronisation
- H04B7/2126—Synchronisation using a reference station
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Radio Relay Systems (AREA)
- Time-Division Multiplex Systems (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Mobile Radio Communication Systems (AREA)
Description
本発明は衛星通信に係り、特にTDMA衛星通
信ネツトワークにおける初期同期に関する。 一般に、時分割多元接続（TDMA）衛星通信
ネツトワークは、多数の無線局を使用する。これ
らの無線局は地球衛星レピータに関連した無線エ
ネルギーの時間同期バーストを送信し且つ上記レ
ピータから変調された情報を含むバーストの時間
多重複合体を受信することによつて上記レピータ
を介した通信を行う。TDMA動作においては、
無線信号ノードに関連した多数の地球局は時間的
に密度の高い情報信号を共用キヤリア周波数スペ
クトラムを介して送信し且つ同じ情報信号を衛星
レピータによる中継の後シフトされたキヤリア周
波数スペクトラムを介して受信する。各地球局に
は、そのバーストの送信のため及びそれ自身のバ
ースト及び他局のバーストの受信のために繰返し
連続的に発生するフレーム中に特定の時間スロツ
トが割当てられる。バーストは衛星において時間
的に重ない合わない程度に近接してインターリー
ブされる。各地球局は、地球信号源からのデイジ
タル線との接続点を含む。これらの入力線は局の
衛星通信制御装置（SCC）のデイジタル・デー
タ・ポートにそれぞれ接続される。 TDMA衛星通信システムにおいて初期同期を
確立する従来技術としては例えば米国特許第
3530252号をあげることができる。この特許に開
示された技術は、新しくネツトワークに加入しよ
うとする局からは低電力アクイジシヨン信号を送
信するようにし、これにより新たな局の送信クロ
ツクに誤差があつても、TDMAフレーム中の隣
接スロツトに前から存在するトラフイツクに大き
な妨害を与えないようにするものである。低電力
アクイジシヨン信号を使用することの問題点は、
この低電力アクイジシヨン信号を検出するために
比較的大きな受信アンテナを使用しなければなら
ないことである。この要求は、遠くのユーザーの
ロケーシヨンに比較的に小型の受信アンテナを設
置しようとする最近の技術傾向と両立するもので
はない。 本発明の目的は、TDMA衛星通信ネツトワー
クにおいて送信初期同期（送信イニシヤル・アク
イジシヨン）を行う改良技術を提供することにあ
る。 本発明の別の目的は、従来使用されていたアン
テナより小型のアンテナを使用できるように送信
初期同期を行う改良技術を提供するにある。 本発明のさらに別の目的は、従来可能であつた
よりも迅速に送信初期同期を行うことにある。 これらの目的及び他の目的は本明細書に記載さ
れた送信初期同期技術によつて達成される。 本明細書において開示される方法及び装置は、
全電力初期同期バーストを使用できるようにする
とともに初期同期動作を完了するのに必要な帯域
を減少できるようにTDMAネツトワーク中の基
準局から発生される周期的基準バーストに従つて
補助局の送信初期同期を行うものである。第１段
階の間、補助局の装置はTDMAフレームのトラ
フイツク部中の比較的大きな時間間隔の間に初期
同期バーストを出力し、伝搬遅延フアクタを測定
する。そして、補助局におけるフレーム基準バー
ストの受信に同期化された受信フレーム・タイミ
ングと上記伝搬遅延フアクタとに基きより精確に
調整されたフレーム・タイミングを得る。このよ
り精確なフレーム・タイミングは、TDMAフレ
ームの制御部中の比較的狭い時間間隔の間補助局
から送信基準バーストを出力するために補助局に
於て使用される。そして、伝搬遅延訂正フアクタ
が測定される。伝搬遅延訂正フアクタは、補助局
において基準局との同期を維持するように送信フ
レーム・タイミングの位相を調整するために使用
される。第２段階の終了点において、補助局と基
準局との間の同期を長期間維持するために送信基
準バーストがTDMAフレームの制御部において
周期的に送信される状態で補助局の通常のトラフ
イツク送信動作が行われる。補助局に割当てられ
たトラフイツク部を、第１段階の間は局の送信ク
ロツクの粗調整に使用し、局の送信初期同期の第
２段階の間はこの局又は他局からの通常のトラフ
イツクの送信に使用することにより、初期同期バ
ーストに全電力（full power）を使用できるとと
もに、割当時間間隔が短く且つ送信頻度が小さい
したがつて必要な帯域幅がかなり狭い送信基準バ
ーストによつて動作を完了することにより初期同
期に必要な全帯域幅を減縮することができる。 以下、添付図面を参照して本発明の実施例につ
いて説明する。 時分割多元接続（TDMA）衛星通信システム
のためトランスポンダ衛星及び地球局の本発明に
関与する部分が第１図に概略的に示されている。
地球４の表面に設けられた補助地球局１及び２と
基準局３は同期衛星トランスポンダ５を介して通
信を行う。トランスポンダ５は地球４の表面の上
方約16202.5Km（22500マイル）の地球同期軌道中
に動く。基準局３は補助局１及び２に対して一定
不変のタイミングを維持するとともに補助局１及
び２にトラフイツク・チヤネルを割当てる。地球
局１，２及び３の間のTDMA通信は例えば第２
図に示されたようなフオーマツトを使用して行わ
れる。各地球局は地球信号源と到来デイジタル線
及び音声線を介して接続されている。これらの入
力線はそれぞれ第３図のブロツク図中に示された
衛星通信制御装置（SCC）のデイジタル・デー
タ・ポート１４，１６及び１８並びに音声ポート
２０に接続されている。SCC２２は第２図に示さ
れた時分割多元接続フオーマツトのためのデイジ
タル伝送技術を使用する計算機制御衛星通信切換
装置である。第２図に示された時分割多元接続フ
オーマツトはバースト・モデム２４に出力され
る。バースト・モデム２４は実時間ベースでSCC
２２から受けるベースバンド信号をコード化し且
つ無線周波装置３８と中間周波数でインターフエ
ースをとる。バースト・モデム２は、受信の間、
無線周波装置２６から受ける信号を復号し且つベ
ースバンド周波数でSCC２２とインターフエース
をとる。バースト・モデム２４はSCC２２による
送信の間オン状態及びオフ状態にゲートされる。
バースト・モデム２４は、オン周期バーストが
TDMA動作モードに調和するように同一キヤリ
ア周波数を使用して時分割ベースで他の地球局の
オン周期バーストとインターリーブされるので、
デユーテイ・サイクルが低くなる。 第２図のフオーマツトに示されるように、時間
はフレームと指称される15ミリ秒の単位時間に分
割される。トランスポンダ５と通信する各局１，
２及び３には、トラフイツク・バーストを送信す
るためにフレームの一部が基準局３によつて割当
てられる。例えば、補助局１はそのトラフイツ
ク・バースト７を衛星トランスポンダ５に第１の
周波数で伝送し、衛星トランスポンダ５はネツト
ワークにおける他の各局２及び３にパス６及び８
を介して該トラフイツク・バーストを第２の不干
渉周波数で再伝送する。各トラフイツク・バース
トは同一のトランスポンダ周波数で通信を行つて
いるすべての地球局によつて受信される。各地球
局のトラフイツク・バーストに割当てられる時間
の総量は地球局毎に異なるようにすることもで
き、また時間の経過とともに変化させることもで
きる。各地球局に割当てられる時間長は要求割当
装置によつて決定される。要求割当装置はネツト
ワーク全体のトラフイツク要求及び各局のトラフ
イツク要求を考慮して各地球局のフレームに割当
てられる時間の総量を統計に基づいて決定する。 第２図に示されているように、フレームはネツ
トワークの各能動局からネツトワーク内の１以上
の他の各局へのトラフイツクの伝送のため及びネ
ツトワーク制御及び同期情報の伝送のために割当
てられる固定時間期間からなる。15ミリ秒のフレ
ームは２種類のセグメントすなわち制御フイール
ド及びトラフイツク・フイールドに分割される。
各地球局からの情報のバーストは各フレーム内に
おいて時分割多元接続ベースで伝送される。各バ
ーストはチヤネルと指称される情報単位を含む。
この情報単位はそれぞれ512個の２進ビツトを含
む。 フレームの第１部分は制御フイールドである。
制御フイールドは10.5個のチヤネルの長さを有す
る。フレームの制御フイールドはフレーム基準バ
ースト（FRB）と５個の伝送基準バースト
（XRB）からなる。FRBは基準局によつて各フ
レームにつき１回伝送される１／２個のチヤネル
の長さを有する保護時間（GRD）と2.5個のチヤ
ネルの長さのベースからなる。FRBは21個の地
球局のための割当情報を含み、各フレームの始点
をマークする。FRBはフレームの同期を維持す
るために各地球局におけるSCC２２によつて使用
される。なお、第２図中、（Ｎ）5はフレーム番号
モジユーロ５を示す。 伝送基準バーストは、第２図に示されているよ
うにスーパー・フレームと指称される20個のフレ
ーム毎に１回各地球局によつて伝送される1/2個
のチヤネルの長さの保護時間と１個のチヤネルの
長さのバーストとからなる。各地球局は、該地球
局が伝送基準バーストをバーストする１つのフレ
ーム制御フイールド中の固定位置が割当てられ
る。各地球局のSCC２２は伝送クロツク同期を維
持するために伝送基準バーストを使用する。各
SCC２２は、また基準局３に対しトランスポンダ
容量に対するデマンド要求を伝送するために伝送
基準バーストを使用する。 第２図のフオーマツトをさらに参照するに、フ
レームのうち制御フイールドを除いた残りの部分
はトラフイツク・セグメントである。トラフイツ
ク・セグメントは各地球局１，２及び３からの単
一トラフイツク・バーストからなる。トラフイツ
ク・バーストの長さは可変である。その長さ及び
位置は基準局３によつてフレーム基準バースト中
に割当てられる。トラフイツク・バーストは地球
局１，２及び３によつてトラフイツク及び信号情
報を伝送するために使用される。初期伝送獲得の
間、伝送基準信号は衛星に対するレンジを決定す
るためにローカル地球局によつてトラフイツク・
フイールド内において送られる。トラフイツク・
フイールドのうちすべての補助局に対する割当て
が完了した後に残つた部分は未割当フイールドと
指称される。 フレーム・グループは５個のフレームからな
り、75ミリ秒という時間期間を有する。フレー
ム・グループはトランスポンダに関連する補助局
に対してバースト割当を伝送するためのタイミン
グ基準である。フレーム・グループは５個のフレ
ーム基準バーストを含み、各フレーム基準バース
トは105個のバースト割当を含む。フレーム・グ
ループはまた25個の補助局のそれぞれから基準局
に送られる25個の伝送基準バーストのためのスロ
ツトを含む。 第２図に示されているように、スーパーフレー
ムは４つのフレーム・グループからなり30ミリ秒
の時間期間を有する。スーパー・フレームはトラ
フイツク・バースト割当における変化のため及び
送信基準バーストのためのタイミング基準として
使用される。各地球局はスーパー・フレーム毎に
１回伝送基準バーストを伝送する。基準局３はス
ーパー・フレーム中で４回繰返される割当の完全
なセツトを伝送する。スーパーフレームの境界へ
の割当は、該境界をはさむ２つのスーパー・フレ
ームの伝送終了後可能となる。 衛星通信制御装置の概説 第３図に示されたSCC２２は５つの主要な機能
領域すなわち音声ポート２０、データ・ポート１
４，１６及び１８、デイジタル・スイツチ３０、
衛星通信プロセツサ（以下、SCPと略称）３２及
びタイミング及び獲得装置３４並びにそれに関連
したバースト・モデム・インターフエース回路３
６を有する。音声ポート２０はこれに関連したコ
ール・プロセツサ２８を含む。 第３図に示されているように、SCC２２はポー
ト・アダプタ・サブシステム１２を介して電話設
備と相互接続されている。さらに、事務機、端末
装置及びモデムからのデイジタル・データ線１０
がデータ・ポート１４，１６及び１８に直接接続
されている。バースト・モデム・インターフエー
ス回路３６は、バースト・モデム２４、無線周波
端末装置２６及びそのアンテナ３８を介して目的
の地球局及びそのSCCへ向けて情報を伝送できる
ようにするために設けられている。モニタ及び指
令ループ４２はSCP３２から地球局の他のサブシ
ステムへの通信路を提供し、モニタ及び指令ルー
プ端末装置（以下、MCLTと略称）４０は他の
サブシステムがループ４２に接続できるようにす
る。 音声ポート２０は、32キロビツト／秒（Kbps）
のサンプル速度（samplingrate）のデルタ変調
技術を使用しててアナログ音声信号をデイジタル
信号に変換する音声処理ユニツト（VPU）２５
すなわち音声カードによつて組合わされて６個の
音声ポートとされる。逆に、VPU２５は各音声
ポート毎に受信デイジタル信号をこれに対応した
アナログ信号に変換する。SCC２２は例えば63個
のVPU２５すなわち378個の音声ポート２０を取
り扱うことのできる能力を有す。 データ・ポート１４，１６及び１８はデータ源
の速度及びインターフエースが異なる３つの異な
つた種類のデータ・ポートである。データ・ポー
トはインターフエース及び速度に応じて３種類の
デイジタル・データ処理ユニツト（以下、
DDPUと略称）のうちの１つにパツケージング
される。1.344メガバイト／秒（Mbps）より低い
データ速度（data rate）の場合、各DDPUは同
じデータ速度で動作しなければならない２つのデ
ータ・ポートを提供する。データ速度はプログラ
ム制御の下に選択される。データ速度が1.344及
び1.544Mbpsの場合には、それぞれDDPUは１つ
のデータ・ポートをサポートする。例えば、帯域
統計が12.288MbpsというSCCの総合帯域より狭
い場合には、SCC２２は126個のデータ・ポート
すなわち63個のDDPU及びVPUとDDPUの組合
せをサポートできる。 音声ポート２０及びデータ・ポート１４，１６
及び１８はデイジタル・スイツチ３０に接続され
た共通母線を共有している。デイジタル・スイツ
チ３０は周期的且つ同期的に各ポート１４，１
６，１８及び２０からバツフア作用を与える対象
たる伝送されるべき情報をサンプリングし、該情
報にバツフア作用を与えた後適当なポートに出力
する。共通母線４４は８ビツト・バイト１個分の
帯域を有し且つデイジタル・スイツチ３０とポー
トとの間で同時に受信と送信を行い得る全二重方
式がとられている。 説明の便宜上、SCC２２中のポートのための基
本ビツト伝送速度が音声ポート２０の32Kbpuと
いうサンプリング速度と等しく、すべてのデー
タ・ポート１４，１６及び１８はそれらの各デー
タ速度の大きさと音声ポートのサンプリング速度
の大きさとの関係によつて決定される数の音声等
価ポートとからなるものとする。例えば、
32Kbpsという基本音声ポート・サンプリング速
度の40倍である1.280Mbpsというデータ速度を有
するデータ・ポートは40個の音声等価ポートと等
価であるとみなすことができる。第４図におい
て、音声等価ポートは一般的に参照番号２１によ
つて示されているが、より高い速度のデータ・ポ
ートは基本音声等価ポート２１のデータ速度の整
数倍である総合データ速度を有するいくつかの音
声等価ポート２１の組合せと等価であることに留
意されたい。 デイジタル・スイツチ３０は第４図により詳細
に示されている。デイジタル・スイツチ３０は
SCP３２の制御の下に動作する。SCP３２はプロ
グラム記憶式汎用デイジタル計算機であり、デイ
ジタル・スイツチ３０内におけるスイツチ制御メ
モリ（SCM）５０と指称される接続マトリクス
を制御する。SCM５０は特定のポート１４，１
６，１８又は２０と目的の地球局のSCC２２にお
ける接続されたポートのアドレスとの対応を確立
する。SCM５０に対するSCP３２の制御部分は
第３図においてはデイジタル・スイツチ・アドレ
シング及び制御装置３１によつて一般的に示され
ている。デイジタル・スイツチ３０は伝送情報に
ポート・アドレスを付加し且つ受信情報をアドレ
スされたポートに向かわせる。SCM５０を適当
にロード及びアンロードすることによつて、SCP
３２はポイント・ツー・ポイント、マルチポイン
ト、協議及び同報通信接続を確立することができ
るとともに、ローカルSCC中の他のポート２１の
ノード内通信を行うように（intranodally）又は
TDMAネツトワーク中の他のSCCにノード間通
信を行うように（internodally）情報を与えるこ
とができる。SCP３２はまた読取専用記憶装置４
６から直接どの音声ポート２０へも話中可聴音及
びダイヤル可聴音を送ることができる。 音声のためのＥ＆Ｍリードから導出される信号
情報はコール・プロセツサ２８を介してSCP３２
に与えられる。SCP３２は信号情報を累積し、ソ
フトウエア・プロトコルを使用して目的のSCC２
２との接続を確立する。 第３図のSCC２２内には、デユアル・トーン多
周波及び多周波（TDMA及びMF）変換器４８
を専用音声ポート２０とコール・プロセツサ２８
との間に接続できるようにする手段も設けること
ができる。送信器及び受信器により構成される変
換器４８はTDMA／MFトーンを数字に変換で
きるとともに逆に数字をこれに対応したトーンに
変換することもできる。この数字は通常の回転ダ
イヤル数字と同様にコール・プロセツサ２８によ
つて処理される。TDMA／MFトランク音声ポ
ートを変換器４８専用の音声ポートに、ノード内
（intranodally）接続することにより、変換され
たTDMA／MF数字はコール・プロセツサ２８
を介してトランクとSCP３２の間で送受される。 第３図に示されたタイミング及び獲得装置３４
は、バースト・モデム・インターフエース回路３
６を介して行われるバースト・モデム２４とデイ
ジタル・スイツチ３０の間の情報の送受を制御す
る。タイミング及び獲得装置３４はまたデイジタ
ル・データ・ポート１４，１６及び１８のための
クロツクとして機能するとともに基準局として示
されたノード（node）と同期がとられるSCC２
２のすべての領域のための内部クロツクとして機
能する。装置３４はまたSCP３２によるプログラ
ム制御の下で衛星の初期獲得（initial
acquisitior）を行い且つ衛星５の正しい同期化を
確保する。 モニタ及び指令ループ（MCL）４２はSCP３
２によつて駆動され且つ動作が終了させられ、地
球局における他のサブシステムの状態を収集し、
監視し且つ制御するのに使用される。モニタ及び
指令ループ端末装置（MCLT）４０は該サブシ
ステムがループ４２に接続され得るようにする。 第３図に示されたシステム管理装置（以下、
SMFと称）５２は、ネツトワークを制御するも
のであり、専用データ・ポート及び衛星５を介し
て各SCC２２に接続されるとともに、SCP３２に
接続された自動応答モデムに公衆交換電話回路網
を介して接続される。 SCCにおける音声トラフイツクの流れ 音声ポート２０は１度に６つ音声処理ユニツト
２５に結合させられる。音声処理ユニツト２５は
各音声ポートに対する入来アナログ信号を
32Kbpsデイジタル・ビツト・ストリームに変換
し、該ビツト・ストリームを８ビツト・バイトに
フオーマツト化する。そして、アナログ接続が確
立した後、８ビツト・バイトはデイジタル・スイ
ツチ３０に送られる。ノード間接続が行われる
と、すなわち衛星トランスポンダ５を介して別の
地球局のSCC２２にある別の音声ポート２０に接
続されるならば、送信ロケーシヨンにある音声ポ
ート２０からのバイトは第４図に示される送信バ
ースト・バツフア（以下、TBBと略称）５４に
入力される。TBB５４はデイジタル・スイツチ
３０中に設けられ、音声ポート２０からの60バイ
トと32ビツトの宛先アドレスが累積される。512
ビツトの完全なブロツク（音声信号を示す480ビ
ツトと宛先アドレスのための32ビツト）がTBB
５４からバースト・モデム２４に転送される。ノ
ード内接続が行われると、すなわち、同じSCC２
２内の別の音声ポート２０に接続されれば、バイ
トはデイジタル・スイツチ３０中の第４図のノー
ド内続バツフア５６に送られ、目的のローカル音
声ポート２０に伝送される。 SCC２２からポート・アダプタ・サブシステム
１２に転送される音声信号に対しては上記処理は
逆になる。音声処理ユニツト２５は、デイジタ
ル・スイツチ３０を介して同じSCC２２内の別の
音声ポート２０から又は遠隔の地球局のSCC２２
からの音声信号を示すバイトを受ける。これらの
バイトは32Kbpsのデータ速度で処理され、音声
処理ユニツト中において元のアナログ信号を示す
アナログ信号に変換される。音声処理ユニツト２
５は６個の音声ポート２０からの受信信号を同時
に処理できる能力を有する。音声ポート２０がオ
ン・フツク状態で遊んでいるときには、交互に
“１”“０”が生じるパターンが音声ポート・ユニ
ツト復調装置に入力され、該復調装置は遊休雑音
レベルになる。 音声処理ユニツト２５はまた各音声ポート２０
のために音声活動圧縮（VAC）動作を行う。
VAC動作の目的は、到来アナログ音声信号によ
り音声活動が無いことが検出されたときに得られ
たデイジタル・ブロツクを送らないことによつて
異なつたSCC２２間の所要の衛星リンク・チヤネ
ル容量を最小化することにある。デイジタル・ブ
ロツクを受ける音声処理ユニツト２５は、送信端
音声処理ユニツトにおいてVAC動作が行われた
ときにアナログ信号への変換を行うためにビツ
ト・ストリーム中にバツクグラウンド雑音を示す
デイジタル・ブロツクを挿入する。VAC動作が
行われていないときの通常の受信速度は15ミリ秒
（すなわちTDMAフレーム）につき480ビツトで
ある。 SCC中のデイジタル・データ・トラフイツクの流
れ デイジタル・データ・ポート１４，１６及び１
８は事務機及びモデムと通信を行うことができ
る。デイジタル・データ処理ユニツト（DDPU）
は種々のデータ速度をサポートできるものであ
る。第１の種類のDDPU１４はデータ速度が2.4、
4..8、9.6又は19.2Kbpsのデータ・ポートとして動
作する。第２の種類のDDPU１６はデータ速度
が56、112又は224Kbpsのデータ・ポートとして
動作する。第３の種類のDDPU１８はデータ速
度が448、1344及び1544Kbpsのデータ・ポートと
して動作する。データ速度はSCP３２によつてプ
ログラム可能に選択される。第１及び第２の種類
のデイジタル・データ処理ユニツト１４及び１６
はそれぞれ２つのデータ・ポートとして動作でき
る。第３の種類のデイジタル・データ処理ユニツ
ト１８は単一のデータ・ポートとして動作でき
る。データ速度の統計がSCCの総合デイジタル・
スイツチ帯域である12.288Mbpsを越えなければ、
SCC２２は126個のデータ・ポートを維持できる。
各データ・ポートのデータ・バツフアは外部イン
ターフエース・タイミングと内部部SCCタイミン
グの差異を補償するために柔軟性を与えるととも
にポートとデイジタル・スイツチ３０の間におい
て480ビツト・ブロツクの情報を累積する。ポー
トとデイジタル・スイツチ３０の間において情報
は１バイト幅の送受信共通母線４４を介して転送
される。SCPプログラム制御の下に正方向エラー
訂正コードを選択的にデータ・ポートに印加する
ことができる。 データ活動圧縮（DAC）が各データ・ポート
１４，１６及び１８のために行われる。DACは
VACに類似している。フレーム中の各バイトが
前のフレームによつて伝送された最後のバイトと
同じならば、情報は伝送されない。目的のSCCが
予定通りブロツクを受信しなければ、該SCCは前
に受信した最後のバイトをそのブロツク期間の間
繰返し発生する。このようにして、遊び文字及び
反復情報を伝送しないので衛星リンク・チヤネル
容量を保全することができる。 デイジタル・スイツチの概説 デイジタル・スイツチ３０の主な機能は、単一
のSCC内においてノード内通信のように行われる
ポート２１間のトラフイツクの転送をサポートす
るとともに１個の地球局のSCC間においてノード
間通信のように行われるポート２１間のトラフイ
ツクの転送をサポートすることである。デイジタ
ル・スイツチ３０は１バイト幅の全二重送受信母
線４４を介してポート２１とインターフエースを
とる。母線４４は384×32Kbps全二重送受信を可
能にするものである。ポート２１から送信母線４
４Ａを介して獲得される１バイトの送信情報は第
４図のノード内バツフア（INB）５６中に保持
される。このバイトは次に第１ポートにノード内
接続された別のポート２１に受信母線４４Ｂを介
して与えることができる。また、この１バイトの
送信情報は送信バースト・バツフア（TBB）５
４に保持される。このバツフア５４において、同
じポート２１から与えられた送信バイトは衛星５
に送信される前に１つのチヤネルと等価な60バイ
ト・ブロツクに累積される。 VAC及びDACを行うために、所与のTDMAフ
レーム内においてすべての能動ポート２１が情報
の１個又はそれ以上のチヤネルの伝送を必要とす
るとは限らない。したがつて、SCC２２はポート
２１がVAC及びDACを行わずに動作しているの
に比較してより少い数のチヤネルを割当てればよ
いという利点が生じる。したがつて、送られるべ
きチヤネルの数が特定の地球局におけるSCC２２
に割当てられる数を越えることが可能となる。伝
送を必要とするが送られなかつたチヤネルを有す
るこれらのポート２１は“凍結”状態にあると指
称するものとする。凍結の可能性があるので、完
全性に対する要求が最も高い情報が最初に送られ
るようにポート２１には相対優先度が割当てられ
る。 衛星５に送られるトラフイツクは第４図の正方
向エラー訂正（FEC）及び巡回冗長コード
（CRC）エンコーダ５８を使用してエラー保護す
ることができる。エンコーダ５８によるコード化
はポート２１毎に任意に選択できるものである。 衛星５に送られるすべてのトラフイツク・チヤ
ネルには、宛先アドレスが付加され直列化されて
バースト・モデム・インターフエース回路３６に
入力される。エラー訂正の後トラフイツク・チヤ
ネルを受けると、宛先アドレスは受信アドレス解
釈装置６０によつて検査されて情報の関連チヤネ
ルがこのSCC向けのものか否かが判断される。該
情報のチヤネルが実際にこのSCC向けの場合に
は、このチヤネルは第４図の柔軟バツフア６２に
置かれる。柔軟バツフア６２は衛星５の軌道の傾
きの変動及び偏心に帰因する受信タイミングの変
動が受信路に影響を与えないようにするために使
用される。 柔軟バツフア６２を通つた受信チヤネルは受信
バースト・バツフア（RBB）６４に送られる。
特定の可聴音を記憶しているROS４６、INB５
６及びRBB６４の内容は第４図に示された各ポ
ート２１のための受信情報源となる可能性があ
る。 SCP３２は、コール・メツセージを受けて衛星
伝送資源を局地的に割当てる制御プログラムを有
する。コール情報はＥ＆Ｍ信号線を介してローカ
ル・トランクから受けるとともに衛星５からの共
通信号チヤネルを介して目的のSCCから受ける。
制御情報をデイジタル・スイツチ・アドレシング
及び制御装置３１を介してデイジタル・スイツチ
３０に与えることによつて接続が行われる。SCP
制御プログラムはまた伝送のためのコール活動情
報とハードウエア状態情報を連続的に収集してシ
ステム管理装置（SMF）５２に与える。 SMF５２はSCCハードウエアに対して間接的
監視及び制御能力を有する。SMF通信制御装置
は各SCC２２に接続を行うデータ・リンク６６中
の１次局であり、各SCC２２を周期的にポーリン
グする。データ・リンク６６は専用分岐衛星回路
である。 デイジタル・スイツチの詳細説明 第４図に示されたデイジタル・スイツチ３０は
音声及びデイジタル・データ・ポートとバース
ト・モデムの間の情報の送受動作をサポートし、
ポート間のノード内接続をサポートし、協議
（confernce）及びマルチポイント接続をサポート
し、音声ポートに可聴音を与える。これらの動作
のすべては、SCPによつて特定され且つスイツチ
制御メモリ（SCM）５０中に記憶されるパラメ
ータを介してSCP３２によつて間接的に制御され
る。これらのパラメータは、ノード内バツフア５
６を介してローカル・ポートに転送されるか又は
送信バースト・バツフア５４を介してバースト・
モデムに転送される前に保持されるべき情報の発
生源たる特定のローカル・ポート２１を識別する
とともに、ローカル・ポートに戻される情報の情
報源（すなわち、ノード内バツフア５６、受信バ
ースト・バツフア６４又は可聴音ROS４６）を
識別する。 それぞれ６個の音声ポート２０を有するVPU
２５及びデータ・ポート１４，１６及び１８は
SSCC２２内において第５図の音声／データ・ボ
ート（VDB）２７に取付けられている。第５図
は音声／データ・ボード２７、送信バースト・バ
ツフア５４、ノード内バツフア５６及び受信バー
スト・バツフア６４の間の母線接続を示す。送信
母線４４ａは音声／データ・ボード２７を送信バ
ースト・バツフア５４とノード内バツフア５６に
接続する。送信バースト・バツフア５４の出力は
出力母線４５を介してFECエンコーダ５８及び
送信源選択装置６８に接続されている。 受信母線４４ｂは音声／データ・ボード２７の
入力を、可聴音ROS４６の出力、ノード内バツ
フア５６の出力及び受信バースト・バツフア６４
の出力に接続されている。受信バースト・バツフ
ア６４の入力は母線４７を介して柔軟バツフア６
２に接続されている。 SCM５０はそのRAM記憶位置のそれぞれの内
容として、ローカル・ポートの識別子、識別され
るポートの種類、１つのポートからのデータが送
信前に保持されるバツフア位置（ノード内バツフ
ア又は送信バースト・バツフアの区画）、受信デ
ータがポートに与えられる前に保持されるバツフ
ア位置（ノード内バツフア又は受信バースト・バ
ツフア区画）、ポートに与えられるべき可聴音の
識別子、及びその他の制御情報を記憶する。各
SCMのRAM位置は各バイトに０乃至５という数
字が付された６バイトの長さを有する。表は
SCMワード・フオーマツト中の各バイトの順序
（significance）を示す。
信ネツトワークにおける初期同期に関する。 一般に、時分割多元接続（TDMA）衛星通信
ネツトワークは、多数の無線局を使用する。これ
らの無線局は地球衛星レピータに関連した無線エ
ネルギーの時間同期バーストを送信し且つ上記レ
ピータから変調された情報を含むバーストの時間
多重複合体を受信することによつて上記レピータ
を介した通信を行う。TDMA動作においては、
無線信号ノードに関連した多数の地球局は時間的
に密度の高い情報信号を共用キヤリア周波数スペ
クトラムを介して送信し且つ同じ情報信号を衛星
レピータによる中継の後シフトされたキヤリア周
波数スペクトラムを介して受信する。各地球局に
は、そのバーストの送信のため及びそれ自身のバ
ースト及び他局のバーストの受信のために繰返し
連続的に発生するフレーム中に特定の時間スロツ
トが割当てられる。バーストは衛星において時間
的に重ない合わない程度に近接してインターリー
ブされる。各地球局は、地球信号源からのデイジ
タル線との接続点を含む。これらの入力線は局の
衛星通信制御装置（SCC）のデイジタル・デー
タ・ポートにそれぞれ接続される。 TDMA衛星通信システムにおいて初期同期を
確立する従来技術としては例えば米国特許第
3530252号をあげることができる。この特許に開
示された技術は、新しくネツトワークに加入しよ
うとする局からは低電力アクイジシヨン信号を送
信するようにし、これにより新たな局の送信クロ
ツクに誤差があつても、TDMAフレーム中の隣
接スロツトに前から存在するトラフイツクに大き
な妨害を与えないようにするものである。低電力
アクイジシヨン信号を使用することの問題点は、
この低電力アクイジシヨン信号を検出するために
比較的大きな受信アンテナを使用しなければなら
ないことである。この要求は、遠くのユーザーの
ロケーシヨンに比較的に小型の受信アンテナを設
置しようとする最近の技術傾向と両立するもので
はない。 本発明の目的は、TDMA衛星通信ネツトワー
クにおいて送信初期同期（送信イニシヤル・アク
イジシヨン）を行う改良技術を提供することにあ
る。 本発明の別の目的は、従来使用されていたアン
テナより小型のアンテナを使用できるように送信
初期同期を行う改良技術を提供するにある。 本発明のさらに別の目的は、従来可能であつた
よりも迅速に送信初期同期を行うことにある。 これらの目的及び他の目的は本明細書に記載さ
れた送信初期同期技術によつて達成される。 本明細書において開示される方法及び装置は、
全電力初期同期バーストを使用できるようにする
とともに初期同期動作を完了するのに必要な帯域
を減少できるようにTDMAネツトワーク中の基
準局から発生される周期的基準バーストに従つて
補助局の送信初期同期を行うものである。第１段
階の間、補助局の装置はTDMAフレームのトラ
フイツク部中の比較的大きな時間間隔の間に初期
同期バーストを出力し、伝搬遅延フアクタを測定
する。そして、補助局におけるフレーム基準バー
ストの受信に同期化された受信フレーム・タイミ
ングと上記伝搬遅延フアクタとに基きより精確に
調整されたフレーム・タイミングを得る。このよ
り精確なフレーム・タイミングは、TDMAフレ
ームの制御部中の比較的狭い時間間隔の間補助局
から送信基準バーストを出力するために補助局に
於て使用される。そして、伝搬遅延訂正フアクタ
が測定される。伝搬遅延訂正フアクタは、補助局
において基準局との同期を維持するように送信フ
レーム・タイミングの位相を調整するために使用
される。第２段階の終了点において、補助局と基
準局との間の同期を長期間維持するために送信基
準バーストがTDMAフレームの制御部において
周期的に送信される状態で補助局の通常のトラフ
イツク送信動作が行われる。補助局に割当てられ
たトラフイツク部を、第１段階の間は局の送信ク
ロツクの粗調整に使用し、局の送信初期同期の第
２段階の間はこの局又は他局からの通常のトラフ
イツクの送信に使用することにより、初期同期バ
ーストに全電力（full power）を使用できるとと
もに、割当時間間隔が短く且つ送信頻度が小さい
したがつて必要な帯域幅がかなり狭い送信基準バ
ーストによつて動作を完了することにより初期同
期に必要な全帯域幅を減縮することができる。 以下、添付図面を参照して本発明の実施例につ
いて説明する。 時分割多元接続（TDMA）衛星通信システム
のためトランスポンダ衛星及び地球局の本発明に
関与する部分が第１図に概略的に示されている。
地球４の表面に設けられた補助地球局１及び２と
基準局３は同期衛星トランスポンダ５を介して通
信を行う。トランスポンダ５は地球４の表面の上
方約16202.5Km（22500マイル）の地球同期軌道中
に動く。基準局３は補助局１及び２に対して一定
不変のタイミングを維持するとともに補助局１及
び２にトラフイツク・チヤネルを割当てる。地球
局１，２及び３の間のTDMA通信は例えば第２
図に示されたようなフオーマツトを使用して行わ
れる。各地球局は地球信号源と到来デイジタル線
及び音声線を介して接続されている。これらの入
力線はそれぞれ第３図のブロツク図中に示された
衛星通信制御装置（SCC）のデイジタル・デー
タ・ポート１４，１６及び１８並びに音声ポート
２０に接続されている。SCC２２は第２図に示さ
れた時分割多元接続フオーマツトのためのデイジ
タル伝送技術を使用する計算機制御衛星通信切換
装置である。第２図に示された時分割多元接続フ
オーマツトはバースト・モデム２４に出力され
る。バースト・モデム２４は実時間ベースでSCC
２２から受けるベースバンド信号をコード化し且
つ無線周波装置３８と中間周波数でインターフエ
ースをとる。バースト・モデム２は、受信の間、
無線周波装置２６から受ける信号を復号し且つベ
ースバンド周波数でSCC２２とインターフエース
をとる。バースト・モデム２４はSCC２２による
送信の間オン状態及びオフ状態にゲートされる。
バースト・モデム２４は、オン周期バーストが
TDMA動作モードに調和するように同一キヤリ
ア周波数を使用して時分割ベースで他の地球局の
オン周期バーストとインターリーブされるので、
デユーテイ・サイクルが低くなる。 第２図のフオーマツトに示されるように、時間
はフレームと指称される15ミリ秒の単位時間に分
割される。トランスポンダ５と通信する各局１，
２及び３には、トラフイツク・バーストを送信す
るためにフレームの一部が基準局３によつて割当
てられる。例えば、補助局１はそのトラフイツ
ク・バースト７を衛星トランスポンダ５に第１の
周波数で伝送し、衛星トランスポンダ５はネツト
ワークにおける他の各局２及び３にパス６及び８
を介して該トラフイツク・バーストを第２の不干
渉周波数で再伝送する。各トラフイツク・バース
トは同一のトランスポンダ周波数で通信を行つて
いるすべての地球局によつて受信される。各地球
局のトラフイツク・バーストに割当てられる時間
の総量は地球局毎に異なるようにすることもで
き、また時間の経過とともに変化させることもで
きる。各地球局に割当てられる時間長は要求割当
装置によつて決定される。要求割当装置はネツト
ワーク全体のトラフイツク要求及び各局のトラフ
イツク要求を考慮して各地球局のフレームに割当
てられる時間の総量を統計に基づいて決定する。 第２図に示されているように、フレームはネツ
トワークの各能動局からネツトワーク内の１以上
の他の各局へのトラフイツクの伝送のため及びネ
ツトワーク制御及び同期情報の伝送のために割当
てられる固定時間期間からなる。15ミリ秒のフレ
ームは２種類のセグメントすなわち制御フイール
ド及びトラフイツク・フイールドに分割される。
各地球局からの情報のバーストは各フレーム内に
おいて時分割多元接続ベースで伝送される。各バ
ーストはチヤネルと指称される情報単位を含む。
この情報単位はそれぞれ512個の２進ビツトを含
む。 フレームの第１部分は制御フイールドである。
制御フイールドは10.5個のチヤネルの長さを有す
る。フレームの制御フイールドはフレーム基準バ
ースト（FRB）と５個の伝送基準バースト
（XRB）からなる。FRBは基準局によつて各フ
レームにつき１回伝送される１／２個のチヤネル
の長さを有する保護時間（GRD）と2.5個のチヤ
ネルの長さのベースからなる。FRBは21個の地
球局のための割当情報を含み、各フレームの始点
をマークする。FRBはフレームの同期を維持す
るために各地球局におけるSCC２２によつて使用
される。なお、第２図中、（Ｎ）5はフレーム番号
モジユーロ５を示す。 伝送基準バーストは、第２図に示されているよ
うにスーパー・フレームと指称される20個のフレ
ーム毎に１回各地球局によつて伝送される1/2個
のチヤネルの長さの保護時間と１個のチヤネルの
長さのバーストとからなる。各地球局は、該地球
局が伝送基準バーストをバーストする１つのフレ
ーム制御フイールド中の固定位置が割当てられ
る。各地球局のSCC２２は伝送クロツク同期を維
持するために伝送基準バーストを使用する。各
SCC２２は、また基準局３に対しトランスポンダ
容量に対するデマンド要求を伝送するために伝送
基準バーストを使用する。 第２図のフオーマツトをさらに参照するに、フ
レームのうち制御フイールドを除いた残りの部分
はトラフイツク・セグメントである。トラフイツ
ク・セグメントは各地球局１，２及び３からの単
一トラフイツク・バーストからなる。トラフイツ
ク・バーストの長さは可変である。その長さ及び
位置は基準局３によつてフレーム基準バースト中
に割当てられる。トラフイツク・バーストは地球
局１，２及び３によつてトラフイツク及び信号情
報を伝送するために使用される。初期伝送獲得の
間、伝送基準信号は衛星に対するレンジを決定す
るためにローカル地球局によつてトラフイツク・
フイールド内において送られる。トラフイツク・
フイールドのうちすべての補助局に対する割当て
が完了した後に残つた部分は未割当フイールドと
指称される。 フレーム・グループは５個のフレームからな
り、75ミリ秒という時間期間を有する。フレー
ム・グループはトランスポンダに関連する補助局
に対してバースト割当を伝送するためのタイミン
グ基準である。フレーム・グループは５個のフレ
ーム基準バーストを含み、各フレーム基準バース
トは105個のバースト割当を含む。フレーム・グ
ループはまた25個の補助局のそれぞれから基準局
に送られる25個の伝送基準バーストのためのスロ
ツトを含む。 第２図に示されているように、スーパーフレー
ムは４つのフレーム・グループからなり30ミリ秒
の時間期間を有する。スーパー・フレームはトラ
フイツク・バースト割当における変化のため及び
送信基準バーストのためのタイミング基準として
使用される。各地球局はスーパー・フレーム毎に
１回伝送基準バーストを伝送する。基準局３はス
ーパー・フレーム中で４回繰返される割当の完全
なセツトを伝送する。スーパーフレームの境界へ
の割当は、該境界をはさむ２つのスーパー・フレ
ームの伝送終了後可能となる。 衛星通信制御装置の概説 第３図に示されたSCC２２は５つの主要な機能
領域すなわち音声ポート２０、データ・ポート１
４，１６及び１８、デイジタル・スイツチ３０、
衛星通信プロセツサ（以下、SCPと略称）３２及
びタイミング及び獲得装置３４並びにそれに関連
したバースト・モデム・インターフエース回路３
６を有する。音声ポート２０はこれに関連したコ
ール・プロセツサ２８を含む。 第３図に示されているように、SCC２２はポー
ト・アダプタ・サブシステム１２を介して電話設
備と相互接続されている。さらに、事務機、端末
装置及びモデムからのデイジタル・データ線１０
がデータ・ポート１４，１６及び１８に直接接続
されている。バースト・モデム・インターフエー
ス回路３６は、バースト・モデム２４、無線周波
端末装置２６及びそのアンテナ３８を介して目的
の地球局及びそのSCCへ向けて情報を伝送できる
ようにするために設けられている。モニタ及び指
令ループ４２はSCP３２から地球局の他のサブシ
ステムへの通信路を提供し、モニタ及び指令ルー
プ端末装置（以下、MCLTと略称）４０は他の
サブシステムがループ４２に接続できるようにす
る。 音声ポート２０は、32キロビツト／秒（Kbps）
のサンプル速度（samplingrate）のデルタ変調
技術を使用しててアナログ音声信号をデイジタル
信号に変換する音声処理ユニツト（VPU）２５
すなわち音声カードによつて組合わされて６個の
音声ポートとされる。逆に、VPU２５は各音声
ポート毎に受信デイジタル信号をこれに対応した
アナログ信号に変換する。SCC２２は例えば63個
のVPU２５すなわち378個の音声ポート２０を取
り扱うことのできる能力を有す。 データ・ポート１４，１６及び１８はデータ源
の速度及びインターフエースが異なる３つの異な
つた種類のデータ・ポートである。データ・ポー
トはインターフエース及び速度に応じて３種類の
デイジタル・データ処理ユニツト（以下、
DDPUと略称）のうちの１つにパツケージング
される。1.344メガバイト／秒（Mbps）より低い
データ速度（data rate）の場合、各DDPUは同
じデータ速度で動作しなければならない２つのデ
ータ・ポートを提供する。データ速度はプログラ
ム制御の下に選択される。データ速度が1.344及
び1.544Mbpsの場合には、それぞれDDPUは１つ
のデータ・ポートをサポートする。例えば、帯域
統計が12.288MbpsというSCCの総合帯域より狭
い場合には、SCC２２は126個のデータ・ポート
すなわち63個のDDPU及びVPUとDDPUの組合
せをサポートできる。 音声ポート２０及びデータ・ポート１４，１６
及び１８はデイジタル・スイツチ３０に接続され
た共通母線を共有している。デイジタル・スイツ
チ３０は周期的且つ同期的に各ポート１４，１
６，１８及び２０からバツフア作用を与える対象
たる伝送されるべき情報をサンプリングし、該情
報にバツフア作用を与えた後適当なポートに出力
する。共通母線４４は８ビツト・バイト１個分の
帯域を有し且つデイジタル・スイツチ３０とポー
トとの間で同時に受信と送信を行い得る全二重方
式がとられている。 説明の便宜上、SCC２２中のポートのための基
本ビツト伝送速度が音声ポート２０の32Kbpuと
いうサンプリング速度と等しく、すべてのデー
タ・ポート１４，１６及び１８はそれらの各デー
タ速度の大きさと音声ポートのサンプリング速度
の大きさとの関係によつて決定される数の音声等
価ポートとからなるものとする。例えば、
32Kbpsという基本音声ポート・サンプリング速
度の40倍である1.280Mbpsというデータ速度を有
するデータ・ポートは40個の音声等価ポートと等
価であるとみなすことができる。第４図におい
て、音声等価ポートは一般的に参照番号２１によ
つて示されているが、より高い速度のデータ・ポ
ートは基本音声等価ポート２１のデータ速度の整
数倍である総合データ速度を有するいくつかの音
声等価ポート２１の組合せと等価であることに留
意されたい。 デイジタル・スイツチ３０は第４図により詳細
に示されている。デイジタル・スイツチ３０は
SCP３２の制御の下に動作する。SCP３２はプロ
グラム記憶式汎用デイジタル計算機であり、デイ
ジタル・スイツチ３０内におけるスイツチ制御メ
モリ（SCM）５０と指称される接続マトリクス
を制御する。SCM５０は特定のポート１４，１
６，１８又は２０と目的の地球局のSCC２２にお
ける接続されたポートのアドレスとの対応を確立
する。SCM５０に対するSCP３２の制御部分は
第３図においてはデイジタル・スイツチ・アドレ
シング及び制御装置３１によつて一般的に示され
ている。デイジタル・スイツチ３０は伝送情報に
ポート・アドレスを付加し且つ受信情報をアドレ
スされたポートに向かわせる。SCM５０を適当
にロード及びアンロードすることによつて、SCP
３２はポイント・ツー・ポイント、マルチポイン
ト、協議及び同報通信接続を確立することができ
るとともに、ローカルSCC中の他のポート２１の
ノード内通信を行うように（intranodally）又は
TDMAネツトワーク中の他のSCCにノード間通
信を行うように（internodally）情報を与えるこ
とができる。SCP３２はまた読取専用記憶装置４
６から直接どの音声ポート２０へも話中可聴音及
びダイヤル可聴音を送ることができる。 音声のためのＥ＆Ｍリードから導出される信号
情報はコール・プロセツサ２８を介してSCP３２
に与えられる。SCP３２は信号情報を累積し、ソ
フトウエア・プロトコルを使用して目的のSCC２
２との接続を確立する。 第３図のSCC２２内には、デユアル・トーン多
周波及び多周波（TDMA及びMF）変換器４８
を専用音声ポート２０とコール・プロセツサ２８
との間に接続できるようにする手段も設けること
ができる。送信器及び受信器により構成される変
換器４８はTDMA／MFトーンを数字に変換で
きるとともに逆に数字をこれに対応したトーンに
変換することもできる。この数字は通常の回転ダ
イヤル数字と同様にコール・プロセツサ２８によ
つて処理される。TDMA／MFトランク音声ポ
ートを変換器４８専用の音声ポートに、ノード内
（intranodally）接続することにより、変換され
たTDMA／MF数字はコール・プロセツサ２８
を介してトランクとSCP３２の間で送受される。 第３図に示されたタイミング及び獲得装置３４
は、バースト・モデム・インターフエース回路３
６を介して行われるバースト・モデム２４とデイ
ジタル・スイツチ３０の間の情報の送受を制御す
る。タイミング及び獲得装置３４はまたデイジタ
ル・データ・ポート１４，１６及び１８のための
クロツクとして機能するとともに基準局として示
されたノード（node）と同期がとられるSCC２
２のすべての領域のための内部クロツクとして機
能する。装置３４はまたSCP３２によるプログラ
ム制御の下で衛星の初期獲得（initial
acquisitior）を行い且つ衛星５の正しい同期化を
確保する。 モニタ及び指令ループ（MCL）４２はSCP３
２によつて駆動され且つ動作が終了させられ、地
球局における他のサブシステムの状態を収集し、
監視し且つ制御するのに使用される。モニタ及び
指令ループ端末装置（MCLT）４０は該サブシ
ステムがループ４２に接続され得るようにする。 第３図に示されたシステム管理装置（以下、
SMFと称）５２は、ネツトワークを制御するも
のであり、専用データ・ポート及び衛星５を介し
て各SCC２２に接続されるとともに、SCP３２に
接続された自動応答モデムに公衆交換電話回路網
を介して接続される。 SCCにおける音声トラフイツクの流れ 音声ポート２０は１度に６つ音声処理ユニツト
２５に結合させられる。音声処理ユニツト２５は
各音声ポートに対する入来アナログ信号を
32Kbpsデイジタル・ビツト・ストリームに変換
し、該ビツト・ストリームを８ビツト・バイトに
フオーマツト化する。そして、アナログ接続が確
立した後、８ビツト・バイトはデイジタル・スイ
ツチ３０に送られる。ノード間接続が行われる
と、すなわち衛星トランスポンダ５を介して別の
地球局のSCC２２にある別の音声ポート２０に接
続されるならば、送信ロケーシヨンにある音声ポ
ート２０からのバイトは第４図に示される送信バ
ースト・バツフア（以下、TBBと略称）５４に
入力される。TBB５４はデイジタル・スイツチ
３０中に設けられ、音声ポート２０からの60バイ
トと32ビツトの宛先アドレスが累積される。512
ビツトの完全なブロツク（音声信号を示す480ビ
ツトと宛先アドレスのための32ビツト）がTBB
５４からバースト・モデム２４に転送される。ノ
ード内接続が行われると、すなわち、同じSCC２
２内の別の音声ポート２０に接続されれば、バイ
トはデイジタル・スイツチ３０中の第４図のノー
ド内続バツフア５６に送られ、目的のローカル音
声ポート２０に伝送される。 SCC２２からポート・アダプタ・サブシステム
１２に転送される音声信号に対しては上記処理は
逆になる。音声処理ユニツト２５は、デイジタ
ル・スイツチ３０を介して同じSCC２２内の別の
音声ポート２０から又は遠隔の地球局のSCC２２
からの音声信号を示すバイトを受ける。これらの
バイトは32Kbpsのデータ速度で処理され、音声
処理ユニツト中において元のアナログ信号を示す
アナログ信号に変換される。音声処理ユニツト２
５は６個の音声ポート２０からの受信信号を同時
に処理できる能力を有する。音声ポート２０がオ
ン・フツク状態で遊んでいるときには、交互に
“１”“０”が生じるパターンが音声ポート・ユニ
ツト復調装置に入力され、該復調装置は遊休雑音
レベルになる。 音声処理ユニツト２５はまた各音声ポート２０
のために音声活動圧縮（VAC）動作を行う。
VAC動作の目的は、到来アナログ音声信号によ
り音声活動が無いことが検出されたときに得られ
たデイジタル・ブロツクを送らないことによつて
異なつたSCC２２間の所要の衛星リンク・チヤネ
ル容量を最小化することにある。デイジタル・ブ
ロツクを受ける音声処理ユニツト２５は、送信端
音声処理ユニツトにおいてVAC動作が行われた
ときにアナログ信号への変換を行うためにビツ
ト・ストリーム中にバツクグラウンド雑音を示す
デイジタル・ブロツクを挿入する。VAC動作が
行われていないときの通常の受信速度は15ミリ秒
（すなわちTDMAフレーム）につき480ビツトで
ある。 SCC中のデイジタル・データ・トラフイツクの流
れ デイジタル・データ・ポート１４，１６及び１
８は事務機及びモデムと通信を行うことができ
る。デイジタル・データ処理ユニツト（DDPU）
は種々のデータ速度をサポートできるものであ
る。第１の種類のDDPU１４はデータ速度が2.4、
4..8、9.6又は19.2Kbpsのデータ・ポートとして動
作する。第２の種類のDDPU１６はデータ速度
が56、112又は224Kbpsのデータ・ポートとして
動作する。第３の種類のDDPU１８はデータ速
度が448、1344及び1544Kbpsのデータ・ポートと
して動作する。データ速度はSCP３２によつてプ
ログラム可能に選択される。第１及び第２の種類
のデイジタル・データ処理ユニツト１４及び１６
はそれぞれ２つのデータ・ポートとして動作でき
る。第３の種類のデイジタル・データ処理ユニツ
ト１８は単一のデータ・ポートとして動作でき
る。データ速度の統計がSCCの総合デイジタル・
スイツチ帯域である12.288Mbpsを越えなければ、
SCC２２は126個のデータ・ポートを維持できる。
各データ・ポートのデータ・バツフアは外部イン
ターフエース・タイミングと内部部SCCタイミン
グの差異を補償するために柔軟性を与えるととも
にポートとデイジタル・スイツチ３０の間におい
て480ビツト・ブロツクの情報を累積する。ポー
トとデイジタル・スイツチ３０の間において情報
は１バイト幅の送受信共通母線４４を介して転送
される。SCPプログラム制御の下に正方向エラー
訂正コードを選択的にデータ・ポートに印加する
ことができる。 データ活動圧縮（DAC）が各データ・ポート
１４，１６及び１８のために行われる。DACは
VACに類似している。フレーム中の各バイトが
前のフレームによつて伝送された最後のバイトと
同じならば、情報は伝送されない。目的のSCCが
予定通りブロツクを受信しなければ、該SCCは前
に受信した最後のバイトをそのブロツク期間の間
繰返し発生する。このようにして、遊び文字及び
反復情報を伝送しないので衛星リンク・チヤネル
容量を保全することができる。 デイジタル・スイツチの概説 デイジタル・スイツチ３０の主な機能は、単一
のSCC内においてノード内通信のように行われる
ポート２１間のトラフイツクの転送をサポートす
るとともに１個の地球局のSCC間においてノード
間通信のように行われるポート２１間のトラフイ
ツクの転送をサポートすることである。デイジタ
ル・スイツチ３０は１バイト幅の全二重送受信母
線４４を介してポート２１とインターフエースを
とる。母線４４は384×32Kbps全二重送受信を可
能にするものである。ポート２１から送信母線４
４Ａを介して獲得される１バイトの送信情報は第
４図のノード内バツフア（INB）５６中に保持
される。このバイトは次に第１ポートにノード内
接続された別のポート２１に受信母線４４Ｂを介
して与えることができる。また、この１バイトの
送信情報は送信バースト・バツフア（TBB）５
４に保持される。このバツフア５４において、同
じポート２１から与えられた送信バイトは衛星５
に送信される前に１つのチヤネルと等価な60バイ
ト・ブロツクに累積される。 VAC及びDACを行うために、所与のTDMAフ
レーム内においてすべての能動ポート２１が情報
の１個又はそれ以上のチヤネルの伝送を必要とす
るとは限らない。したがつて、SCC２２はポート
２１がVAC及びDACを行わずに動作しているの
に比較してより少い数のチヤネルを割当てればよ
いという利点が生じる。したがつて、送られるべ
きチヤネルの数が特定の地球局におけるSCC２２
に割当てられる数を越えることが可能となる。伝
送を必要とするが送られなかつたチヤネルを有す
るこれらのポート２１は“凍結”状態にあると指
称するものとする。凍結の可能性があるので、完
全性に対する要求が最も高い情報が最初に送られ
るようにポート２１には相対優先度が割当てられ
る。 衛星５に送られるトラフイツクは第４図の正方
向エラー訂正（FEC）及び巡回冗長コード
（CRC）エンコーダ５８を使用してエラー保護す
ることができる。エンコーダ５８によるコード化
はポート２１毎に任意に選択できるものである。 衛星５に送られるすべてのトラフイツク・チヤ
ネルには、宛先アドレスが付加され直列化されて
バースト・モデム・インターフエース回路３６に
入力される。エラー訂正の後トラフイツク・チヤ
ネルを受けると、宛先アドレスは受信アドレス解
釈装置６０によつて検査されて情報の関連チヤネ
ルがこのSCC向けのものか否かが判断される。該
情報のチヤネルが実際にこのSCC向けの場合に
は、このチヤネルは第４図の柔軟バツフア６２に
置かれる。柔軟バツフア６２は衛星５の軌道の傾
きの変動及び偏心に帰因する受信タイミングの変
動が受信路に影響を与えないようにするために使
用される。 柔軟バツフア６２を通つた受信チヤネルは受信
バースト・バツフア（RBB）６４に送られる。
特定の可聴音を記憶しているROS４６、INB５
６及びRBB６４の内容は第４図に示された各ポ
ート２１のための受信情報源となる可能性があ
る。 SCP３２は、コール・メツセージを受けて衛星
伝送資源を局地的に割当てる制御プログラムを有
する。コール情報はＥ＆Ｍ信号線を介してローカ
ル・トランクから受けるとともに衛星５からの共
通信号チヤネルを介して目的のSCCから受ける。
制御情報をデイジタル・スイツチ・アドレシング
及び制御装置３１を介してデイジタル・スイツチ
３０に与えることによつて接続が行われる。SCP
制御プログラムはまた伝送のためのコール活動情
報とハードウエア状態情報を連続的に収集してシ
ステム管理装置（SMF）５２に与える。 SMF５２はSCCハードウエアに対して間接的
監視及び制御能力を有する。SMF通信制御装置
は各SCC２２に接続を行うデータ・リンク６６中
の１次局であり、各SCC２２を周期的にポーリン
グする。データ・リンク６６は専用分岐衛星回路
である。 デイジタル・スイツチの詳細説明 第４図に示されたデイジタル・スイツチ３０は
音声及びデイジタル・データ・ポートとバース
ト・モデムの間の情報の送受動作をサポートし、
ポート間のノード内接続をサポートし、協議
（confernce）及びマルチポイント接続をサポート
し、音声ポートに可聴音を与える。これらの動作
のすべては、SCPによつて特定され且つスイツチ
制御メモリ（SCM）５０中に記憶されるパラメ
ータを介してSCP３２によつて間接的に制御され
る。これらのパラメータは、ノード内バツフア５
６を介してローカル・ポートに転送されるか又は
送信バースト・バツフア５４を介してバースト・
モデムに転送される前に保持されるべき情報の発
生源たる特定のローカル・ポート２１を識別する
とともに、ローカル・ポートに戻される情報の情
報源（すなわち、ノード内バツフア５６、受信バ
ースト・バツフア６４又は可聴音ROS４６）を
識別する。 それぞれ６個の音声ポート２０を有するVPU
２５及びデータ・ポート１４，１６及び１８は
SSCC２２内において第５図の音声／データ・ボ
ート（VDB）２７に取付けられている。第５図
は音声／データ・ボード２７、送信バースト・バ
ツフア５４、ノード内バツフア５６及び受信バー
スト・バツフア６４の間の母線接続を示す。送信
母線４４ａは音声／データ・ボード２７を送信バ
ースト・バツフア５４とノード内バツフア５６に
接続する。送信バースト・バツフア５４の出力は
出力母線４５を介してFECエンコーダ５８及び
送信源選択装置６８に接続されている。 受信母線４４ｂは音声／データ・ボード２７の
入力を、可聴音ROS４６の出力、ノード内バツ
フア５６の出力及び受信バースト・バツフア６４
の出力に接続されている。受信バースト・バツフ
ア６４の入力は母線４７を介して柔軟バツフア６
２に接続されている。 SCM５０はそのRAM記憶位置のそれぞれの内
容として、ローカル・ポートの識別子、識別され
るポートの種類、１つのポートからのデータが送
信前に保持されるバツフア位置（ノード内バツフ
ア又は送信バースト・バツフアの区画）、受信デ
ータがポートに与えられる前に保持されるバツフ
ア位置（ノード内バツフア又は受信バースト・バ
ツフア区画）、ポートに与えられるべき可聴音の
識別子、及びその他の制御情報を記憶する。各
SCMのRAM位置は各バイトに０乃至５という数
字が付された６バイトの長さを有する。表は
SCMワード・フオーマツト中の各バイトの順序
（significance）を示す。
【表】
SCMワード中の各SCMバイトは８ビツトを含
む。SCM５０内には420個のRAM記憶位置すな
わち項目（entry）がある。SCM中の１つの項目
は595ナノ秒毎に１回ずつアクセスされる。SCM
５０全体は420×595ナノ秒すなわち250マイクロ
秒に１回走査される。この時間をSCM走査時間
と指称する。420個のSCM項目は、特定のSCCに
設けられた実際のポート２１の数とは無関係に選
択される。 SCM項目の配列が第６図に示されている。こ
れらの項目は通常“０”にセツトされ、SCP、
SCM、RAMアクセスが属していないときにのみ
読取られる。ポート２１からのデータの転送及
び／又はポート２１へのデータの転送に使用され
る384個のSCM項目が設けられている。これらの
各ポートは特定のポート２１からの１バイトの情
報を受ける項目をアクセスし、250マイクロ秒毎
に１バイトの情報をそのポート２１に与える。し
たがつて、１つのSCM項目は32Kbpsデータ速度
に等価な８ビツト／250マイクロ秒という速度で
ポート２１からデータを受けるとともにポート２
１へデータを与える。母線４４のデータ帯域幅は
12288Mbpsに相当する384×32Kbpsである。これ
らのSCM項目に関連した送受信母線４４の時間
をポート・アクセス・スロツトと指称する。 残り36個のSCM項目は、SCM５０を更新する
ため又はポート２１に制御情報を与えるための機
会をSCP３２に与えるために取つておく。これら
365個のSCM項目のうち６個は、SCP３２が１バ
イトの制御情報（状況と指称する）を特定のポー
ト２１に転送できるようにするために取つておか
れる。６個の状況項目は、SCPがVPU２５に関
連した６個の音声ポート２０のいずれでもアクセ
スできるようにするのに必要なものである。これ
らの６個のSCM項目に関連した送受信母線４４
の時間をポート状況スロツトと指称する。36個の
SCMポートの他の30個はSCP３２がSCM５０を
更新できるようにするためにとつておかれる。ど
の６バイトSCM項目でもこれら595ナノ秒スロツ
トのいずれの時間においても更新されることが可
能である。これら30個のSCM項目に関連した送
受信母線４４の時間をSCM更新スロツトと指称
する。これらの項目は通常“０”にセツトされ使
用されない。ただし、SCM５０が６個のSCM更
新スロツトを有するように構成されていれば、状
況スロツトに近接した位置にない24個の更新スロ
ツトをポート・アクセス・スロツトとして使用で
きる。SCM更新動作が係属していなければ、
SCMハードウエアはこれら30個の項目すべてを
ポート・アクセス項目として取扱うことができ、
これにより全体の帯域幅が広がる。表はSCM
バイト０乃至５のためのSCM項目フオーマツト
を示す。なお、各SCMバイトは８ビツトの制御
情報を含む。 表 SCM項目フオーマツト SCMバイト０ ビツト０が１のとき：ビツト１乃至７が選択さ
れるべきポートを示す 音声又はデータ・ポート選択 ビツト０が１のとき ビツト１−２：ポート・ボード・アドレス ３−６：ポート・カード・アドレス ７ ：デイジタル・データ・ポー
ト・アドレス（すなわちポート
０又は１） （デイジタル・スイツチは384×32Kbpsポートを
サポートするように構成されている。選択される
べきポート及びポート選択順序はSCMに記憶さ
れる。７ビツトのポート・アドレスはボード及び
該ボード中の16個のカードのうちの１つを選択す
るために復号される。７番目のビツトはデイジタ
ル・データ・カードに関連した２つのポートの一
方を識別するのに使用される。） ビツト０が０のとき：ビツト１乃至７はSCM
によつて実行されるべき交互動
作を示す バイト０の交互復号 ビツト０が０のとき ａ ０＞３＞４：テスト・カード選択 ビツト１−２：テスト・カードを含むボード
を示す ビツト５−６：00に等しいはずである ビツト ７：保留 ｂ ０＞３＞４：モード・セツト指令（この指令
はポート状態項目においてのみ
有効） ビツト５＝０：SCMは30個の“SCM更新ス
ロツト”をサポート ビツト５＝１：SCMは６個の“SCM更新ス
ロツト”をサポート ｃ ０＞３＞４：エラー訂正 ｄ ０＞３＞４：SCM無効 SCMバイト１ プログラムのために保留 SCMバイト２ ビツト０：衛星活動中 １：FECを適用 ２−４：次のように定義されたポート種類コ
ード 000：2.4K据置可能データ・ポート 001：4.8K据置可能データ・ポート 010：9.6K据置可能データ・ポート 011：19.2K据置可能データ・ポート 100：診断コード 101：不使用 110：音声ポート 111：据置不可能データ・ポート ５−７：保留（０のはずである） SCMバイト３ ビツト０：ポート・ラツプ １：保留 ２：RBB使用 ３：INB使用 ４：ノード内協議 ５：最後の区画ユーザでない ６−７：INB／TBB／RBB区画アドレス
（２つの最上位ビツト） SCMバイト４ ビツト０−６：INB／TBB／RBB区画アドレ
ス（７個の最下位ビツト） ７ ：条件付書込 注：状態項目の場合、バイト４にはポートに送ら
れるべき状態がロードされる。（以下のSCMオ
ーガニゼーシヨン参照） SCMバイト５ SCMバイト０がモード・セツト以外のある状
態を示すとき、SCMバイト５の次のように定義
される。 ビツト０−２：保留 ３−７：可聴音アドレス・フイールド SCMバイト０がモード・セツト状態を示すと
き、SCMバイト５は次のように定義される。 ビツト０：可聴音エラーを無視 １：RBBエラーを無視 ２−７：受信フレーム同期が行われるべき送
信クロツクの250マイクロ秒境
界を示す 次に、音声ポート選択を実行するためのSCM
５０の動作を説明する。各PUV２５は１つのコ
ード化／復号モジユール（以下、CODECと略
称）をサポートし、CODECは６個の音声ポート
２０をサポートする。各CODECは第７図に示さ
れているように６個の音声ポート２０の出力を多
重化して送信母線４４ａを与える。所与の音声ポ
ート２０からの新しい１バイトの情報を250マイ
クロ秒毎の送信のために得ることができる。所与
のVPU２５に関連した６個の音声ポート２０の
うちの１つから１バイトの情報は250／６すなわ
ち約41マイクロ秒毎に得ることができる。受信母
線４４ｂに関する動作も同様に多重化される。第
７図は音声カード（VPU）を示すとともに、例
えば音声ポート０が送信母線４４ａに１バイトを
与えることができ且つ第８図に示された受信母線
４４ｂから１バイトを受けることができる時間で
ある１つの41マイクロ秒という時間期間の間に生
じる動作を示す。 すべてのVPU２５はフレーム同期がとられる。
すなわち、送信フレーム同期化によつて、すべて
のVPU２５が同時にポート０を母線４４にとつ
て利用可能なものにする。１という番号が付され
たすべての音声ポートはこれより41マイクロ秒遅
れて母線４１に利用可能なものとなる。特定の音
声ポート２０は該ポートがアクセス可能な41マイ
クロ秒時間期間の間に生じる64個の595ナノ秒ポ
ート・アクセス・スロツトのいずれか１つにおい
て選択され得る。 SCM５０もまたフレーム同期がとられる。第
１３図に示された母線スロツト・カウンタ７０は
SCM５０中の項目をアドレスするものであり、
送信フレーム同期時間に０に復帰しこれにより
SCM５０の０番目の項目を選択する。この０番
目の項目はSCM５０が完全に走査された後250マ
イクロ秒遅れて再び選択される。受信タイミング
は、音声ポート２０から見受信フレーム同期タイ
ミングが送信クロツクの250マイクロ秒の境界に
おいて生じるようにデイジタル・スイツチ柔軟バ
ツフア６２によつて調整される。これはSCM５
０の記憶位置０をアクセスするのと一致する。 したがつて、SCM５０の最初の64個のポート
アクセス項目は０という番号が付されたすべての
音声ポートのための送受信動作を制御し、SCM
５０の第２番目の64個のポート・アクセス項目は
１という番号が付されたすべての音声ポートのた
めの動作を制御する等である。 音声ポート２０は１つの15ミリ秒フレーム中に
60回選択される。これらの選択の結果母線４４に
与えられる60個のバイトはTBB５４の１区画内
に累積される。TBB５４の選択された区画は次
にトラフイツク・チヤネルの形で衛星５に送信さ
れる。したがつて、SCM５０の各項目はTDMA
フレームにおける情報の１つのチヤネル（以下、
ポート・チヤネルと指称する）を作り出すものと
考えることができる。音声ポート２０によつて母
線４４に与えられる各バイトには、該バイトが音
声活動圧縮（VAC）閾値を越えたか否かを示す
標識が付加される。VAC閾値以下の信号はほと
んど情報を含まないので、このような信号は無視
できる。VAC閾値を越えることがなかつたチヤ
ネルは有益な情報を含まないので、TBB５４か
ら送信されない。 RBB６４はTBB５４が送信動作のために行う
バツフア動作と類似した態様で衛星５からの情報
の受信に関してバツフア動作を行う。ローカル音
声ポート２０向けの受信情報チヤネルはRBB５
４の１区画内においてバツフア作用を受ける。こ
のようなバツフア作用を受けた60個のバイトは次
に１つの15ミリ秒フレームの間に音声ポート２０
に与えられる。チヤネルが受信されなければ、音
声活動圧縮が行われたものとみなされて、ローカ
ル音声ポート２０にバツクグラウンド雑音が与え
られる。 次に、デイジタル・データ・ポート選択中の
SCM５０の動作について説明する。デイジタ
ル・データ・ポート１４，１６又は１８は表に
示されたようないくつかのデータ速度のうちの１
つで動作する。表はフレームによつて送られる
32Kbpsチヤネルの数を変化させることによつて
得られる平均ポート・データ速度を示す。
む。SCM５０内には420個のRAM記憶位置すな
わち項目（entry）がある。SCM中の１つの項目
は595ナノ秒毎に１回ずつアクセスされる。SCM
５０全体は420×595ナノ秒すなわち250マイクロ
秒に１回走査される。この時間をSCM走査時間
と指称する。420個のSCM項目は、特定のSCCに
設けられた実際のポート２１の数とは無関係に選
択される。 SCM項目の配列が第６図に示されている。こ
れらの項目は通常“０”にセツトされ、SCP、
SCM、RAMアクセスが属していないときにのみ
読取られる。ポート２１からのデータの転送及
び／又はポート２１へのデータの転送に使用され
る384個のSCM項目が設けられている。これらの
各ポートは特定のポート２１からの１バイトの情
報を受ける項目をアクセスし、250マイクロ秒毎
に１バイトの情報をそのポート２１に与える。し
たがつて、１つのSCM項目は32Kbpsデータ速度
に等価な８ビツト／250マイクロ秒という速度で
ポート２１からデータを受けるとともにポート２
１へデータを与える。母線４４のデータ帯域幅は
12288Mbpsに相当する384×32Kbpsである。これ
らのSCM項目に関連した送受信母線４４の時間
をポート・アクセス・スロツトと指称する。 残り36個のSCM項目は、SCM５０を更新する
ため又はポート２１に制御情報を与えるための機
会をSCP３２に与えるために取つておく。これら
365個のSCM項目のうち６個は、SCP３２が１バ
イトの制御情報（状況と指称する）を特定のポー
ト２１に転送できるようにするために取つておか
れる。６個の状況項目は、SCPがVPU２５に関
連した６個の音声ポート２０のいずれでもアクセ
スできるようにするのに必要なものである。これ
らの６個のSCM項目に関連した送受信母線４４
の時間をポート状況スロツトと指称する。36個の
SCMポートの他の30個はSCP３２がSCM５０を
更新できるようにするためにとつておかれる。ど
の６バイトSCM項目でもこれら595ナノ秒スロツ
トのいずれの時間においても更新されることが可
能である。これら30個のSCM項目に関連した送
受信母線４４の時間をSCM更新スロツトと指称
する。これらの項目は通常“０”にセツトされ使
用されない。ただし、SCM５０が６個のSCM更
新スロツトを有するように構成されていれば、状
況スロツトに近接した位置にない24個の更新スロ
ツトをポート・アクセス・スロツトとして使用で
きる。SCM更新動作が係属していなければ、
SCMハードウエアはこれら30個の項目すべてを
ポート・アクセス項目として取扱うことができ、
これにより全体の帯域幅が広がる。表はSCM
バイト０乃至５のためのSCM項目フオーマツト
を示す。なお、各SCMバイトは８ビツトの制御
情報を含む。 表 SCM項目フオーマツト SCMバイト０ ビツト０が１のとき：ビツト１乃至７が選択さ
れるべきポートを示す 音声又はデータ・ポート選択 ビツト０が１のとき ビツト１−２：ポート・ボード・アドレス ３−６：ポート・カード・アドレス ７ ：デイジタル・データ・ポー
ト・アドレス（すなわちポート
０又は１） （デイジタル・スイツチは384×32Kbpsポートを
サポートするように構成されている。選択される
べきポート及びポート選択順序はSCMに記憶さ
れる。７ビツトのポート・アドレスはボード及び
該ボード中の16個のカードのうちの１つを選択す
るために復号される。７番目のビツトはデイジタ
ル・データ・カードに関連した２つのポートの一
方を識別するのに使用される。） ビツト０が０のとき：ビツト１乃至７はSCM
によつて実行されるべき交互動
作を示す バイト０の交互復号 ビツト０が０のとき ａ ０＞３＞４：テスト・カード選択 ビツト１−２：テスト・カードを含むボード
を示す ビツト５−６：00に等しいはずである ビツト ７：保留 ｂ ０＞３＞４：モード・セツト指令（この指令
はポート状態項目においてのみ
有効） ビツト５＝０：SCMは30個の“SCM更新ス
ロツト”をサポート ビツト５＝１：SCMは６個の“SCM更新ス
ロツト”をサポート ｃ ０＞３＞４：エラー訂正 ｄ ０＞３＞４：SCM無効 SCMバイト１ プログラムのために保留 SCMバイト２ ビツト０：衛星活動中 １：FECを適用 ２−４：次のように定義されたポート種類コ
ード 000：2.4K据置可能データ・ポート 001：4.8K据置可能データ・ポート 010：9.6K据置可能データ・ポート 011：19.2K据置可能データ・ポート 100：診断コード 101：不使用 110：音声ポート 111：据置不可能データ・ポート ５−７：保留（０のはずである） SCMバイト３ ビツト０：ポート・ラツプ １：保留 ２：RBB使用 ３：INB使用 ４：ノード内協議 ５：最後の区画ユーザでない ６−７：INB／TBB／RBB区画アドレス
（２つの最上位ビツト） SCMバイト４ ビツト０−６：INB／TBB／RBB区画アドレ
ス（７個の最下位ビツト） ７ ：条件付書込 注：状態項目の場合、バイト４にはポートに送ら
れるべき状態がロードされる。（以下のSCMオ
ーガニゼーシヨン参照） SCMバイト５ SCMバイト０がモード・セツト以外のある状
態を示すとき、SCMバイト５の次のように定義
される。 ビツト０−２：保留 ３−７：可聴音アドレス・フイールド SCMバイト０がモード・セツト状態を示すと
き、SCMバイト５は次のように定義される。 ビツト０：可聴音エラーを無視 １：RBBエラーを無視 ２−７：受信フレーム同期が行われるべき送
信クロツクの250マイクロ秒境
界を示す 次に、音声ポート選択を実行するためのSCM
５０の動作を説明する。各PUV２５は１つのコ
ード化／復号モジユール（以下、CODECと略
称）をサポートし、CODECは６個の音声ポート
２０をサポートする。各CODECは第７図に示さ
れているように６個の音声ポート２０の出力を多
重化して送信母線４４ａを与える。所与の音声ポ
ート２０からの新しい１バイトの情報を250マイ
クロ秒毎の送信のために得ることができる。所与
のVPU２５に関連した６個の音声ポート２０の
うちの１つから１バイトの情報は250／６すなわ
ち約41マイクロ秒毎に得ることができる。受信母
線４４ｂに関する動作も同様に多重化される。第
７図は音声カード（VPU）を示すとともに、例
えば音声ポート０が送信母線４４ａに１バイトを
与えることができ且つ第８図に示された受信母線
４４ｂから１バイトを受けることができる時間で
ある１つの41マイクロ秒という時間期間の間に生
じる動作を示す。 すべてのVPU２５はフレーム同期がとられる。
すなわち、送信フレーム同期化によつて、すべて
のVPU２５が同時にポート０を母線４４にとつ
て利用可能なものにする。１という番号が付され
たすべての音声ポートはこれより41マイクロ秒遅
れて母線４１に利用可能なものとなる。特定の音
声ポート２０は該ポートがアクセス可能な41マイ
クロ秒時間期間の間に生じる64個の595ナノ秒ポ
ート・アクセス・スロツトのいずれか１つにおい
て選択され得る。 SCM５０もまたフレーム同期がとられる。第
１３図に示された母線スロツト・カウンタ７０は
SCM５０中の項目をアドレスするものであり、
送信フレーム同期時間に０に復帰しこれにより
SCM５０の０番目の項目を選択する。この０番
目の項目はSCM５０が完全に走査された後250マ
イクロ秒遅れて再び選択される。受信タイミング
は、音声ポート２０から見受信フレーム同期タイ
ミングが送信クロツクの250マイクロ秒の境界に
おいて生じるようにデイジタル・スイツチ柔軟バ
ツフア６２によつて調整される。これはSCM５
０の記憶位置０をアクセスするのと一致する。 したがつて、SCM５０の最初の64個のポート
アクセス項目は０という番号が付されたすべての
音声ポートのための送受信動作を制御し、SCM
５０の第２番目の64個のポート・アクセス項目は
１という番号が付されたすべての音声ポートのた
めの動作を制御する等である。 音声ポート２０は１つの15ミリ秒フレーム中に
60回選択される。これらの選択の結果母線４４に
与えられる60個のバイトはTBB５４の１区画内
に累積される。TBB５４の選択された区画は次
にトラフイツク・チヤネルの形で衛星５に送信さ
れる。したがつて、SCM５０の各項目はTDMA
フレームにおける情報の１つのチヤネル（以下、
ポート・チヤネルと指称する）を作り出すものと
考えることができる。音声ポート２０によつて母
線４４に与えられる各バイトには、該バイトが音
声活動圧縮（VAC）閾値を越えたか否かを示す
標識が付加される。VAC閾値以下の信号はほと
んど情報を含まないので、このような信号は無視
できる。VAC閾値を越えることがなかつたチヤ
ネルは有益な情報を含まないので、TBB５４か
ら送信されない。 RBB６４はTBB５４が送信動作のために行う
バツフア動作と類似した態様で衛星５からの情報
の受信に関してバツフア動作を行う。ローカル音
声ポート２０向けの受信情報チヤネルはRBB５
４の１区画内においてバツフア作用を受ける。こ
のようなバツフア作用を受けた60個のバイトは次
に１つの15ミリ秒フレームの間に音声ポート２０
に与えられる。チヤネルが受信されなければ、音
声活動圧縮が行われたものとみなされて、ローカ
ル音声ポート２０にバツクグラウンド雑音が与え
られる。 次に、デイジタル・データ・ポート選択中の
SCM５０の動作について説明する。デイジタ
ル・データ・ポート１４，１６又は１８は表に
示されたようないくつかのデータ速度のうちの１
つで動作する。表はフレームによつて送られる
32Kbpsチヤネルの数を変化させることによつて
得られる平均ポート・データ速度を示す。
【表】
【表】
＊の印は据置可能モードで動作できることを示す
SCM５０の項目は12Kbps全二重データ速度を
サポートする。デイジタル・データ・ポートは
SCM５０中のＮ個のこのような項目の大きさを
必要とする。ここで、Ｎは母線４４から見たデー
タ・ポート速度を基本データ速度である32Kbps
で割り次の完全な整数となるように丸めたもので
ある。データ・ポート１４，１６又は１８は250
マイクロ秒毎にＮ回、SCM５０中の各関連した
項目に対して１回ずつ選択される。SCM５０に
よつて選択が行われる毎に、データ・ポートは１
バイトを送信／受信する。これらのデータ・バイ
トはSCM５０の各項目によつて示されるTBB５
４／RBB６４の区画に累積され／取り出される。
TBB５４（又はRBB６４）中のこれらＮ個の区
画の間には関連性がない。データ・ポート１４，
１６又は１８によつて送信／受信される各Ｎ番目
のバイトはTBB５４／RBB６４中の同じ区画と
関連性がある。 デイジタル・データ・ポート１４，１６又は１
８から送信される各バイトには、現在転送中のバ
イトが直前のフレームの最後のバイトに等しいか
否かを示す標識が付加される。これをデータ活動
圧縮（DAC）標識と指称する。デイジタル・デ
ータ・ポートによつて送信される各バイトにはま
た、該バイトがポート・インターフエース回路に
おいて獲得されたときにデータ・ポートが地球信
号源からキヤリアを検出したか否かを示す標識が
付加される。これをキヤリア検出標識と指称す
る。このビツトはデータ・ポート中に位置する受
信線信号検出器の状態を反映するものである。 チヤネルのすべてのバイトにDAC標識が付加
されている場合、チヤネルは直前のフレームの最
後のバイトに含まれた情報以上に新しい情報を含
まないので、TBB５４内においてそれが記憶さ
れている区画から伝送されることはない。このチ
ヤネルは、受信地球局の目的のデイジタル・デー
タ・ポートにおいて直前のフレーム中で受信され
た最後のバイトを記憶している受信データ・ポー
トによつて再構成される。 表に示されているところからわかるように、
すべてのデータ速度において１つのフレーム中に
整数個のチヤネルを生じるとは限らない。整数個
のチヤネルを生じさせないデータ速度の場合、デ
ータ・ポート１４，１６又は１８は所要の平均デ
ータ速度を得るためにフレームに生じるチヤネル
の数を変化させる。デイジタル・データ・ポート
は特定数のフレームのための特定のデータ速度に
関連したＮ個のチヤネルのうち（Ｎ−１）個のチ
ヤネルのみのデータを送ることによつてこれを行
う。Ｎ番目のチヤネルの選択はデータ活動圧縮を
意図するものである。したがつて、Ｎ番目のチヤ
ネルはデータ・ポートからTBB５４へ又はTBB
５４から衛星５に伝送されない。次のフレームに
おいて、Ｎ個のチヤネルはすべてデータ・ポート
からTBB５４に転送される。表は、デイジタ
ル・データ・ポートが該ポートのデータ速度を平
均化しなければならない多数のフレームのうち各
フレームに関連したチヤネルの数を示す。 32Kbpsを越えるデイジタル・データ・ポート
速度を据置不可能データ速度と指称する。このよ
うなデータ速度においては、デイジタル・デー
タ・ポートはTDMAフレームに対して少くとも
１チヤネル分の数の情報を生じさせる。フレーム
に生じたチヤネルの数の変動は特定のデイジタ
ル・データ・ポートに対して１つより大きくなる
ことはない。すなわち、フレームにはＮ又は（Ｎ
−１）個のチヤネルが生じることになる。同一速
度で動作するいくつかのデータ・ポート例えばＮ
個のポートはこのチヤネルの変動を大きくする。
これは、これらが同期化されているためである。
Ｐ個のポートの場合には、変動はＰ個のチヤネル
である。 32Kbpsに等しいか又はこれより低いデータ速
度のデイジタル・データ・ポート１４を据置可能
データ速度のデータ・ポートと指称する。このよ
うに比較的低いデータ速度の場合には、デイジタ
ル・データ・ポートはフレーム毎に必ず１チヤネ
ル分の情報を生じさせるとは限らない。同一速度
で動作するいくつかのデイジタル・データ・ポー
トはそれぞれ同一フレーム内に１チヤネル分の送
信情報を生じさせることができる。したがつて、
トラフイツク・チヤネル要求中にサージが生じる
可能性がある。この要求は、デイジタル・デー
タ・ポートがTBB５４によつて別のチヤネル分
の送信情報を提供するフレームの前のフレームに
おいてTBB５４の関連区画内に累積されたチヤ
ネル分の情報を伝送することによつて平滑にされ
る。したがつて、１つのチヤネルを送信／受信で
きるフレームが変化する可能性があるにもかかわ
らずこのように比較的低速度のデイジタル・デー
タ・ポート１４であつて平均データ速度を維持で
きる。このようにして管理されるデイジタル・デ
ータ・ポートを据置可能データ・ポートと指称す
る。 このような据置可能モードで動作するデイジタ
ル・データ・ポートによつて発生される情報のチ
ヤネルはTBB５４のこれに関連した区画内に記
憶される。第５図に示されているように、TBB
５４は多数の音声等価ポートに対してＡ側におい
て１つのチヤネル及びＢ側において１つのチヤネ
ルを保持するように十分なバツフア作用をなす
Ａ／Ｂバツフアである。１つのフレームの間、
TBBのＡ側は多数の音声等価ポートからのチヤ
ネルを累積する。これと同じフレームの間、
TBBのＢ側はバースト・モデム２４への送信に
利用可能である。次のフレームにおいて、TBB
のＡ側とＢ側の役割は逆転する。比較的低速度の
データ・ポート１４のための据置可能データ・モ
ードの動作を説明するために、データ・ポートに
よつて発生される情報の１つのチヤネルは、１つ
のフレームの間TBB５４のＡ側の区画位置Ｘに
記憶され、次のフレームの間TBB５４のＢ側の
対応した区画位置Ｘに記憶されるものと仮定す
る。このようにすると、情報のチヤネルがどのフ
レームの間においても伝送のために確実に利用可
能なものとなる。情報のこのチヤネルは、据置可
能データ・ポート１４が新しいチヤネル分の情報
を発生しこれをTBB５４のＢ側に記憶されるフ
レームが生じるまで最も低い優先度で処理され
る。古いチヤネル分の情報がいまだにTBB５４
のＡ側に送られていなければ、古いチヤネルの情
報は最も高い優先度で処理され、通信の完全性が
維持されるようにチヤネルがTBBからバース
ト・モデム２４を介して送信されるようにする。 このようにして低速度データ伝送を据置くこと
によつて、他の場合には使用されないTDMAバ
ースト中の不占有チヤネルを使用して送信チヤネ
ル要求を多数のフレームにわたつて平滑にするこ
とができる。優先度の低いポートはTDMAバー
スト中の多数の不占有チヤネルを利用することが
できる。これは、TDMAバースト中に不占有チ
ヤネルを発生させるデータ活動圧縮及び音声活動
圧縮の結果フレーム速度が32Kbpsより高いフレ
ームに必要な送信チヤネルの数が変動すること及
び不必要なチヤネルの数が変動するからである。 次に、送信動作における情報バツフア作用につ
いて説明する。SCM５０によつて選択されたポ
ート２１は送信母線４４ａに１バイトの情報を与
える。選択されたポート２１が音声ポート２０な
らば、情報バイトには適当なVAC表示子が付加
される。選択されたポートがデイジタル・デー
タ・ポート１４，１６及び１８ならば、情報バイ
トには適当なDAC及びキヤリア検出表示子が付
加される。送信母線４４ａの内容はINB５６に
書込まれるとともに、ポート２１によつて選択さ
れたSCM５０中の項目によつて示されるTBB５
４の区画に書込まれる。 第９図は、例えば56Kbpsのデータ・ポート１
６のためのメツセージ経路割当てを示す。第１０
図は、56Kbpsのデイジタル・データ・ポート１
６が衛星５を介してポイント・ツー・ポイントで
動作しているときにデイジタル・データ・ポート
１６によつて発生される１チヤネル分の情報が１
つのTDMAスーパーフレーム中にどのようにフ
オーマツト化されるのかを示す。56Kbpsのデイ
ジタル・データ・ポートは２つの音声等価ポート
２１を提供する（すなわち、Ｎ＝２）。第９図及
び第１０図において、Ｐ１及びＰ２はこの特定の
ポートに関連するSCM５０中２の２つの項目に
よつて示されるTBB５４とINB５６中の区画を
示す。表に示されているように、ポート１６は
スーパーフレームの第１のTDMAフレーム内に
おいて１チヤネル分の情報をデイジタル・スイツ
チ３０に転送し、次の３つのTDMAフレーム内
において２チヤネル分の情報を転送する。このパ
ターンが繰返され、その結果得られた平均データ
速度は56Kbpsである。ポート１６が１チヤネル
分の情報を伝えるTDMAフレーム内において、
ポート１６はSCM５０の第２項目によつて発生
される選択にDAC表示でもつて応答する。した
がつて、INB／TBB区画Ｐ２は有益な情報を含
まないと解釈され送信されない。SCM５０の第
１項目に関連した選択に応じて地球インターフエ
ースから受けた情報はポート１６に与えられる。
この結果、INB／TBB区画Ｐ１がポート情報を
含むようになり、この情報が伝送される（DAC
は行われないものと仮定する）。目的の地球局の
受信ポートは送信ポート１６と同期がとられ、１
チヤネル分の情報が送られてくることを予期す
る。 56Kbpsのポート１６が２チヤネル分の情報を
転送するTDMAフレーム内において、SCM５０
の第１／第２項目に関連した選択が行われると、
データはＰ１／Ｐ２TBB区画に保持される。目
的の局における受信ポートは送信ポート１６と同
期がとられ、２チヤネル分の情報が送られてくる
ことを予期する。予定の２チヤネル分の情報を受
信しなかつた目的のポートはこれら２つのチヤネ
ルに対してDACがなされているものとみなす。 要するに所要の平均データ速度を得るためにデ
イジタル・スイツチ３０に１チヤネル分の情報を
与えるのを管理するのはデータ・ポート１６であ
る。 INB５６は同一のSCC２２に関連したポート２
１間を伝送されるすべての情報に対してバツフア
動作を行う。INB５６はSCM５０によつて選択
される384個の音声等価ポートのそれぞれに対し
てＡ側に１バイトをＢ側に１バイトを保持するよ
うに十分なバツフア動作を行うＡ／Ｂバツフアで
ある。SCM５０の１つの250マイクロ秒走査の
間、INB５６の一方の側、例えばＡ側はSCM５
０によつて選択された384個の音声ポートのそれ
ぞれから１つのバイトがロードされる。INB５
６の他の半分すなわちＢ側は（可聴音ROS４６
及びRBB６４とともに）ポート２１のための受
信情報源として利用可能である。SCM５０の次
の走査においては、INB５６のＡ側及びＢ側の
役割は逆転する。ポート２１からの各送信バイト
に付加されるVAC又はキヤリア検出表示子は
INBロード・アレイ７２と指称されるアレイに
保持される。INBロード・アレイ７２はINB５
６中の各バイトのためにVAC又はキヤリア検出
表示子を保持する384個の区画を有するＡ／Ｂバ
ツフアである。このアレイの内容はポート２１の
ために行われる受信情報源の選択に影響を与え
る。 SCM５０は音声等価ポート２１をINB５６、
RBB６４及びTBB５６の１つの区画に関連付け
る。音声等価ポート２１が関連するINB５６の
区画はSCM５０の奇数走査すなわち第１、第３、
……第59走査のそれぞれの区画アドレスの低順位
ビツトと反転することによつて２つの区画の間に
交互に配置される。同一SCC２２内においてノー
ド内通信を行う２つのポート２１にはＮ偶数／奇
数対の区画が割当てられる（１つの音声ポートの
場合には、Ｎは１つである）。したがつて、SCM
５０の１つの250ミリ秒走査中に、ポート２１は
Ｎ個のバイトをINB５６に書込み（これらのバ
イトは次のSCM走査中に他のポートによつて読
取られる）、Ｎ個のバイトを読出す（これらのバ
イトは前のSCM走査中にINBに他のポートによ
つて書込まれたものである）。第１１図及び第１
２図はノード内通信を行う２つの音声ポートＸ及
びＹを示す。ポートＸ及びＹには区画Ｐ（偶数値）
及び（Ｐ＋１）（奇数値）がそれぞれ割当てられ
る。SCM５０の偶数番目の走査中、ポートＸは
INB５６のＡ側の位置Ｐに書込み、INB５６の
Ｂ側の位置Ｐから読取りを行う。同様に、ポート
ＹはINB５６のＡ側の（Ｐ＋１）位置に書込み、
INB５６のＢ側の（Ｐ＋１）位置から読取る。
SCMの次の走査中、ポートＸはINB５６のＢ側
の（Ｐ＋１）位置に書込み、INB５６のＡ側の
（Ｐ＋１）位置から読取る。同様に、ポートＹは
INBポート５６のＢ側のＰ位置に書込み、INB
５６のＡ側のＰ位置から読取る。一対の区画間に
おけるこのような交互動作は、第１１図及び第１
２図に示されているようにINB５６内において
のみ行われるが、TBB５４又はRBB６４内にお
いては行われない。このようにして、ローカル・
ポートはそれが通信を行つている別のローカル・
ポートによつて前のSCM走査中にINB５６に記
憶させられた情報をアクセスする。このように、
SCM５０中の１つの区画アドレスは情報がINB
５６又はTBB５４内において伝送のためにバツ
フア作用を受けるべき位置及び情報がINB５６
又はRBB６４から得られるべき位置を示す。 次に、送信バースト・バツフア５４の動作につ
いて説明する。バースト・モデム２４に送られる
べきポート２１によつて発生されるすべての情報
はTBB５４中に累積される。TBB５４は多数の
音声等価ポート２１のためにＡ側において１つの
チヤネルを保持し且つＢ側の１つのチヤネルを保
持するように十分なバツフア動作を行うＡ／Ｂバ
ツフアである。１つのTDMAフレームの間に、
TBB５４のＡ側は多数の音声等価ポート２１か
らの１チヤネル分の情報を累積する。同じ
TDMAフレームの間、TBB５４のＢ側は１チヤ
ネル分の情報をバースト・モデム２４に送信する
のに利用可能となる。次のTDMAフレームにお
いては、TBB５４のＡ側及びＢ側の役割は逆転
する。 第５図に示されているように、TBB５４はモ
ジユール化される。２つのTBBユニツトは衛星
５への送信を予定している128個の音声等価ポー
ト２１を補助するのに必要な記憶グループを構成
する。 TBB５４によつて実行される補助的タスクは
第５図に示された４つの音声／データ・ボード２
７のそれぞれから到来する１バイト送信母線４４
ａの信号の論理和をとることである。第５図に示
されているように、TBB記憶グループ（以下、
TBB対と略称）は一対のポート・ボード２７の
動作をサポートする。 ポート・バースト優先順位割当の概説 次に、衛星通信のためのポート・バースト優先
順位割当について説明する。所与の数の能動ポー
ト２１にとつて、ポート速度のみが考慮すべきこ
とである場合には、どのチヤネルが送信されるか
は衛星に要求される能力（容量）によつて決定さ
れる。しかしながら、衛星チヤネル容量に対する
要求を最小化するためには、冗長な送信を指摘し
てこれを除去するために使用される音声活動圧縮
（VAC）とデータ活動圧縮（DAC）をも考慮し
なければならない。384個の音声等価ポートがす
べてノード内通信を行うときにデイジタル・スイ
ツチ３０はこれらすべてのポートをサポートでき
るので、情報圧縮に対する必要性は衛星トラフイ
ツクのみに関連する。VAC及びDACの結果得ら
れるものは統計的予言信号である。したがつて送
られるべきチヤネルの数がSCC２２に割り振られ
た数を時々超過することが可能である。音声等価
ポート２１のチヤネル情報が衛星通信を必要とす
るが送られないとき、該ポート２１は凍結された
ポートと指称する。凍結の可能性があるので、完
全性に対する要求が最も高い情報が最初に
TDMAバースト中で送られるように、ポート２
１に相対優先順位が割当てられる。 SCM５０は音声等価ポート２１を識別し該ポ
ート２１を識別し該ポート２１をTBB５４の特
定の区画に関連付ける。音声等価ポート２１に
は、該ポートに対応したSCM項目のバイト２に
記憶されるポート種類コードによつて３つの優先
レベルのうちの１つが付加される。SCM５０は
384個の音声等価ポートのそれぞれを１つの15ミ
リ秒TDMAフレーム中で60回走査する。各ポー
ト種類に対してはSCMによつて特定の走査が使
用され、該ポート種類の活動を検査し、衛星５に
送信されるべき情報のチヤネルを含むTBB５４
中の関連区画のリストを形成する。特定のポート
種類に関連した送信リストにTBB５４の区画が
あらわれる順序は、SCM５０における活動のた
めに音声等価ポート２１が走査された順序の関数
である。 特定の送信リスト内のバースト順序は後入れ先
出し（LIFO）である。送信リスト間のバースト
順序はポート種類すなわち相対優先順位の関数で
ある。 送信優先レベルは０、１、２及び３と命名され
る。優先レベル０は最も高い優先レベルであり、
SCP３２によつて発生された信号情報チヤネルが
関連するレベルである。優先レベル１は最も高い
ポート・トラフイツク優先レベルであり、
TDMAバースト順位ではレベル０の次に続く。
レベル１は32Kbpsより大きいデータ速度を有す
るデータ・ポート１６及び１８から発生されたデ
イジタル・データが関連するレベルである。ただ
し、音声ポートであつてもデイジタル・ポートで
あつてもレベル１の優先順位が付され得ることに
留意されたい。 レベル１の音声等価ポートがTDMAフレーム
の間のどの時点においても活動中であれば、項目
がレベル１の送信リスト内に配置される。これを
行うために、各音声等価ポート２１によつて送信
される各バイトに関連した活動表示子（VAC／
DAC）は、そのフレームの間中、前の値と論理
積がとられる。（DAC／offは活動を示すために
デイジタル・ポートによつて使用される。）この
累積されたVAC／DAC表示子はTDMAフレーム
の最後の走査（すなわち、SCM５０走査６０）
の間検査される。VAC／DAC表示子がオンなら
ば（すなわち、活動表示がなければ）、何の動作
も行われない。VAC／DAC表示子がオフなら
ば、音声等価ポート２１が関連するTBB５４内
の区画の識別子がレベル１の送信リスト中に配置
される。 レベル２の優先順位はバースト順序のレベル１
の次に続くものであり、音声ポートが通常関連す
るレベルである。トークスパート（talkspurt）
の早い時期に凍結が生じることにより話が消失す
ることはトークスパート中の遅い時期に話が消失
するのに比較して聴取者に対する不快感が小さい
ことが証明されている。凍結がトークスパートの
はじめに生じるようにするために、持続時間が45
ミリ秒を越えるとトークスパートには新しいトー
クスパートより高い優先順位が与えられる。 音声メツセージに対する優先サブレベルは、サ
ブレベル０がレベル２優先グループ内で最も高い
優先順位となるように構成される。サブレベル０
は45ミリ秒又はこれより長いトークスパート持続
時間に対応し、サブレベル１は30乃至45ミリ秒の
トークスパート持続時間に対応し、サブレベル２
は15乃至30ミリ秒のトークスパート持続時間に対
応し、サブレベル３は15ミリ秒より短いトークス
パート持続時間に対応する。 レベル２サブレベル０を“古い音声”と指称す
るものとする。他のサブレベルを集合的に“新し
い音声”と称するものとする。新きいトークスパ
ートに付される音声サブレベルは該トークスパー
トが古いリストに入るまで順次に高められ、該ト
ークスパートはその送信が終了するまで古いリス
トにとどまる。 優先レベル３は最も低い優先レベルであり、据
置可能なデータに割当てられるレベルである。
32Kbpsのデータ速度より低い速度で動作するデ
ータ・ポート１４のみが据置可能である。レベル
３は４つの優先サブレベルからなる。これらのサ
ブレベルは32Kbpsより低い各データ速度にそれ
ぞれ対応して設けられている。サブレベル０はレ
ベル３優先グループのうち最も高いものである。
サブレベル０は19.2Kbpsデータ・ポートに対応
する。サブレベル１は9.6Kbpsデータ・ポートに
対応する。サブレベル２は4.8Kbpsデータ・ポー
トに対応する。サブレベル３は2.4Kbpsデータ・
ポートに対応する。 ポート１４がTDMAフレームの間のどの時点
においても活動状態にあれば、項目は適当なレベ
ル３のサブレベル内に配置される。ポート１４に
よつて与えられる累積されたVAC／DAC表示子
はフレームの最後のSCM走査の間のポート活動
を決定する。 優先レベル０、１及び２に対するサービスが終
了した後残りの容量が利用可能なTDMAバース
トの部分においてレベル３の要求がサービスを受
ける。別のチヤネル分の情報が発生されるべき
TDMAフレームの開始点の前にチヤネルが送信
されなかつたレベル３のポートはレベル１の優先
順位でサービスを受ける。すなわち、チヤネル分
の情報の優先順位は、該情報が確実に送信され且
つ通信の完全性が維持されるようにするために高
められる。 ポート・バースト優先順位割当装置 第１４Ａ図及び第１４Ｂ図はバースト優先順位
装置７４をSCM５０及びTBB５４と組合わせて
示す詳細ブロツク図である。バースト・リストの
形成及びバースト・リストの送信においてSCM
５０が果す役割をよりわかりやすく示すために、
第１３図には、表及び表に示された各SCM
項目中の６個の各バイトの機能を含ませるように
第６図のSCMの構成が示されている。ポート表
示（ID）７８、ポート種類８０及び区画アドレ
ス８２と命名されたSCM５０からの出力は、第
１４Ａ図及び第１４Ｂ図のバースト優先順位割当
装置の動作の説明のために使用される。さらに、
モジユロール４２０カウンタで構成されるスロツ
ト・カウンタ７０は第１の出力としてスロツト計
数値出力７５を有する。出力４５は０から19まで
の値をとり、SCM５０のこれに対応する番号０
乃至419の項目をアクセスする。また、スロツ
ト・カウンタ７０は、スロツト計数値７５が419
に達する毎に増加するバイト走査計数値７７であ
る第２出力を有する。バイト走査計数値は、所与
の音声等価ポート２１からこれに対応したTBB
区画５４に転送されるチヤネル分のトラフイツク
当りのバイト数を計数し、０から60までの値をと
る。これらの出力は次に説明するようにバースト
優先順位割当装置に接続されている。 SCM５０から線８２を介して与えられるTBB
区画アドレスは区画レジスタ１０２を介してアド
レス．レジスタ１０４に入力し、ここでバースト
優先順位RAM１００をアドレスするために使用
される。送信リストに含まれる区画アドレスはア
ドレス・レジスタ１０４からデータ・レジスタ１
０６に転送され、ここからバースト優先順位
RAM１００に書込まれる。RAM１００内にお
いて区画アドレスが順次配列されたリストが形成
され、衛星へのバースト・ポート・トラフイツク
に使用される。 バースト優先順位RAM１００の構成が第１５
図に示されている。RAM１００は２つの同一領
域に分割される。これは、一方の領域の送信リス
トからバーストすること（bursting）を可能にす
ると同時に他の領域に同じ種類の送信リストを形
成できるようにするためである。各領域は区画チ
エーン領域１０３及び１０３′と初期ポインタ領
域１０１又は１０１′を含む。初期ポインタ領域
１０１，１０１′は固定記憶位置初期ポインタ・
セクシヨン１０１ａとバースト配列、初期ポイン
タ・セクシヨン１０１ｂとからなる。区画アドレ
スはトラフイツク・バーストの間にバースト優先
順位RAMから読み取られ、RAMレジスタ・フ
アイル１２２に書込まれる。区画アドレスはここ
から次区画レジスタ１２４に転送される。レジス
タ１２４はバーストされるべき次のTBB区画の
ための宛先アドレスを得るために送信スペース信
号バツフア１２６に信号を供給する。次区画レジ
スタ１２４はTBBアドレス・レジスタ１２８に
信号を供給する。レジスタ１２８は線４５を介し
てバースト・モデム・インターフエース回路３６
にポート・トラフイツクをバーストしている間に
TBB５４をアドレスするために使用される。 基本送信リスト形成シーケンス 送信リスト形成は、SCM５０のスロツト・カ
ウンタ７０による走査と同期がとられた状態で第
１４図のバースト優先順位割当装置中で行われ
る。特定の速度のバースト・ポート１４，１６及
び１８に関連する送信リストはそれぞれ該リスト
の形成のためにSCM５０を１回通ることが必要
である。音声ポート２０に関係する送信リストは
SCM５０を２回通ることが必要である。SCM５
０を１回通過する間における送信リスト形成のた
めのステツプの基本シーケンスは次の通りであ
る。 (1) SCM５０の走査の開始点において、デー
タ・レジスタ１０６が０にクリアされる。 (2) SCM５０中の各項目がSCMスロツト計数値
７５によつてアクセスされるとき、該項目から
の区画アドレス８２が区画レジスタ１０２にロ
ードされる。 (3) 各区画アドレスが区画レジスタ１０２からア
ドレス・レジスタ１０４に転送される。このと
きアドレス・レジスタ１０４内において“最後
の項目”と指称されるビツトがオンになる。 (4) ポート１４，１６，１８及び２０から受信し
たVAC／DACビツト８５の状態に基づいて、
形成中のリスト中に線８２のこの区画アドレス
が含まれているか否かを判断する。含まれてい
なければ、この区画アドレスに関してさらに動
作は行われない。ただし、区画アドレスがリス
ト中に含まれるべきときには、データ・レジス
タ１０６の内容がアドレス・レジスタ１０４中
の区画アドレスによつて特定されるバースト優
先順位RAM１００の記憶位置１０３に書き込
まれ、その後、アドレス・レジスタ１０４の内
容がデータ・レジスタ１０６に転送される。 (5) SCMスロツト計数値７５を０から419まで変
化させる走査の間中SCM５０に対する各アク
セスに対してステツプ２，３及び４が繰返され
る。ステツプ４において、区画アドレスがバー
スト優先順位RAM１００に書込まれていれ
ば、続いて行われるアドレス・レジスタ１０４
への転送の際、“最後後の項目”ビツトがオフ
となる。 (6) SCMスロツト計数値７５が419という値に到
達するSCM５０の走査の終点において、デー
タ・レジスタ１０６の内容がバースト優先順位
RAM１００の固定記憶位置初期ポインタ領域
１０１ａにおける形成中の特定のリストのため
の適当な記憶位置に書込まれる。 上述のシーケンスの結果、ポート活動を示す区
画アドレスの連係リストが形成される。固定記憶
位置初期ポインタ領域１０１ａ中にはリスト・ヘ
ツダが含まれる。 第１６図は上述のように形成される送信リスト
の簡単な例を示す。この例では、リストに含まれ
るべき条件を満たした区画アドレスがSCM５０
の走査の間、４−10−２−６の順に生じたものと
仮定している。区画アドレス４がアドレス・レジ
スタ１０４に入力されたとき、クリアされていた
データ・レジスタ１０６の内容がバースト優先順
位RAM１００の区画チエーン領域１０３の記憶
位置に記憶されるが、この項目は送信リストの一
部とはみなされないので、第１６図には示されて
いない。そして、区画アドレス４はアドレス・レ
ジスタ１０４からデータ・レジスタ１０６に転送
される。この際“最後項目”ビツトがオンとな
る。これは、前の区画アドレスがバースト優先順
位RAM１００に書き込まれなかつたからであ
る。 区画アドレス１０がアドレス・レジスタ１０４
に入力されると、データ・レジスタ１０６の内容
すなわちオン状態の“最後の項目”ビツトが付加
された区画アドレス４がバースト優先順位RAM
１００の記憶位置１０に書き込まれる。そして、
区画アドレス１０がアドレス・レジスタ１０４か
らデータ・レジスタ１０６に転送される。ただ
し、このとき、“最後の項目”ビツトはオフであ
る。同じ態様で、区画アドレス２によつて区画ア
ドレス１０が位置２に記憶され、区画アドレス６
によつて区画アドレス２が位置６に記憶される。 SCMスロツト計数値７５が419という値をとる
SCM５０の走査の終点において、オフ状態の
“最後の項目”ビツトが付加された区画アドレス
６を含むデータ・レジスタ１０６の内容は、バー
スト優先順位RAM１００の適当な固定アドレス
初期ポインタ記憶位置１０１ａに記憶される。こ
れにより、この特定のリストのための送信リスト
形成シーケンスが終了する。 リストに含まれるべき条件を満たす区画アドレ
スが１つのみの場合、この区画アドレスはオン状
態の“最後の項目”ビツトが付加された固定アド
レス初期ポインタ記憶位置１０１ａに記憶され
る。このような区画アドレスが存在しない場合、
クリアされたデータ・レジスタ１０６の内容が初
期ポインタとして記憶される。これは無効区画ア
ドレスであるTBB５４中の区画アドレス０に相
当し、空リストと認識される。 送信リストをバーストしている間におけるアク
セスの順序が第１６図中に矢印で示されている。
初期ポインタはリストへの入口点として作用す
る。各項目はリスト中の次の区画アドレスに対す
るポインタだけでなくバーストされるべきTBB
５４中の区画アドレスを提供する。オン状態の
“最後の項目”ビツトが付加された項目はリスト
の終点に到着したことを示す。 次に、特定のポートを特定のバースト・リスト
に入れて待機させるべきか否かを判断する第１４
Ａ図及び第１４Ｂ図のバースト優先順位割当装置
の構成要素について説明する。第１７Ａ図及び第
１７Ｂ図はバースト・リスト形成及び送信のため
のタイミング図であるが、これらの図を参照する
ことによつてバースト優先順位割当装置の動作を
より理解できるであろう。各音声ポートが
32Kbpsで動作してフレーム当りちようど１チヤ
ネル分の60個の８ビツト・バイトの情報を発生さ
せることは前述したSCMの構成及び音声ポート
及びデイジタル・ポートの動作から明らかであろ
う。 スロツト・カウンタ７０は音声ポート２０にお
けるサンプリングと同期がとられた状態でフレー
ム当り60回の割合でSCM５０全体を走査する。
VAC８５がオンでない状態で音声ポート２０の
音声活動が行われる限り、バースト優先順位割当
装置はフレーム当り60個の８ビツト・バイトを連
続的に行列状に並べて待機させることができる。 同様に、32Kbps以上のデータ速度を有する高
速データ・ポートはフレーム当り少くとも１チヤ
ネル分の60個の８ビツト・バイトを発生する。特
定の高速データ・ポートのためのデータ率速度が
32Kbpsの整数倍でないときには、データ・ポー
ト１８は該ポート中に記憶されたパターンに基づ
いてフレーム当りＮ又は（Ｎ−１）チヤネル分の
情報をデイジタル・スイツチ３０に送信する。
（Ｎ−１）チヤネル分の情報が送信されるべきと
きには、省略されるＮ番目のチヤネル分の情報の
かわりにDAC表示ビツトが送信される。このよ
うに、線８５にVAC又はDAC表示子が発生して
いないときに、ポート種類８０が音声又は高速度
データであることを表示される特定のSCM項目
に遭偶すると、バースト優先順位RAM１００は
該ポートのための区画アドレスを対応したバース
ト・リストに挿入するように付勢される。 32Kbpsより低いデータ速度を有するデータ・
ポートに対しては異なつた動作が行われる。これ
らのデータ・ポートはフレーム毎に１チヤネル分
の情報を発生しないが所定数のフレームにわたつ
てデータ・ポート１４のバツフア１４′に１チヤ
ネル分のデータを累積し、その後このチヤネル分
のデータがデイジタル・スイツチ３０に伝送され
る。したがつて、どのフレームにおいて特定の種
類の低速データ・ポートがそのチヤネル分の情報
をデイジタル・スイツチ３０に伝送しようと予定
しているかを知ることが必要である。 ここで、バースト・リスト形成動作のより良き
理解のために、第６図に示されたSCM構成と第
１７Ａ図及び第１７Ｂ図に示れたタイミング図を
参照されたい。SCM構成の説明のところで述べ
たように、SCMはSCMスロツト計数値線７５を
介してスロツト・カウンタ７０によつてアクセス
される０乃至419という番号が付された420個の項
目を有する。SCM５０全体にわたるSCMスロツ
ト計数値７５の60個の走査のうちのそれぞれは
SCM５０からの線８２に示されるTBB５４中の
区画アドレスに１個の８ビツト・バイトの情報を
送るためにSCM８０からの線７８に示される各
連続ポート２１を付勢する。この時点において
は、TBB５４に記憶されている情報のためのバ
ースト順序は決定されていない。しかしながら、
TBB中に記憶されている高速データ、低速デー
タ、音声等種々の情報の相対優先順位によつて、
優先順位が高い情報がより確実に送信され且つ必
要ならば優先順位の低い情報を犠牲にできるよう
な順序付けがこの情報を衛星へバーストすること
に与えられる。これは、SCMに対する走査を
SCMスロツト計数値７５の37番目の走査から始
めることによつて、すなわち、バイト走査計数値
７５が３７に等しいときに走査を開始することに
よつて達成される。SCM５０に対する走査を37
番目から開始することによつて、SCM中の各項
目に記憶され且つ線８０を介して出力されるポー
ト種類表示が検査される。SCM５０に対する特
定の走査が特定種類のポートに集中し、該特定の
走査中に検査されるSCM５０中の項目が取り出
され、これらに対応したポート２１の過去及び現
在の活動が検査される。音声ポート２０又は高速
データ・ポート１８が検査中のときには、フレー
ムの間のそのポートの過去又は現在の活動のみが
検査され、活動が表示されれば、その特定のポー
トはバースト優先順位RAM１００中に行列をな
して待機する該ポートに対応したTBB区画アド
レスを有する。特定のSCM走査が低速データ・
ポート１４を検査している場合、フレームの間該
ポートの過去又は現在の活動が検査されるだけで
なく、データ・ポートの伝送パターンがこのフレ
ームの間に１チヤネル分のデータの伝送を可能に
できるか否かを判断するために現在のフレームに
対するフレーム計数値が認識される。この動作は
走査計数値７７が60に達する（これはフレームの
終了点である）まで続けられる。そして、バース
ト優先順位割当装置７４は次のTDMAフレーム
中において割り当てられたバースト時間の間に読
出しのために各バースト・リストのヘツドを準備
する。 第１４Ａ図及び第１４Ｂ図には、420個のSCM
の項目を連続的にアドレスするためにSCMスロ
ツト計数値７５を介してSCM５０に接続された
スロツト・カウンタ７０が示されている。バース
ト・リスト形成の一例として、SCM走査計数値
７５が41回前進し、バイト走査計数値７７が41と
いう値を有するものとする。第１７Ａ図及び第１
７Ｂ図のタイミング図によれば、41番目の走査の
間、音声ポート２０は、SCM５０から待ち行列
制御読取専用記憶装置（ROS）８８に接続され
るポート種類出力線８０によつて検査される。ポ
ートID線７８によつて示される音声ポート２０
に一端が接続されているVAC／DAC線８５もま
た待ち行列制御ROS８８の入力に接続されてい
る。ポート２０が活動中であることをVAC線が
示すと、待ち行列制御ROS８８が線９４に待ち
行列形成可能信号を出力する。この信号は書込可
能信号として線１３６を介してバースト優先順位
割当RAM１００に送信される。SCM５０から線
８２に出力されるこれに対応するTBB区画アド
レスは区画レジスタ１０２に入力され、アドレ
ス・レジスタ１０４及びデータ・レジスタ１０６
を介してバースト優先順位RAM１００中のこの
種の音声ポート２０のために作成中のバースト・
リスト内に配列され待機される。バイト走査計数
値復号ROS８６がバースト優先順位RAM１００
に付勢信号を与えるこの41番目の走査の間スロツ
ト・カウンタ７０が419まで計数してこれをSCM
スロツト計数値７５として出力した後、SCM５
０における41番目の走査の終了点に到達したとい
う状態がSCMスロツト計数値７５を介してスロ
ツト計数値復号ROS１１４に表示される。この
時点において、リスト・ポインタ制御装置１１２
の入力に接続されたバイト走査計数値７７線によ
つて示されるように、最後の音声ポートのTBB
区画アドレスがこの種の音声ポートに対応した固
定記憶位置初期ポインタ・アドレス１０１ａで指
定されるバーストRAM優先順位RAM１００中
に記憶されるべきことがスロツト計数値復号
ROS１１４からリスト・ポインタ制御装置１１
２に通知される。リスト・ポインタ制御装置１１
２によつて発生される初期ポインタ・アドレスは
レジスタ・フアイル１０８を介してアドレス・レ
ジスタ１０４に入力され、最後の音声ポートの
TBB区画が固定記憶位置初期ポインタ１０１ａ
に記憶される。これによりこの特定の音声ポー
ト・リストの形成が完了する。この種の音声ポー
トがフレームの一部の間活動しフレームの他の部
分の間活動しなければすなわちフレームの間間欠
的に活動する場合、待ち行列制御ROS８８に接
続された音声活動メモリ９６には、その特定の音
声ポートがフレームの少くともある部分の間能動
的となつたこと、及びこの種のポートが活動につ
いて検査されているSCM走査の間ポート活動の
条件が満足されている事が記憶される。 高速データ・ポート１６又は１８に対しても同
様の動作が行われる。 第１７Ｂ図に示されているように、56、57、58
又は59番目のSCM走査において低速データ・ポ
ートが検査されているとき、現在のフレームに対
する特定のフレーム計数値が認識されなければな
らない。これは、表に示されているように、低
速データ・ポートが40個のフレーム期間のうちの
特定のフレームの間のみそれらのチヤネル分の情
報を送信するからである。フレーム計数値は線９
１を介して低速データ制御ROS９０に入力され
る。低速データ制御ROS９０はまた特定のポー
ト１４のためのSCM項目からの低速データ・ポ
ート種類を線８０′を介して受ける。56番目乃至
57番目のSCM走査が現在進行中であつて特定種
類の低速データ・ポートを調査中であることがス
ロツト・カウンタ７０からのバイト走査計数値に
よつてバイト走査計数値復号ROS８６に知らさ
れると、待ち行列形成可能信号が線９４に発生さ
れる前に調査下にある特定のポート種類のための
所要のフレーム計数値が出力されることを低速デ
ータ制御ROS９０からの出力によつて示される
ことを待ち行列制御ROS８８が要求する。かか
る条件が満たされると、音声ポート２０及び高速
データ・ポート１８に関して前述したように、バ
ースト優先順位RAM１００内において特定の低
速データ・ポートのTBB区画アドレスの待ち行
列が形成される。 現在のフレームが終了するSCMに対する60番
目の走査の終点において、バースト優先順位割当
装置７４は固定記憶位置領域１０１ａからの初期
ポインタをバースト配列初期ポインタ領域１０１
ｂに記憶される新しい配列に再配列する。そし
て、バースト優先順位割当装置７４はバースト優
先順位RAM１００内のバースト配列初期ポイン
タ・リスト１０１ｂから最も優先順位の高い初期
ポインタを取り出し、これをRAMレジスタ・フ
アイル１２２にロードする。このときから、タイ
ミング及び獲得制御装置３４が衛星へのバースト
送信を開始することをバースト優先順位割当装置
７４に知らせるときに、第６図に示された各14番
目のSCM更新項目スロツトがバースト優先順位
RAM１００をアクセスするのに使用され次の項
目がバーストを行うために使用される。 低速データ・ポート・バースト・リスト形成 表に示され且つ前述したように、2.4Kbps、
4.8Kbps、9.6Kbps及び19.2Kbpsで動作するデー
タ・ポート１４は各フレーム毎に１チヤネル分の
情報を発生せず、したがつて各フレーム毎に衛星
に送信する必要はない。このような性質があるの
で、これらのポートを据置可能モードにすること
によつて割り当てられた衛星帯域幅の使用効率を
高めることができる。据置可能モード動作は基本
的に次の通りである。 (1) データ・ポート１４は表に示されているよ
うにフレームの１つの間に１チヤネル分の情報
をTBB５４に転送する。データ・ポートによ
つて提供されるDACビツトがこのフレームの
いずれかの点においてオフになると、このフレ
ームの終点までオフ状態に維持され、該フレー
ムの間にある活動がポートに提供されたことを
示す。 (2) データ・ポートによつて提供されるDACビ
ツトがオフならば、バースト優先順位割当装置
がバースト優先順位RAM１００中の適当な据
置可能データ送信リストにデータ・ポートの区
画アドレスを挿入する。 (3) 次のフレームにおいて、ポートは同じチヤネ
ル分の情報をTBB５４に転送する。これによ
り前述のようにTBBのＡ部分及びTBBのＢ部
分双方にチヤネルのコピーが得られる。これの
例外は19.2Kbpsのポートのための15番目のフ
レーム毎に生じる。この例外の場合、ポートは
前のフレームにおいて転送されたチヤネルを繰
り返し転送するのではなく新しいチヤネルを
TBB５４に転送する。 (4) この次のフレームにおいて、また、バースト
優先順位割当装置は、前のフレームにおいてロ
ードされたTBBから衛星への送信のために前
のフレーム中に形成される送信リストを低い優
先順位で使用し始める。 (5) 次に続くすべてのフレームにおいては、新し
いチヤネルがTBB５４４に最後のフレームに
おいて転送されるまで、データ・ポート１４は
TBB５４がその対応した区画アドレスに書込
まれるのを防止し且つバースト優先順位割当装
置は同じ送信リストを低い優先度で使用し続け
る。 (6) データ・ポート１４が新しいチヤネル分の情
報をTBB５４中のこれに対応した区画アドレ
スに転送する次のフレームにおいては、バース
ト優先順位装置はいまだに送信されていない据
え置かれたデータ・ポートの残りの部分を含む
古い送信リストを高い優先順位に引き上げ、デ
ータ・ポート１４によつてロードされている
TBB５４の一方の側にTBB５４の他方の側か
らバーストを行う。 (7) 受信地球局のSCC２２においては、受信デー
タ・ポート１４はそのチヤネル分の情報をそれ
が最も早い時機に送信されるものであろうと最
も遅い時機に送信されるものであろうと取り扱
うことができなければならない。受信データ・
ポート１４はそのチヤネル分の情報を受けたと
きに該情報をバツフア１４に保持することによ
つてこれを達成する。この情報の保持は、ポー
ト１４がバツフアのアンローデイングを開始す
る時点である最も遅いチヤネル分の情報発生後
のフレーム発生時点まで行われる。 低速データ・ポートのための優先順位を動的に
可変にすることは第１４Ａ図及び第１４Ｂ図に示
された構成要素によつて行われる。具体的に述べ
ると、低速データ優先順位ROS１２０にはフレ
ーム計数値９１とポート種類８１′が入力される。
特定のフレームの間にバースト・リストが形成さ
れ且つ60番目のSCM走査が完了した後、バース
ト優先順位RAM１００の部分１０１ａ中の固定
記憶位置初期ポインタがリスト・ポインタ制御装
置１１２の制御の下に前のフレームのトラフイツ
ク・バーストに基いて更新される。この更新動作
中に各据置データ・ポート・リストが検査される
とき、低速データ優先順位ROS１２０は、据え
置かれたデータが消失する前にバーストされなけ
ればならない最も遅いフレームとフレーム計数値
９１を比較する。最も遅いフレームが生じると、
検査下にある低速データ・ポート・リストの相対
優先順位が高速データ・ポート優先順位と等しく
なるように高められ、該リストは次のフレームの
間にバーストするためにバースト配列初期ポイン
タ領域１０１ｂの高速データ・リスト記憶位置の
すぐ後に記憶される。 具体的に述べると、2.4K据置可能送信リスト
は2.4Kデータ・ポートがそれらのチヤネルを発
生する各フレームにおける56番目のSCM走査の
間に形成される。このリストの項目は、データ・
ポートの種類が2.4K据置可能データでありノー
ド間ビツトがオンであり且つ56番目のSCM走査
の間にポートによつて提供されるDACビツトが
オフであるSCM項目に関連した区画アドレスで
ある。 これらのフレームのそれぞれの60番目及び最後
のSCM走査の間、各2.4Kデータ・ポートが56番
目のSCM走査中に形成されたリストに含まれて
いなかつたDACビツトをオフ状態で出力すると
きにポート活動メモリ９６がオンになる。これら
のビツトは、チヤネルの56番目のバイトの後まで
にDACがオフの活動が検出されなかつた場合を
除き、衛星に送信されるべき情報を含むTBB５
４中の2.4K区画を示す。これらの区画アドレス
は次のフレームの56番目のSCMの間に形成され
る送信リスト（2.4K残留リストと指称する）に
含まれている。このリストは、ポート活動メモリ
９６中のビツトがポート１４から出力される
DACビツトのかわりに使用される点を除いて
2.4K主リストと同様に形成される。 4.8Kbps据置可能データ送信リストはリスト形
成のために57番目のSCM走査が使用される点を
除いて2.4Kリストと同様に形成される。したが
つて、4.8K残留リストは57番目のバイトの後ま
でDACオフ状態の活動が検出されなかつたチヤ
ネルを示す。 9.6Kbps据置可能データ送信リストは58番目の
SCM走査がリスト形成に使用される点を除いて
2.4Kリストと同様に形成される。したがつて、
9.6K残留リストは58番目のバイトの後にDACオ
フ状態の活動が検出されないチヤネルを示す。 19.2据置可能データ送信リストは表中のフレ
ーム０及び２のそれぞれにおいて形成される。フ
レーム０中に形成されるリストはフレーム１にお
いて低い優先順位で使用され、フレーム２におい
て高い優先順位で使用される。フレーム２中で形
成されるリストは、フレーム３において低い優先
順位で使用され、フレーム４において高い優先順
位で使用される。 59番目のSCM走査は区画アドレスのリストを
形成するのに使用される。この場合、データ・ポ
ート種類は19.2据置可能データであり、ノード内
ビツトがオンであり、データ・ポートによつて提
供されるDACビツトがオフである。60番目の
SCM走査までDACがオフであることを表示しな
いポートはポート活動メモリ９６中にフラグが立
てられ、次のフレーム中の非据置データ送信リス
トに含められる。これは、これらのポートに対し
ては据置きは不可能だからである。 表のフレーム４においても同様に、19.2Kポ
ートによつて発生されるチヤネルは据置き可能で
はない。これは、フレーム５において再び新しい
チヤネルが発生されるからである。したがつて、
フレーム４においては、19.2K据置可能データ送
信リストは形成されず、60番目のSCM走査に対
してDACオフを示す19.2Kポートは据置き不可能
と決定されたポートすなわちSCM中の高速デー
タ・ポートとともに据置き不可能データ送信リス
トに挿入される。 高速すなわち据置き不可能データ送信リストは
各フレームの60番目及び最後のSCM走査におい
て形成される。フレームの間のいつの時点におい
てもポートによつて提供されるDACビツトがオ
フであつてポート種類が据置き不可能であり且つ
ノード間ビツトがオンであるSCM項目に関連し
た区画アドレスがこのリスト中に常に含まれてい
る。さらに、上述のように据置きが不可能な19.2
区画アドレスがこのリスト中に含まれる。 送信リストからのトラフイツクのバースト 動作の次に続くシーケンスは各フレーム毎にバ
ースト優先順位割当装置によつて実行される。以
下に示す順序はフレームの最初から開始されるも
のである。最初の２つの動作はトラフイツク・バ
ーストを行うことができない最初の10.5チヤネル
の間に行われるものである。 (1) ポインタ制御装置１１２の制御の下に前のフ
レーム中のトラフイツクのバーストに基いて固
定記憶位置初期ポインタ１０１ａを更新する。 (2) 低速データ優先順位ROS１２０及びポイン
タ制御装置１１２の制御の下に現在のフレーム
中でトラフイツクのバーストを行うためにバー
スト配列初期ポインタ・リスト１０１ｂ中の優
先順位によつて初期ポインタを配列する。 (3) 前のフレームにおけるトラフイツクのバース
トに基いて“凍結”を計数する。 TBB５４から次のチヤネル区画をバーストす
るためにタイミング及び獲得装置３４から線１３
８に与えられる要求によつて、ポインタ制御装置
１１２の制御の下にバースト優先順位RAM１０
０からの区画アドレス供給が開始される。これに
より、バースト配列初期ポインタ及びバースト優
先順位RAM１００中のこれらに関連した送信リ
ストを使用してトラフイツクのバーストが開始さ
れる。 これらの動作のそれぞれについて以下に説明す
るが、理解を容易にするために順序を変更して説
明する。 各フレームの始点において初期ポインタのバー
スト配列が行われる。現在のフレームにおけるバ
ーストに使用されると考えられるべき送信リスト
を示す一組の初期ポインタはバースト優先順位
RAM１００の固定記憶位置初期ポインタ領域１
０１ａに存在する。これらの初期ポインタの妥当
性が検査され、妥当ならば、フレーム中のそれら
の各優先順位に従つて初期ポインタの識別子とと
もにバースト配列初期ポインタ・リスト１０１ｂ
中に配置される。すべて０である妥当でない初期
ポインタはこのリストの最後の項目として記憶さ
れる。 初期ポインタが検査されてバースト配列初期ポ
インタ・リスト１０１ｂに配置される順序は次の
通りである。 (1) 据置不可能データ (2) もはや据置不可能となつた据置可能データ (3) 優先順位の高い音声 (4) 優先順位の低い音声 (5) いまだに据置可能な据置可能データ 据置可能初期ポインタは19.2K、9.6K、4.8K及
び4.2Kの順に検査される。主リストは、各速度
において残留リストの前に検査される。 トラフイツクのバースト トラフイツクのバーストの準備のために、バー
スト優先順位割当装置７４はレジスタ・フアイル
１０８及びポインタ制御装置１１２の制御の下に
バースト配列初期ポインタ・リスト１０１ｂから
最も高い優先順位の初期ポインタを取り出し、該
ポインタをアドレス・レジスタ１０４にロードす
る。タイミング及び獲得装置３４がTBB５４か
ら第１チヤネル区画のバーストを要求する信号を
線１３８を介して送信するとき、ポインタ制御装
置１１２はスロツト計数値復号ROS１１４によ
つて決定されたように各14番目のSCMスロツト
においてバースト優先順位KAM１００へのアク
セスを実行することによつてこれに応答する。こ
のSCMスロツトは第６図に示されているように
SCM構成のための更新スロツトの位置に対応す
る。このアクセスによつて、バースト優先順位
RAM１００から次のリスト項目が取り出され、
該リスト項目はバーストされRAMレジスタ・フ
アイル１２２にロードされる。RAMレジスタ・
フアイル１２２の２つの位置はこの目的のために
使用され、これらの一方の位置はリストをアクセ
スするのに使用され且つ他方の位置にはこのよう
にアクセスされた項目がロードされる。これらの
フアイル位置の役割は各項目をバーストするのに
使用されるときに逆転する。 トラフイツクのバーストを行つている間に、タ
イミング及び獲得装置３４はバースト優先順位割
当装置７４に線１３８を介して次の区画要求を与
える。“次区画要求”が生じる毎に、RAMレジ
スタ・フアイル１２２の位置の役割が逆転するだ
けでなく適当なRAMレジスタ・フアイル１２２
の位置が次区画レジスタ１２４にロードされる。
このように、前のSCM更新スロツトの後約８マ
イクロ秒の時間である次のSCM更新スロツトの
間、区画アドレス・リスト中の次の要素が取り出
されてRAMレジスタ・フアイル１２２にロード
される。これは、次の区画アドレスが要求された
ときに次区画レジスタ１２４に転送するための準
備である。次の区画アドレスは前のアドレスの後
約12ヤマイクロ秒要求されなければならない。し
たがつて、SCM走査動作は、送信されるべき新
しいTBB区画のためにタイミング及び獲得領域
３４から要求が受信される速度より高い速度で
SCM更新入口点を通過しなければならない。 バースト優先順位RAM１００中で“最後項
目”ビツトがオンの項目に遭遇すると、その項目
は次の項目のアクセスのために使用されず、バー
スト配列初期ポインタ・リスト１０１ｂ中の次の
初期ポインタがアクセスされる。次区画レジスタ
１２４中で妥当でない初期ポインタに遭遇する
と、送信リストがバースト優先順位RAM１００
において使い尽されたときに行われたように、次
区画レジスタ１２４がそのフレームの残りの部分
のためにその状態にロツクされる。妥当でない区
画アドレスが与えられたとき、タイミング及び獲
得装置３４はチヤネルがバーストされないように
する。 各フレームの終点においては、引き続きバース
トが行われる場合に次のバーストにおいて使用さ
れるRAMレジスタ・フアイル１２２中の区画ア
ドレスが領域１０１ａ中の新しい固定記憶位置初
期ポインタとして記憶される。これは、バースト
が停止したときに使用される送信リストのためで
ある。妥当でない区画アドレスは、トラフイツク
のバーストの間に使い尽くされた送信リストのた
めに領域１０１ａ中に固定記憶位置初期ポインタ
として記憶される。 データ・ポートの同期化のための装置の概説 SCC２２はデータ・ポート１４，１６及び１８
を介してローカル地球データ源とインターフエー
スをとることができる。前述のようにSCC中のデ
ータ・ポートは、表に示されているように、便
宜上、１つのデイジタル・データ処理ユニツト
（DDPU）１５当り１つ又は２つのデータ・ポー
トの割合でパツケージングされる。各種データ・
ポートのための制御及びデータ・インターフエー
ス・プロトコルは表に示されている。
SCM５０の項目は12Kbps全二重データ速度を
サポートする。デイジタル・データ・ポートは
SCM５０中のＮ個のこのような項目の大きさを
必要とする。ここで、Ｎは母線４４から見たデー
タ・ポート速度を基本データ速度である32Kbps
で割り次の完全な整数となるように丸めたもので
ある。データ・ポート１４，１６又は１８は250
マイクロ秒毎にＮ回、SCM５０中の各関連した
項目に対して１回ずつ選択される。SCM５０に
よつて選択が行われる毎に、データ・ポートは１
バイトを送信／受信する。これらのデータ・バイ
トはSCM５０の各項目によつて示されるTBB５
４／RBB６４の区画に累積され／取り出される。
TBB５４（又はRBB６４）中のこれらＮ個の区
画の間には関連性がない。データ・ポート１４，
１６又は１８によつて送信／受信される各Ｎ番目
のバイトはTBB５４／RBB６４中の同じ区画と
関連性がある。 デイジタル・データ・ポート１４，１６又は１
８から送信される各バイトには、現在転送中のバ
イトが直前のフレームの最後のバイトに等しいか
否かを示す標識が付加される。これをデータ活動
圧縮（DAC）標識と指称する。デイジタル・デ
ータ・ポートによつて送信される各バイトにはま
た、該バイトがポート・インターフエース回路に
おいて獲得されたときにデータ・ポートが地球信
号源からキヤリアを検出したか否かを示す標識が
付加される。これをキヤリア検出標識と指称す
る。このビツトはデータ・ポート中に位置する受
信線信号検出器の状態を反映するものである。 チヤネルのすべてのバイトにDAC標識が付加
されている場合、チヤネルは直前のフレームの最
後のバイトに含まれた情報以上に新しい情報を含
まないので、TBB５４内においてそれが記憶さ
れている区画から伝送されることはない。このチ
ヤネルは、受信地球局の目的のデイジタル・デー
タ・ポートにおいて直前のフレーム中で受信され
た最後のバイトを記憶している受信データ・ポー
トによつて再構成される。 表に示されているところからわかるように、
すべてのデータ速度において１つのフレーム中に
整数個のチヤネルを生じるとは限らない。整数個
のチヤネルを生じさせないデータ速度の場合、デ
ータ・ポート１４，１６又は１８は所要の平均デ
ータ速度を得るためにフレームに生じるチヤネル
の数を変化させる。デイジタル・データ・ポート
は特定数のフレームのための特定のデータ速度に
関連したＮ個のチヤネルのうち（Ｎ−１）個のチ
ヤネルのみのデータを送ることによつてこれを行
う。Ｎ番目のチヤネルの選択はデータ活動圧縮を
意図するものである。したがつて、Ｎ番目のチヤ
ネルはデータ・ポートからTBB５４へ又はTBB
５４から衛星５に伝送されない。次のフレームに
おいて、Ｎ個のチヤネルはすべてデータ・ポート
からTBB５４に転送される。表は、デイジタ
ル・データ・ポートが該ポートのデータ速度を平
均化しなければならない多数のフレームのうち各
フレームに関連したチヤネルの数を示す。 32Kbpsを越えるデイジタル・データ・ポート
速度を据置不可能データ速度と指称する。このよ
うなデータ速度においては、デイジタル・デー
タ・ポートはTDMAフレームに対して少くとも
１チヤネル分の数の情報を生じさせる。フレーム
に生じたチヤネルの数の変動は特定のデイジタ
ル・データ・ポートに対して１つより大きくなる
ことはない。すなわち、フレームにはＮ又は（Ｎ
−１）個のチヤネルが生じることになる。同一速
度で動作するいくつかのデータ・ポート例えばＮ
個のポートはこのチヤネルの変動を大きくする。
これは、これらが同期化されているためである。
Ｐ個のポートの場合には、変動はＰ個のチヤネル
である。 32Kbpsに等しいか又はこれより低いデータ速
度のデイジタル・データ・ポート１４を据置可能
データ速度のデータ・ポートと指称する。このよ
うに比較的低いデータ速度の場合には、デイジタ
ル・データ・ポートはフレーム毎に必ず１チヤネ
ル分の情報を生じさせるとは限らない。同一速度
で動作するいくつかのデイジタル・データ・ポー
トはそれぞれ同一フレーム内に１チヤネル分の送
信情報を生じさせることができる。したがつて、
トラフイツク・チヤネル要求中にサージが生じる
可能性がある。この要求は、デイジタル・デー
タ・ポートがTBB５４によつて別のチヤネル分
の送信情報を提供するフレームの前のフレームに
おいてTBB５４の関連区画内に累積されたチヤ
ネル分の情報を伝送することによつて平滑にされ
る。したがつて、１つのチヤネルを送信／受信で
きるフレームが変化する可能性があるにもかかわ
らずこのように比較的低速度のデイジタル・デー
タ・ポート１４であつて平均データ速度を維持で
きる。このようにして管理されるデイジタル・デ
ータ・ポートを据置可能データ・ポートと指称す
る。 このような据置可能モードで動作するデイジタ
ル・データ・ポートによつて発生される情報のチ
ヤネルはTBB５４のこれに関連した区画内に記
憶される。第５図に示されているように、TBB
５４は多数の音声等価ポートに対してＡ側におい
て１つのチヤネル及びＢ側において１つのチヤネ
ルを保持するように十分なバツフア作用をなす
Ａ／Ｂバツフアである。１つのフレームの間、
TBBのＡ側は多数の音声等価ポートからのチヤ
ネルを累積する。これと同じフレームの間、
TBBのＢ側はバースト・モデム２４への送信に
利用可能である。次のフレームにおいて、TBB
のＡ側とＢ側の役割は逆転する。比較的低速度の
データ・ポート１４のための据置可能データ・モ
ードの動作を説明するために、データ・ポートに
よつて発生される情報の１つのチヤネルは、１つ
のフレームの間TBB５４のＡ側の区画位置Ｘに
記憶され、次のフレームの間TBB５４のＢ側の
対応した区画位置Ｘに記憶されるものと仮定す
る。このようにすると、情報のチヤネルがどのフ
レームの間においても伝送のために確実に利用可
能なものとなる。情報のこのチヤネルは、据置可
能データ・ポート１４が新しいチヤネル分の情報
を発生しこれをTBB５４のＢ側に記憶されるフ
レームが生じるまで最も低い優先度で処理され
る。古いチヤネル分の情報がいまだにTBB５４
のＡ側に送られていなければ、古いチヤネルの情
報は最も高い優先度で処理され、通信の完全性が
維持されるようにチヤネルがTBBからバース
ト・モデム２４を介して送信されるようにする。 このようにして低速度データ伝送を据置くこと
によつて、他の場合には使用されないTDMAバ
ースト中の不占有チヤネルを使用して送信チヤネ
ル要求を多数のフレームにわたつて平滑にするこ
とができる。優先度の低いポートはTDMAバー
スト中の多数の不占有チヤネルを利用することが
できる。これは、TDMAバースト中に不占有チ
ヤネルを発生させるデータ活動圧縮及び音声活動
圧縮の結果フレーム速度が32Kbpsより高いフレ
ームに必要な送信チヤネルの数が変動すること及
び不必要なチヤネルの数が変動するからである。 次に、送信動作における情報バツフア作用につ
いて説明する。SCM５０によつて選択されたポ
ート２１は送信母線４４ａに１バイトの情報を与
える。選択されたポート２１が音声ポート２０な
らば、情報バイトには適当なVAC表示子が付加
される。選択されたポートがデイジタル・デー
タ・ポート１４，１６及び１８ならば、情報バイ
トには適当なDAC及びキヤリア検出表示子が付
加される。送信母線４４ａの内容はINB５６に
書込まれるとともに、ポート２１によつて選択さ
れたSCM５０中の項目によつて示されるTBB５
４の区画に書込まれる。 第９図は、例えば56Kbpsのデータ・ポート１
６のためのメツセージ経路割当てを示す。第１０
図は、56Kbpsのデイジタル・データ・ポート１
６が衛星５を介してポイント・ツー・ポイントで
動作しているときにデイジタル・データ・ポート
１６によつて発生される１チヤネル分の情報が１
つのTDMAスーパーフレーム中にどのようにフ
オーマツト化されるのかを示す。56Kbpsのデイ
ジタル・データ・ポートは２つの音声等価ポート
２１を提供する（すなわち、Ｎ＝２）。第９図及
び第１０図において、Ｐ１及びＰ２はこの特定の
ポートに関連するSCM５０中２の２つの項目に
よつて示されるTBB５４とINB５６中の区画を
示す。表に示されているように、ポート１６は
スーパーフレームの第１のTDMAフレーム内に
おいて１チヤネル分の情報をデイジタル・スイツ
チ３０に転送し、次の３つのTDMAフレーム内
において２チヤネル分の情報を転送する。このパ
ターンが繰返され、その結果得られた平均データ
速度は56Kbpsである。ポート１６が１チヤネル
分の情報を伝えるTDMAフレーム内において、
ポート１６はSCM５０の第２項目によつて発生
される選択にDAC表示でもつて応答する。した
がつて、INB／TBB区画Ｐ２は有益な情報を含
まないと解釈され送信されない。SCM５０の第
１項目に関連した選択に応じて地球インターフエ
ースから受けた情報はポート１６に与えられる。
この結果、INB／TBB区画Ｐ１がポート情報を
含むようになり、この情報が伝送される（DAC
は行われないものと仮定する）。目的の地球局の
受信ポートは送信ポート１６と同期がとられ、１
チヤネル分の情報が送られてくることを予期す
る。 56Kbpsのポート１６が２チヤネル分の情報を
転送するTDMAフレーム内において、SCM５０
の第１／第２項目に関連した選択が行われると、
データはＰ１／Ｐ２TBB区画に保持される。目
的の局における受信ポートは送信ポート１６と同
期がとられ、２チヤネル分の情報が送られてくる
ことを予期する。予定の２チヤネル分の情報を受
信しなかつた目的のポートはこれら２つのチヤネ
ルに対してDACがなされているものとみなす。 要するに所要の平均データ速度を得るためにデ
イジタル・スイツチ３０に１チヤネル分の情報を
与えるのを管理するのはデータ・ポート１６であ
る。 INB５６は同一のSCC２２に関連したポート２
１間を伝送されるすべての情報に対してバツフア
動作を行う。INB５６はSCM５０によつて選択
される384個の音声等価ポートのそれぞれに対し
てＡ側に１バイトをＢ側に１バイトを保持するよ
うに十分なバツフア動作を行うＡ／Ｂバツフアで
ある。SCM５０の１つの250マイクロ秒走査の
間、INB５６の一方の側、例えばＡ側はSCM５
０によつて選択された384個の音声ポートのそれ
ぞれから１つのバイトがロードされる。INB５
６の他の半分すなわちＢ側は（可聴音ROS４６
及びRBB６４とともに）ポート２１のための受
信情報源として利用可能である。SCM５０の次
の走査においては、INB５６のＡ側及びＢ側の
役割は逆転する。ポート２１からの各送信バイト
に付加されるVAC又はキヤリア検出表示子は
INBロード・アレイ７２と指称されるアレイに
保持される。INBロード・アレイ７２はINB５
６中の各バイトのためにVAC又はキヤリア検出
表示子を保持する384個の区画を有するＡ／Ｂバ
ツフアである。このアレイの内容はポート２１の
ために行われる受信情報源の選択に影響を与え
る。 SCM５０は音声等価ポート２１をINB５６、
RBB６４及びTBB５６の１つの区画に関連付け
る。音声等価ポート２１が関連するINB５６の
区画はSCM５０の奇数走査すなわち第１、第３、
……第59走査のそれぞれの区画アドレスの低順位
ビツトと反転することによつて２つの区画の間に
交互に配置される。同一SCC２２内においてノー
ド内通信を行う２つのポート２１にはＮ偶数／奇
数対の区画が割当てられる（１つの音声ポートの
場合には、Ｎは１つである）。したがつて、SCM
５０の１つの250ミリ秒走査中に、ポート２１は
Ｎ個のバイトをINB５６に書込み（これらのバ
イトは次のSCM走査中に他のポートによつて読
取られる）、Ｎ個のバイトを読出す（これらのバ
イトは前のSCM走査中にINBに他のポートによ
つて書込まれたものである）。第１１図及び第１
２図はノード内通信を行う２つの音声ポートＸ及
びＹを示す。ポートＸ及びＹには区画Ｐ（偶数値）
及び（Ｐ＋１）（奇数値）がそれぞれ割当てられ
る。SCM５０の偶数番目の走査中、ポートＸは
INB５６のＡ側の位置Ｐに書込み、INB５６の
Ｂ側の位置Ｐから読取りを行う。同様に、ポート
ＹはINB５６のＡ側の（Ｐ＋１）位置に書込み、
INB５６のＢ側の（Ｐ＋１）位置から読取る。
SCMの次の走査中、ポートＸはINB５６のＢ側
の（Ｐ＋１）位置に書込み、INB５６のＡ側の
（Ｐ＋１）位置から読取る。同様に、ポートＹは
INBポート５６のＢ側のＰ位置に書込み、INB
５６のＡ側のＰ位置から読取る。一対の区画間に
おけるこのような交互動作は、第１１図及び第１
２図に示されているようにINB５６内において
のみ行われるが、TBB５４又はRBB６４内にお
いては行われない。このようにして、ローカル・
ポートはそれが通信を行つている別のローカル・
ポートによつて前のSCM走査中にINB５６に記
憶させられた情報をアクセスする。このように、
SCM５０中の１つの区画アドレスは情報がINB
５６又はTBB５４内において伝送のためにバツ
フア作用を受けるべき位置及び情報がINB５６
又はRBB６４から得られるべき位置を示す。 次に、送信バースト・バツフア５４の動作につ
いて説明する。バースト・モデム２４に送られる
べきポート２１によつて発生されるすべての情報
はTBB５４中に累積される。TBB５４は多数の
音声等価ポート２１のためにＡ側において１つの
チヤネルを保持し且つＢ側の１つのチヤネルを保
持するように十分なバツフア動作を行うＡ／Ｂバ
ツフアである。１つのTDMAフレームの間に、
TBB５４のＡ側は多数の音声等価ポート２１か
らの１チヤネル分の情報を累積する。同じ
TDMAフレームの間、TBB５４のＢ側は１チヤ
ネル分の情報をバースト・モデム２４に送信する
のに利用可能となる。次のTDMAフレームにお
いては、TBB５４のＡ側及びＢ側の役割は逆転
する。 第５図に示されているように、TBB５４はモ
ジユール化される。２つのTBBユニツトは衛星
５への送信を予定している128個の音声等価ポー
ト２１を補助するのに必要な記憶グループを構成
する。 TBB５４によつて実行される補助的タスクは
第５図に示された４つの音声／データ・ボード２
７のそれぞれから到来する１バイト送信母線４４
ａの信号の論理和をとることである。第５図に示
されているように、TBB記憶グループ（以下、
TBB対と略称）は一対のポート・ボード２７の
動作をサポートする。 ポート・バースト優先順位割当の概説 次に、衛星通信のためのポート・バースト優先
順位割当について説明する。所与の数の能動ポー
ト２１にとつて、ポート速度のみが考慮すべきこ
とである場合には、どのチヤネルが送信されるか
は衛星に要求される能力（容量）によつて決定さ
れる。しかしながら、衛星チヤネル容量に対する
要求を最小化するためには、冗長な送信を指摘し
てこれを除去するために使用される音声活動圧縮
（VAC）とデータ活動圧縮（DAC）をも考慮し
なければならない。384個の音声等価ポートがす
べてノード内通信を行うときにデイジタル・スイ
ツチ３０はこれらすべてのポートをサポートでき
るので、情報圧縮に対する必要性は衛星トラフイ
ツクのみに関連する。VAC及びDACの結果得ら
れるものは統計的予言信号である。したがつて送
られるべきチヤネルの数がSCC２２に割り振られ
た数を時々超過することが可能である。音声等価
ポート２１のチヤネル情報が衛星通信を必要とす
るが送られないとき、該ポート２１は凍結された
ポートと指称する。凍結の可能性があるので、完
全性に対する要求が最も高い情報が最初に
TDMAバースト中で送られるように、ポート２
１に相対優先順位が割当てられる。 SCM５０は音声等価ポート２１を識別し該ポ
ート２１を識別し該ポート２１をTBB５４の特
定の区画に関連付ける。音声等価ポート２１に
は、該ポートに対応したSCM項目のバイト２に
記憶されるポート種類コードによつて３つの優先
レベルのうちの１つが付加される。SCM５０は
384個の音声等価ポートのそれぞれを１つの15ミ
リ秒TDMAフレーム中で60回走査する。各ポー
ト種類に対してはSCMによつて特定の走査が使
用され、該ポート種類の活動を検査し、衛星５に
送信されるべき情報のチヤネルを含むTBB５４
中の関連区画のリストを形成する。特定のポート
種類に関連した送信リストにTBB５４の区画が
あらわれる順序は、SCM５０における活動のた
めに音声等価ポート２１が走査された順序の関数
である。 特定の送信リスト内のバースト順序は後入れ先
出し（LIFO）である。送信リスト間のバースト
順序はポート種類すなわち相対優先順位の関数で
ある。 送信優先レベルは０、１、２及び３と命名され
る。優先レベル０は最も高い優先レベルであり、
SCP３２によつて発生された信号情報チヤネルが
関連するレベルである。優先レベル１は最も高い
ポート・トラフイツク優先レベルであり、
TDMAバースト順位ではレベル０の次に続く。
レベル１は32Kbpsより大きいデータ速度を有す
るデータ・ポート１６及び１８から発生されたデ
イジタル・データが関連するレベルである。ただ
し、音声ポートであつてもデイジタル・ポートで
あつてもレベル１の優先順位が付され得ることに
留意されたい。 レベル１の音声等価ポートがTDMAフレーム
の間のどの時点においても活動中であれば、項目
がレベル１の送信リスト内に配置される。これを
行うために、各音声等価ポート２１によつて送信
される各バイトに関連した活動表示子（VAC／
DAC）は、そのフレームの間中、前の値と論理
積がとられる。（DAC／offは活動を示すために
デイジタル・ポートによつて使用される。）この
累積されたVAC／DAC表示子はTDMAフレーム
の最後の走査（すなわち、SCM５０走査６０）
の間検査される。VAC／DAC表示子がオンなら
ば（すなわち、活動表示がなければ）、何の動作
も行われない。VAC／DAC表示子がオフなら
ば、音声等価ポート２１が関連するTBB５４内
の区画の識別子がレベル１の送信リスト中に配置
される。 レベル２の優先順位はバースト順序のレベル１
の次に続くものであり、音声ポートが通常関連す
るレベルである。トークスパート（talkspurt）
の早い時期に凍結が生じることにより話が消失す
ることはトークスパート中の遅い時期に話が消失
するのに比較して聴取者に対する不快感が小さい
ことが証明されている。凍結がトークスパートの
はじめに生じるようにするために、持続時間が45
ミリ秒を越えるとトークスパートには新しいトー
クスパートより高い優先順位が与えられる。 音声メツセージに対する優先サブレベルは、サ
ブレベル０がレベル２優先グループ内で最も高い
優先順位となるように構成される。サブレベル０
は45ミリ秒又はこれより長いトークスパート持続
時間に対応し、サブレベル１は30乃至45ミリ秒の
トークスパート持続時間に対応し、サブレベル２
は15乃至30ミリ秒のトークスパート持続時間に対
応し、サブレベル３は15ミリ秒より短いトークス
パート持続時間に対応する。 レベル２サブレベル０を“古い音声”と指称す
るものとする。他のサブレベルを集合的に“新し
い音声”と称するものとする。新きいトークスパ
ートに付される音声サブレベルは該トークスパー
トが古いリストに入るまで順次に高められ、該ト
ークスパートはその送信が終了するまで古いリス
トにとどまる。 優先レベル３は最も低い優先レベルであり、据
置可能なデータに割当てられるレベルである。
32Kbpsのデータ速度より低い速度で動作するデ
ータ・ポート１４のみが据置可能である。レベル
３は４つの優先サブレベルからなる。これらのサ
ブレベルは32Kbpsより低い各データ速度にそれ
ぞれ対応して設けられている。サブレベル０はレ
ベル３優先グループのうち最も高いものである。
サブレベル０は19.2Kbpsデータ・ポートに対応
する。サブレベル１は9.6Kbpsデータ・ポートに
対応する。サブレベル２は4.8Kbpsデータ・ポー
トに対応する。サブレベル３は2.4Kbpsデータ・
ポートに対応する。 ポート１４がTDMAフレームの間のどの時点
においても活動状態にあれば、項目は適当なレベ
ル３のサブレベル内に配置される。ポート１４に
よつて与えられる累積されたVAC／DAC表示子
はフレームの最後のSCM走査の間のポート活動
を決定する。 優先レベル０、１及び２に対するサービスが終
了した後残りの容量が利用可能なTDMAバース
トの部分においてレベル３の要求がサービスを受
ける。別のチヤネル分の情報が発生されるべき
TDMAフレームの開始点の前にチヤネルが送信
されなかつたレベル３のポートはレベル１の優先
順位でサービスを受ける。すなわち、チヤネル分
の情報の優先順位は、該情報が確実に送信され且
つ通信の完全性が維持されるようにするために高
められる。 ポート・バースト優先順位割当装置 第１４Ａ図及び第１４Ｂ図はバースト優先順位
装置７４をSCM５０及びTBB５４と組合わせて
示す詳細ブロツク図である。バースト・リストの
形成及びバースト・リストの送信においてSCM
５０が果す役割をよりわかりやすく示すために、
第１３図には、表及び表に示された各SCM
項目中の６個の各バイトの機能を含ませるように
第６図のSCMの構成が示されている。ポート表
示（ID）７８、ポート種類８０及び区画アドレ
ス８２と命名されたSCM５０からの出力は、第
１４Ａ図及び第１４Ｂ図のバースト優先順位割当
装置の動作の説明のために使用される。さらに、
モジユロール４２０カウンタで構成されるスロツ
ト・カウンタ７０は第１の出力としてスロツト計
数値出力７５を有する。出力４５は０から19まで
の値をとり、SCM５０のこれに対応する番号０
乃至419の項目をアクセスする。また、スロツ
ト・カウンタ７０は、スロツト計数値７５が419
に達する毎に増加するバイト走査計数値７７であ
る第２出力を有する。バイト走査計数値は、所与
の音声等価ポート２１からこれに対応したTBB
区画５４に転送されるチヤネル分のトラフイツク
当りのバイト数を計数し、０から60までの値をと
る。これらの出力は次に説明するようにバースト
優先順位割当装置に接続されている。 SCM５０から線８２を介して与えられるTBB
区画アドレスは区画レジスタ１０２を介してアド
レス．レジスタ１０４に入力し、ここでバースト
優先順位RAM１００をアドレスするために使用
される。送信リストに含まれる区画アドレスはア
ドレス・レジスタ１０４からデータ・レジスタ１
０６に転送され、ここからバースト優先順位
RAM１００に書込まれる。RAM１００内にお
いて区画アドレスが順次配列されたリストが形成
され、衛星へのバースト・ポート・トラフイツク
に使用される。 バースト優先順位RAM１００の構成が第１５
図に示されている。RAM１００は２つの同一領
域に分割される。これは、一方の領域の送信リス
トからバーストすること（bursting）を可能にす
ると同時に他の領域に同じ種類の送信リストを形
成できるようにするためである。各領域は区画チ
エーン領域１０３及び１０３′と初期ポインタ領
域１０１又は１０１′を含む。初期ポインタ領域
１０１，１０１′は固定記憶位置初期ポインタ・
セクシヨン１０１ａとバースト配列、初期ポイン
タ・セクシヨン１０１ｂとからなる。区画アドレ
スはトラフイツク・バーストの間にバースト優先
順位RAMから読み取られ、RAMレジスタ・フ
アイル１２２に書込まれる。区画アドレスはここ
から次区画レジスタ１２４に転送される。レジス
タ１２４はバーストされるべき次のTBB区画の
ための宛先アドレスを得るために送信スペース信
号バツフア１２６に信号を供給する。次区画レジ
スタ１２４はTBBアドレス・レジスタ１２８に
信号を供給する。レジスタ１２８は線４５を介し
てバースト・モデム・インターフエース回路３６
にポート・トラフイツクをバーストしている間に
TBB５４をアドレスするために使用される。 基本送信リスト形成シーケンス 送信リスト形成は、SCM５０のスロツト・カ
ウンタ７０による走査と同期がとられた状態で第
１４図のバースト優先順位割当装置中で行われ
る。特定の速度のバースト・ポート１４，１６及
び１８に関連する送信リストはそれぞれ該リスト
の形成のためにSCM５０を１回通ることが必要
である。音声ポート２０に関係する送信リストは
SCM５０を２回通ることが必要である。SCM５
０を１回通過する間における送信リスト形成のた
めのステツプの基本シーケンスは次の通りであ
る。 (1) SCM５０の走査の開始点において、デー
タ・レジスタ１０６が０にクリアされる。 (2) SCM５０中の各項目がSCMスロツト計数値
７５によつてアクセスされるとき、該項目から
の区画アドレス８２が区画レジスタ１０２にロ
ードされる。 (3) 各区画アドレスが区画レジスタ１０２からア
ドレス・レジスタ１０４に転送される。このと
きアドレス・レジスタ１０４内において“最後
の項目”と指称されるビツトがオンになる。 (4) ポート１４，１６，１８及び２０から受信し
たVAC／DACビツト８５の状態に基づいて、
形成中のリスト中に線８２のこの区画アドレス
が含まれているか否かを判断する。含まれてい
なければ、この区画アドレスに関してさらに動
作は行われない。ただし、区画アドレスがリス
ト中に含まれるべきときには、データ・レジス
タ１０６の内容がアドレス・レジスタ１０４中
の区画アドレスによつて特定されるバースト優
先順位RAM１００の記憶位置１０３に書き込
まれ、その後、アドレス・レジスタ１０４の内
容がデータ・レジスタ１０６に転送される。 (5) SCMスロツト計数値７５を０から419まで変
化させる走査の間中SCM５０に対する各アク
セスに対してステツプ２，３及び４が繰返され
る。ステツプ４において、区画アドレスがバー
スト優先順位RAM１００に書込まれていれ
ば、続いて行われるアドレス・レジスタ１０４
への転送の際、“最後後の項目”ビツトがオフ
となる。 (6) SCMスロツト計数値７５が419という値に到
達するSCM５０の走査の終点において、デー
タ・レジスタ１０６の内容がバースト優先順位
RAM１００の固定記憶位置初期ポインタ領域
１０１ａにおける形成中の特定のリストのため
の適当な記憶位置に書込まれる。 上述のシーケンスの結果、ポート活動を示す区
画アドレスの連係リストが形成される。固定記憶
位置初期ポインタ領域１０１ａ中にはリスト・ヘ
ツダが含まれる。 第１６図は上述のように形成される送信リスト
の簡単な例を示す。この例では、リストに含まれ
るべき条件を満たした区画アドレスがSCM５０
の走査の間、４−10−２−６の順に生じたものと
仮定している。区画アドレス４がアドレス・レジ
スタ１０４に入力されたとき、クリアされていた
データ・レジスタ１０６の内容がバースト優先順
位RAM１００の区画チエーン領域１０３の記憶
位置に記憶されるが、この項目は送信リストの一
部とはみなされないので、第１６図には示されて
いない。そして、区画アドレス４はアドレス・レ
ジスタ１０４からデータ・レジスタ１０６に転送
される。この際“最後項目”ビツトがオンとな
る。これは、前の区画アドレスがバースト優先順
位RAM１００に書き込まれなかつたからであ
る。 区画アドレス１０がアドレス・レジスタ１０４
に入力されると、データ・レジスタ１０６の内容
すなわちオン状態の“最後の項目”ビツトが付加
された区画アドレス４がバースト優先順位RAM
１００の記憶位置１０に書き込まれる。そして、
区画アドレス１０がアドレス・レジスタ１０４か
らデータ・レジスタ１０６に転送される。ただ
し、このとき、“最後の項目”ビツトはオフであ
る。同じ態様で、区画アドレス２によつて区画ア
ドレス１０が位置２に記憶され、区画アドレス６
によつて区画アドレス２が位置６に記憶される。 SCMスロツト計数値７５が419という値をとる
SCM５０の走査の終点において、オフ状態の
“最後の項目”ビツトが付加された区画アドレス
６を含むデータ・レジスタ１０６の内容は、バー
スト優先順位RAM１００の適当な固定アドレス
初期ポインタ記憶位置１０１ａに記憶される。こ
れにより、この特定のリストのための送信リスト
形成シーケンスが終了する。 リストに含まれるべき条件を満たす区画アドレ
スが１つのみの場合、この区画アドレスはオン状
態の“最後の項目”ビツトが付加された固定アド
レス初期ポインタ記憶位置１０１ａに記憶され
る。このような区画アドレスが存在しない場合、
クリアされたデータ・レジスタ１０６の内容が初
期ポインタとして記憶される。これは無効区画ア
ドレスであるTBB５４中の区画アドレス０に相
当し、空リストと認識される。 送信リストをバーストしている間におけるアク
セスの順序が第１６図中に矢印で示されている。
初期ポインタはリストへの入口点として作用す
る。各項目はリスト中の次の区画アドレスに対す
るポインタだけでなくバーストされるべきTBB
５４中の区画アドレスを提供する。オン状態の
“最後の項目”ビツトが付加された項目はリスト
の終点に到着したことを示す。 次に、特定のポートを特定のバースト・リスト
に入れて待機させるべきか否かを判断する第１４
Ａ図及び第１４Ｂ図のバースト優先順位割当装置
の構成要素について説明する。第１７Ａ図及び第
１７Ｂ図はバースト・リスト形成及び送信のため
のタイミング図であるが、これらの図を参照する
ことによつてバースト優先順位割当装置の動作を
より理解できるであろう。各音声ポートが
32Kbpsで動作してフレーム当りちようど１チヤ
ネル分の60個の８ビツト・バイトの情報を発生さ
せることは前述したSCMの構成及び音声ポート
及びデイジタル・ポートの動作から明らかであろ
う。 スロツト・カウンタ７０は音声ポート２０にお
けるサンプリングと同期がとられた状態でフレー
ム当り60回の割合でSCM５０全体を走査する。
VAC８５がオンでない状態で音声ポート２０の
音声活動が行われる限り、バースト優先順位割当
装置はフレーム当り60個の８ビツト・バイトを連
続的に行列状に並べて待機させることができる。 同様に、32Kbps以上のデータ速度を有する高
速データ・ポートはフレーム当り少くとも１チヤ
ネル分の60個の８ビツト・バイトを発生する。特
定の高速データ・ポートのためのデータ率速度が
32Kbpsの整数倍でないときには、データ・ポー
ト１８は該ポート中に記憶されたパターンに基づ
いてフレーム当りＮ又は（Ｎ−１）チヤネル分の
情報をデイジタル・スイツチ３０に送信する。
（Ｎ−１）チヤネル分の情報が送信されるべきと
きには、省略されるＮ番目のチヤネル分の情報の
かわりにDAC表示ビツトが送信される。このよ
うに、線８５にVAC又はDAC表示子が発生して
いないときに、ポート種類８０が音声又は高速度
データであることを表示される特定のSCM項目
に遭偶すると、バースト優先順位RAM１００は
該ポートのための区画アドレスを対応したバース
ト・リストに挿入するように付勢される。 32Kbpsより低いデータ速度を有するデータ・
ポートに対しては異なつた動作が行われる。これ
らのデータ・ポートはフレーム毎に１チヤネル分
の情報を発生しないが所定数のフレームにわたつ
てデータ・ポート１４のバツフア１４′に１チヤ
ネル分のデータを累積し、その後このチヤネル分
のデータがデイジタル・スイツチ３０に伝送され
る。したがつて、どのフレームにおいて特定の種
類の低速データ・ポートがそのチヤネル分の情報
をデイジタル・スイツチ３０に伝送しようと予定
しているかを知ることが必要である。 ここで、バースト・リスト形成動作のより良き
理解のために、第６図に示されたSCM構成と第
１７Ａ図及び第１７Ｂ図に示れたタイミング図を
参照されたい。SCM構成の説明のところで述べ
たように、SCMはSCMスロツト計数値線７５を
介してスロツト・カウンタ７０によつてアクセス
される０乃至419という番号が付された420個の項
目を有する。SCM５０全体にわたるSCMスロツ
ト計数値７５の60個の走査のうちのそれぞれは
SCM５０からの線８２に示されるTBB５４中の
区画アドレスに１個の８ビツト・バイトの情報を
送るためにSCM８０からの線７８に示される各
連続ポート２１を付勢する。この時点において
は、TBB５４に記憶されている情報のためのバ
ースト順序は決定されていない。しかしながら、
TBB中に記憶されている高速データ、低速デー
タ、音声等種々の情報の相対優先順位によつて、
優先順位が高い情報がより確実に送信され且つ必
要ならば優先順位の低い情報を犠牲にできるよう
な順序付けがこの情報を衛星へバーストすること
に与えられる。これは、SCMに対する走査を
SCMスロツト計数値７５の37番目の走査から始
めることによつて、すなわち、バイト走査計数値
７５が３７に等しいときに走査を開始することに
よつて達成される。SCM５０に対する走査を37
番目から開始することによつて、SCM中の各項
目に記憶され且つ線８０を介して出力されるポー
ト種類表示が検査される。SCM５０に対する特
定の走査が特定種類のポートに集中し、該特定の
走査中に検査されるSCM５０中の項目が取り出
され、これらに対応したポート２１の過去及び現
在の活動が検査される。音声ポート２０又は高速
データ・ポート１８が検査中のときには、フレー
ムの間のそのポートの過去又は現在の活動のみが
検査され、活動が表示されれば、その特定のポー
トはバースト優先順位RAM１００中に行列をな
して待機する該ポートに対応したTBB区画アド
レスを有する。特定のSCM走査が低速データ・
ポート１４を検査している場合、フレームの間該
ポートの過去又は現在の活動が検査されるだけで
なく、データ・ポートの伝送パターンがこのフレ
ームの間に１チヤネル分のデータの伝送を可能に
できるか否かを判断するために現在のフレームに
対するフレーム計数値が認識される。この動作は
走査計数値７７が60に達する（これはフレームの
終了点である）まで続けられる。そして、バース
ト優先順位割当装置７４は次のTDMAフレーム
中において割り当てられたバースト時間の間に読
出しのために各バースト・リストのヘツドを準備
する。 第１４Ａ図及び第１４Ｂ図には、420個のSCM
の項目を連続的にアドレスするためにSCMスロ
ツト計数値７５を介してSCM５０に接続された
スロツト・カウンタ７０が示されている。バース
ト・リスト形成の一例として、SCM走査計数値
７５が41回前進し、バイト走査計数値７７が41と
いう値を有するものとする。第１７Ａ図及び第１
７Ｂ図のタイミング図によれば、41番目の走査の
間、音声ポート２０は、SCM５０から待ち行列
制御読取専用記憶装置（ROS）８８に接続され
るポート種類出力線８０によつて検査される。ポ
ートID線７８によつて示される音声ポート２０
に一端が接続されているVAC／DAC線８５もま
た待ち行列制御ROS８８の入力に接続されてい
る。ポート２０が活動中であることをVAC線が
示すと、待ち行列制御ROS８８が線９４に待ち
行列形成可能信号を出力する。この信号は書込可
能信号として線１３６を介してバースト優先順位
割当RAM１００に送信される。SCM５０から線
８２に出力されるこれに対応するTBB区画アド
レスは区画レジスタ１０２に入力され、アドレ
ス・レジスタ１０４及びデータ・レジスタ１０６
を介してバースト優先順位RAM１００中のこの
種の音声ポート２０のために作成中のバースト・
リスト内に配列され待機される。バイト走査計数
値復号ROS８６がバースト優先順位RAM１００
に付勢信号を与えるこの41番目の走査の間スロツ
ト・カウンタ７０が419まで計数してこれをSCM
スロツト計数値７５として出力した後、SCM５
０における41番目の走査の終了点に到達したとい
う状態がSCMスロツト計数値７５を介してスロ
ツト計数値復号ROS１１４に表示される。この
時点において、リスト・ポインタ制御装置１１２
の入力に接続されたバイト走査計数値７７線によ
つて示されるように、最後の音声ポートのTBB
区画アドレスがこの種の音声ポートに対応した固
定記憶位置初期ポインタ・アドレス１０１ａで指
定されるバーストRAM優先順位RAM１００中
に記憶されるべきことがスロツト計数値復号
ROS１１４からリスト・ポインタ制御装置１１
２に通知される。リスト・ポインタ制御装置１１
２によつて発生される初期ポインタ・アドレスは
レジスタ・フアイル１０８を介してアドレス・レ
ジスタ１０４に入力され、最後の音声ポートの
TBB区画が固定記憶位置初期ポインタ１０１ａ
に記憶される。これによりこの特定の音声ポー
ト・リストの形成が完了する。この種の音声ポー
トがフレームの一部の間活動しフレームの他の部
分の間活動しなければすなわちフレームの間間欠
的に活動する場合、待ち行列制御ROS８８に接
続された音声活動メモリ９６には、その特定の音
声ポートがフレームの少くともある部分の間能動
的となつたこと、及びこの種のポートが活動につ
いて検査されているSCM走査の間ポート活動の
条件が満足されている事が記憶される。 高速データ・ポート１６又は１８に対しても同
様の動作が行われる。 第１７Ｂ図に示されているように、56、57、58
又は59番目のSCM走査において低速データ・ポ
ートが検査されているとき、現在のフレームに対
する特定のフレーム計数値が認識されなければな
らない。これは、表に示されているように、低
速データ・ポートが40個のフレーム期間のうちの
特定のフレームの間のみそれらのチヤネル分の情
報を送信するからである。フレーム計数値は線９
１を介して低速データ制御ROS９０に入力され
る。低速データ制御ROS９０はまた特定のポー
ト１４のためのSCM項目からの低速データ・ポ
ート種類を線８０′を介して受ける。56番目乃至
57番目のSCM走査が現在進行中であつて特定種
類の低速データ・ポートを調査中であることがス
ロツト・カウンタ７０からのバイト走査計数値に
よつてバイト走査計数値復号ROS８６に知らさ
れると、待ち行列形成可能信号が線９４に発生さ
れる前に調査下にある特定のポート種類のための
所要のフレーム計数値が出力されることを低速デ
ータ制御ROS９０からの出力によつて示される
ことを待ち行列制御ROS８８が要求する。かか
る条件が満たされると、音声ポート２０及び高速
データ・ポート１８に関して前述したように、バ
ースト優先順位RAM１００内において特定の低
速データ・ポートのTBB区画アドレスの待ち行
列が形成される。 現在のフレームが終了するSCMに対する60番
目の走査の終点において、バースト優先順位割当
装置７４は固定記憶位置領域１０１ａからの初期
ポインタをバースト配列初期ポインタ領域１０１
ｂに記憶される新しい配列に再配列する。そし
て、バースト優先順位割当装置７４はバースト優
先順位RAM１００内のバースト配列初期ポイン
タ・リスト１０１ｂから最も優先順位の高い初期
ポインタを取り出し、これをRAMレジスタ・フ
アイル１２２にロードする。このときから、タイ
ミング及び獲得制御装置３４が衛星へのバースト
送信を開始することをバースト優先順位割当装置
７４に知らせるときに、第６図に示された各14番
目のSCM更新項目スロツトがバースト優先順位
RAM１００をアクセスするのに使用され次の項
目がバーストを行うために使用される。 低速データ・ポート・バースト・リスト形成 表に示され且つ前述したように、2.4Kbps、
4.8Kbps、9.6Kbps及び19.2Kbpsで動作するデー
タ・ポート１４は各フレーム毎に１チヤネル分の
情報を発生せず、したがつて各フレーム毎に衛星
に送信する必要はない。このような性質があるの
で、これらのポートを据置可能モードにすること
によつて割り当てられた衛星帯域幅の使用効率を
高めることができる。据置可能モード動作は基本
的に次の通りである。 (1) データ・ポート１４は表に示されているよ
うにフレームの１つの間に１チヤネル分の情報
をTBB５４に転送する。データ・ポートによ
つて提供されるDACビツトがこのフレームの
いずれかの点においてオフになると、このフレ
ームの終点までオフ状態に維持され、該フレー
ムの間にある活動がポートに提供されたことを
示す。 (2) データ・ポートによつて提供されるDACビ
ツトがオフならば、バースト優先順位割当装置
がバースト優先順位RAM１００中の適当な据
置可能データ送信リストにデータ・ポートの区
画アドレスを挿入する。 (3) 次のフレームにおいて、ポートは同じチヤネ
ル分の情報をTBB５４に転送する。これによ
り前述のようにTBBのＡ部分及びTBBのＢ部
分双方にチヤネルのコピーが得られる。これの
例外は19.2Kbpsのポートのための15番目のフ
レーム毎に生じる。この例外の場合、ポートは
前のフレームにおいて転送されたチヤネルを繰
り返し転送するのではなく新しいチヤネルを
TBB５４に転送する。 (4) この次のフレームにおいて、また、バースト
優先順位割当装置は、前のフレームにおいてロ
ードされたTBBから衛星への送信のために前
のフレーム中に形成される送信リストを低い優
先順位で使用し始める。 (5) 次に続くすべてのフレームにおいては、新し
いチヤネルがTBB５４４に最後のフレームに
おいて転送されるまで、データ・ポート１４は
TBB５４がその対応した区画アドレスに書込
まれるのを防止し且つバースト優先順位割当装
置は同じ送信リストを低い優先度で使用し続け
る。 (6) データ・ポート１４が新しいチヤネル分の情
報をTBB５４中のこれに対応した区画アドレ
スに転送する次のフレームにおいては、バース
ト優先順位装置はいまだに送信されていない据
え置かれたデータ・ポートの残りの部分を含む
古い送信リストを高い優先順位に引き上げ、デ
ータ・ポート１４によつてロードされている
TBB５４の一方の側にTBB５４の他方の側か
らバーストを行う。 (7) 受信地球局のSCC２２においては、受信デー
タ・ポート１４はそのチヤネル分の情報をそれ
が最も早い時機に送信されるものであろうと最
も遅い時機に送信されるものであろうと取り扱
うことができなければならない。受信データ・
ポート１４はそのチヤネル分の情報を受けたと
きに該情報をバツフア１４に保持することによ
つてこれを達成する。この情報の保持は、ポー
ト１４がバツフアのアンローデイングを開始す
る時点である最も遅いチヤネル分の情報発生後
のフレーム発生時点まで行われる。 低速データ・ポートのための優先順位を動的に
可変にすることは第１４Ａ図及び第１４Ｂ図に示
された構成要素によつて行われる。具体的に述べ
ると、低速データ優先順位ROS１２０にはフレ
ーム計数値９１とポート種類８１′が入力される。
特定のフレームの間にバースト・リストが形成さ
れ且つ60番目のSCM走査が完了した後、バース
ト優先順位RAM１００の部分１０１ａ中の固定
記憶位置初期ポインタがリスト・ポインタ制御装
置１１２の制御の下に前のフレームのトラフイツ
ク・バーストに基いて更新される。この更新動作
中に各据置データ・ポート・リストが検査される
とき、低速データ優先順位ROS１２０は、据え
置かれたデータが消失する前にバーストされなけ
ればならない最も遅いフレームとフレーム計数値
９１を比較する。最も遅いフレームが生じると、
検査下にある低速データ・ポート・リストの相対
優先順位が高速データ・ポート優先順位と等しく
なるように高められ、該リストは次のフレームの
間にバーストするためにバースト配列初期ポイン
タ領域１０１ｂの高速データ・リスト記憶位置の
すぐ後に記憶される。 具体的に述べると、2.4K据置可能送信リスト
は2.4Kデータ・ポートがそれらのチヤネルを発
生する各フレームにおける56番目のSCM走査の
間に形成される。このリストの項目は、データ・
ポートの種類が2.4K据置可能データでありノー
ド間ビツトがオンであり且つ56番目のSCM走査
の間にポートによつて提供されるDACビツトが
オフであるSCM項目に関連した区画アドレスで
ある。 これらのフレームのそれぞれの60番目及び最後
のSCM走査の間、各2.4Kデータ・ポートが56番
目のSCM走査中に形成されたリストに含まれて
いなかつたDACビツトをオフ状態で出力すると
きにポート活動メモリ９６がオンになる。これら
のビツトは、チヤネルの56番目のバイトの後まで
にDACがオフの活動が検出されなかつた場合を
除き、衛星に送信されるべき情報を含むTBB５
４中の2.4K区画を示す。これらの区画アドレス
は次のフレームの56番目のSCMの間に形成され
る送信リスト（2.4K残留リストと指称する）に
含まれている。このリストは、ポート活動メモリ
９６中のビツトがポート１４から出力される
DACビツトのかわりに使用される点を除いて
2.4K主リストと同様に形成される。 4.8Kbps据置可能データ送信リストはリスト形
成のために57番目のSCM走査が使用される点を
除いて2.4Kリストと同様に形成される。したが
つて、4.8K残留リストは57番目のバイトの後ま
でDACオフ状態の活動が検出されなかつたチヤ
ネルを示す。 9.6Kbps据置可能データ送信リストは58番目の
SCM走査がリスト形成に使用される点を除いて
2.4Kリストと同様に形成される。したがつて、
9.6K残留リストは58番目のバイトの後にDACオ
フ状態の活動が検出されないチヤネルを示す。 19.2据置可能データ送信リストは表中のフレ
ーム０及び２のそれぞれにおいて形成される。フ
レーム０中に形成されるリストはフレーム１にお
いて低い優先順位で使用され、フレーム２におい
て高い優先順位で使用される。フレーム２中で形
成されるリストは、フレーム３において低い優先
順位で使用され、フレーム４において高い優先順
位で使用される。 59番目のSCM走査は区画アドレスのリストを
形成するのに使用される。この場合、データ・ポ
ート種類は19.2据置可能データであり、ノード内
ビツトがオンであり、データ・ポートによつて提
供されるDACビツトがオフである。60番目の
SCM走査までDACがオフであることを表示しな
いポートはポート活動メモリ９６中にフラグが立
てられ、次のフレーム中の非据置データ送信リス
トに含められる。これは、これらのポートに対し
ては据置きは不可能だからである。 表のフレーム４においても同様に、19.2Kポ
ートによつて発生されるチヤネルは据置き可能で
はない。これは、フレーム５において再び新しい
チヤネルが発生されるからである。したがつて、
フレーム４においては、19.2K据置可能データ送
信リストは形成されず、60番目のSCM走査に対
してDACオフを示す19.2Kポートは据置き不可能
と決定されたポートすなわちSCM中の高速デー
タ・ポートとともに据置き不可能データ送信リス
トに挿入される。 高速すなわち据置き不可能データ送信リストは
各フレームの60番目及び最後のSCM走査におい
て形成される。フレームの間のいつの時点におい
てもポートによつて提供されるDACビツトがオ
フであつてポート種類が据置き不可能であり且つ
ノード間ビツトがオンであるSCM項目に関連し
た区画アドレスがこのリスト中に常に含まれてい
る。さらに、上述のように据置きが不可能な19.2
区画アドレスがこのリスト中に含まれる。 送信リストからのトラフイツクのバースト 動作の次に続くシーケンスは各フレーム毎にバ
ースト優先順位割当装置によつて実行される。以
下に示す順序はフレームの最初から開始されるも
のである。最初の２つの動作はトラフイツク・バ
ーストを行うことができない最初の10.5チヤネル
の間に行われるものである。 (1) ポインタ制御装置１１２の制御の下に前のフ
レーム中のトラフイツクのバーストに基いて固
定記憶位置初期ポインタ１０１ａを更新する。 (2) 低速データ優先順位ROS１２０及びポイン
タ制御装置１１２の制御の下に現在のフレーム
中でトラフイツクのバーストを行うためにバー
スト配列初期ポインタ・リスト１０１ｂ中の優
先順位によつて初期ポインタを配列する。 (3) 前のフレームにおけるトラフイツクのバース
トに基いて“凍結”を計数する。 TBB５４から次のチヤネル区画をバーストす
るためにタイミング及び獲得装置３４から線１３
８に与えられる要求によつて、ポインタ制御装置
１１２の制御の下にバースト優先順位RAM１０
０からの区画アドレス供給が開始される。これに
より、バースト配列初期ポインタ及びバースト優
先順位RAM１００中のこれらに関連した送信リ
ストを使用してトラフイツクのバーストが開始さ
れる。 これらの動作のそれぞれについて以下に説明す
るが、理解を容易にするために順序を変更して説
明する。 各フレームの始点において初期ポインタのバー
スト配列が行われる。現在のフレームにおけるバ
ーストに使用されると考えられるべき送信リスト
を示す一組の初期ポインタはバースト優先順位
RAM１００の固定記憶位置初期ポインタ領域１
０１ａに存在する。これらの初期ポインタの妥当
性が検査され、妥当ならば、フレーム中のそれら
の各優先順位に従つて初期ポインタの識別子とと
もにバースト配列初期ポインタ・リスト１０１ｂ
中に配置される。すべて０である妥当でない初期
ポインタはこのリストの最後の項目として記憶さ
れる。 初期ポインタが検査されてバースト配列初期ポ
インタ・リスト１０１ｂに配置される順序は次の
通りである。 (1) 据置不可能データ (2) もはや据置不可能となつた据置可能データ (3) 優先順位の高い音声 (4) 優先順位の低い音声 (5) いまだに据置可能な据置可能データ 据置可能初期ポインタは19.2K、9.6K、4.8K及
び4.2Kの順に検査される。主リストは、各速度
において残留リストの前に検査される。 トラフイツクのバースト トラフイツクのバーストの準備のために、バー
スト優先順位割当装置７４はレジスタ・フアイル
１０８及びポインタ制御装置１１２の制御の下に
バースト配列初期ポインタ・リスト１０１ｂから
最も高い優先順位の初期ポインタを取り出し、該
ポインタをアドレス・レジスタ１０４にロードす
る。タイミング及び獲得装置３４がTBB５４か
ら第１チヤネル区画のバーストを要求する信号を
線１３８を介して送信するとき、ポインタ制御装
置１１２はスロツト計数値復号ROS１１４によ
つて決定されたように各14番目のSCMスロツト
においてバースト優先順位KAM１００へのアク
セスを実行することによつてこれに応答する。こ
のSCMスロツトは第６図に示されているように
SCM構成のための更新スロツトの位置に対応す
る。このアクセスによつて、バースト優先順位
RAM１００から次のリスト項目が取り出され、
該リスト項目はバーストされRAMレジスタ・フ
アイル１２２にロードされる。RAMレジスタ・
フアイル１２２の２つの位置はこの目的のために
使用され、これらの一方の位置はリストをアクセ
スするのに使用され且つ他方の位置にはこのよう
にアクセスされた項目がロードされる。これらの
フアイル位置の役割は各項目をバーストするのに
使用されるときに逆転する。 トラフイツクのバーストを行つている間に、タ
イミング及び獲得装置３４はバースト優先順位割
当装置７４に線１３８を介して次の区画要求を与
える。“次区画要求”が生じる毎に、RAMレジ
スタ・フアイル１２２の位置の役割が逆転するだ
けでなく適当なRAMレジスタ・フアイル１２２
の位置が次区画レジスタ１２４にロードされる。
このように、前のSCM更新スロツトの後約８マ
イクロ秒の時間である次のSCM更新スロツトの
間、区画アドレス・リスト中の次の要素が取り出
されてRAMレジスタ・フアイル１２２にロード
される。これは、次の区画アドレスが要求された
ときに次区画レジスタ１２４に転送するための準
備である。次の区画アドレスは前のアドレスの後
約12ヤマイクロ秒要求されなければならない。し
たがつて、SCM走査動作は、送信されるべき新
しいTBB区画のためにタイミング及び獲得領域
３４から要求が受信される速度より高い速度で
SCM更新入口点を通過しなければならない。 バースト優先順位RAM１００中で“最後項
目”ビツトがオンの項目に遭遇すると、その項目
は次の項目のアクセスのために使用されず、バー
スト配列初期ポインタ・リスト１０１ｂ中の次の
初期ポインタがアクセスされる。次区画レジスタ
１２４中で妥当でない初期ポインタに遭遇する
と、送信リストがバースト優先順位RAM１００
において使い尽されたときに行われたように、次
区画レジスタ１２４がそのフレームの残りの部分
のためにその状態にロツクされる。妥当でない区
画アドレスが与えられたとき、タイミング及び獲
得装置３４はチヤネルがバーストされないように
する。 各フレームの終点においては、引き続きバース
トが行われる場合に次のバーストにおいて使用さ
れるRAMレジスタ・フアイル１２２中の区画ア
ドレスが領域１０１ａ中の新しい固定記憶位置初
期ポインタとして記憶される。これは、バースト
が停止したときに使用される送信リストのためで
ある。妥当でない区画アドレスは、トラフイツク
のバーストの間に使い尽くされた送信リストのた
めに領域１０１ａ中に固定記憶位置初期ポインタ
として記憶される。 データ・ポートの同期化のための装置の概説 SCC２２はデータ・ポート１４，１６及び１８
を介してローカル地球データ源とインターフエー
スをとることができる。前述のようにSCC中のデ
ータ・ポートは、表に示されているように、便
宜上、１つのデイジタル・データ処理ユニツト
（DDPU）１５当り１つ又は２つのデータ・ポー
トの割合でパツケージングされる。各種データ・
ポートのための制御及びデータ・インターフエー
ス・プロトコルは表に示されている。
【表】
第１８図はDDPU１５を示す機能ブロツク図
である。各DDPU１５すなわちポート１４，１
６又は１８は表に特定されたインターフエース
に適応するためのインターフエース回路及び制御
装置２００を有する。柔軟バツフア２０２は外部
インターフエース・タイミングと内部SCCタイミ
ングとの間の差異を補償するようにデータ・バツ
フア読出及び書込ポインタを管理する。情報が柔
軟バツフア２０２に入る速度とバツフア２０２か
ら出る速度との間の最悪の場合の非同期変動を補
償するためにこれら２つのポインタの間の分離は
最小に維持される。正方向エラー訂正コード装置
（以下、FEC装置と略称）２０６はSCPの制御の
下にFECを選択的にデータ・ポートに印加する
ことができる。例えば、224Kbps以下の速度を有
する中速データ・ポート１６及び低速データ・ポ
ート１４に対しては、FECはデイジタル・スイ
ツチ３０中の符号器５８によつて主として印加で
き、したがつて共用FEC回路を使用することが
できる。この場合、例えば、QR（16，18）に短
縮される２次剰余コード（17，19）を使用でき
る。224Kbps以上の速度を有する高速データ・ポ
ート１８に対しては、例えば、（32，28）渦巻コ
ードを使用できる。高速の場合、FECはDDPU
１５における受信において訂正されるデータ及び
送信に適用できる。データ活動圧縮装置（DAC）
２０４はDDPU１５内の各ポートに設けられて
いる。前述のように、DACはVACに類似してい
る。これは、フレーム中の各バイトが前のフレー
ム中で送信された最後のバイトと同じ場合に情報
が送信されない点においてである。宛先のSCCが
予定していた１チヤネル分の情報を受信しないと
きには、チヤネル持続時間の間において前に受信
された最後のバイトを繰り返す。このことによ
り、送信局における別のポートによつて使用され
る送信バースト中のチヤネル時間スロツトが自由
になる。目的の宛先データ・ポートに向けて送信
される最後のチヤネルにおいて受信されるデータ
の最後のバイトを繰り返して発生できるように
DAC動作が行われたことを受信局のデータ・ポ
ートは認識できなければならない。 この問題は、TDMAフレームによつて１チヤ
ネル分の情報を送信するための基本データ速度の
整数倍でないデータ速度を有するデータ・ポート
の場合に複雑になる。例えば、TDMAフレーム
（15ミリ秒毎）による１チヤネル（60バイト）分
の情報の送信が32Kbpsデータ速度に等しい
TDMAシステムにおいて、ローカル・データ・
ポートが48Kbpsデータ速度を有するデータ源を
サービスすると、データ源は送信局のための基本
データ率の1.5倍で動作する。48Kbpsデータ・ポ
ートに適応するために、送信局は偶数番目のフレ
ーム毎に２つのチヤネルを及び奇数番目のフレー
ム毎に１つのチヤネルを送信する。この技術は、
偶数番目のフレーム毎に２つのチヤネルを且つ奇
数番目のフレーム毎に１つのチヤネルを送信する
ことを制御してネツト・データ伝送速度を
48Kbpsにするパターン発生器を送信局において
使用することにより具体化される。 しかしながら、連続したフレーム中で繰返パタ
ーンを使用すると、受信局に別の問題が生じる。
この問題は、予定の最大数のチヤネルより少いチ
ヤネルが受信されるTDMAフレームと、DAC動
作のために送信局によつて送られる情報が無い状
態とをどのようにして区別するかという問題であ
る。この問題は、ネツトワーク中のすべての関係
局に対して40個のTDMAフレーム毎に１回
TDMAネツトワーク内の基準局によつて送られ
る特別の基準バーストの形で同期信号を使用する
ことによつて解決される。この特別の基準バース
トはネツトワークに関係する各地球局中のローカ
ル・データ・ポートを同期化する。各データ・ポ
ートは同期装置に接続されたパターン発生器を有
する。このパターン発生器は衛星通信システム全
体を通して均一に同期がとられたパターンを特定
のデータ速度のデータ・ポートに対して発生す
る。特定のパターンのためのパターン発生器はシ
ステム中の各データ・ポートのために同期的に動
作する。 各受信局中の受信バースト・バツフアは到来す
るチヤネル分の情報を受けて、これらをデイジタ
ル・スイツチング装置を介して目的のデータ・ポ
ートに与える。各データ・ポートは、１バイトの
幅で且つ256バイトの長さであつて４チヤネル分
の情報を記憶できる受信RAMを有する。RBBが
１つの完全なチヤネル分の情報（60バイト）を受
けると、RBBは連続レジスタの情報をそのチヤ
ネルからデータ・ポートに送り、書込ポインタに
よつて示される受信RAM中の位置に記憶させ
る。受信RAMは循環メモリとして動作する。読
出ポインタは、１バイトの情報がデータ・ポート
からローカル・データ・ユーザに送信される準備
が完了した受信メモリ中の位置を指定する。書込
ポインタはシステム同期パターン発生器と同期が
とられた状態でインデツクスされる。読出ポイン
タはローカル・データ・ユーザによつて与えられ
る外部クロツクと同期がとられた状態でインデツ
クスされる。書込ポインタと読出ポインタとの距
離は、衛星からの受信及びローカル・データ・ユ
ーザーへの再送信の相対速度に応じて変化する。
したがつて、受信バツフアはデータ・ポート中の
柔軟バツフアとみなすことができる。読出ポイン
タによつてアクセスされる受信メモリの位置はバ
イト情報の直列化を可能にしてローカル・デー
タ・ユーザーへ再送信できるように８バイト幅の
シフトレジスタに出力される。 データ・ポートによつてRBBから受信された
各バイト・データは、DACビツト位置とともに
書込ポインタによつて指定された受信メモリの位
置に記憶される。データは実際に受信局において
受信されて受信バースト・バツフア中に存在する
ので、DACビツトはオフである。読出ポインタ
が受信メモリ中の各バイト情報をアクセスすると
き、受信メモリはDACビツトが“オフ”状態に
あるときにのみ該バイト情報を出力シフトレジス
タに転送する。受信メモリに記憶された１バイト
の情報が読出ポインタによつて出力シフトレジス
タに転送されると、該バイトは“オン”状態に切
換わつたDACビツトとともに受信メモリの同じ
位置に再書込みされる。その後も、読出ポインタ
が依然として“オン”状態のDACフイールドを
有する受信メモリ中のバイトをアクセスしていれ
ば、１バイト幅の出力シフトレジスタの内容が変
更されず、したがつてその内容は最後のフレーム
から受信した最後のバイトと同じままである。 記憶された48Kbpsデータ送信局から受信局へ
送信する間、連続したチヤネル対のデータ（それ
ぞれ60バイト）は最初に生じた信号中の最後のバ
イトと同一の各バイトを２番目に生じたチヤネル
中に有することができる。これは送信局における
データ・ポート中で比較されて一致が検出される
状況でありDACの要件を満たすものである。
48Kbpsデータ・ポートのために通常２チヤネル
分の情報が送られるTDMAフレーム中でかかる
状況が生じたものと仮定する。データ・ポートは
第１チヤネル分の情報を送信するが第２チヤネル
分の情報の送信を省略する。送信局は、この
TDMAフレーム中に予定の２チヤネル時間スロ
ツトのかわりに１つのチヤネルのみの時間スロツ
トを割り当てる。単一チヤネルの情報は衛星トラ
ンスポンダを介して送信され受信局において受信
され受信バースト・バツフアに記憶される。受信
局中の同期化パターン発生器は送信局中のデー
タ・ポートにおけるパターン発生器と調和して動
作するように同期化される。したがつて、受信バ
ースト・バツフア中の最初に受信されたチヤネル
のバイトが受信局中のデータ・ポートに連続的に
入力されるとき、これらのバイトは通常通り書込
ポインタによつて指定される受信メモリの連続位
置に記憶される。しかしながら、最初のチヤネル
中の最後のバイトがデータ・ポートに入力される
とき、受信バースト・バツフア中には予定通り第
２チヤネルが記憶されていないことを同期パター
ン発生器が検出する。受信メモリのための書込ポ
インタは通常の動作の間連続的にインデツクスさ
れるが、受信メモリ中で指定されたバイト・フイ
ールドには情報は書込まれない。しかしながら、
DAC動作によつて送信が省略された第２チヤネ
ルに相当する受信メモリに書き込まれた60個の空
白バイトのそれぞれのために“オン”状態の
DACビツト・フイールドが書込まれる。 循環受信メモリが同期化パターン発生器によつ
て確立されるリズムによつてインデツクスされる
とき、読出ポインタは第１の空白バイト位置を指
定しDACビツトが“オン”状態にあることを検
出する。したがつて、この空白バイト及び受信
RAMに記憶された他の59個の連続した空白バイ
トのために、８ビツト幅の出力シフトレジスタは
その内容を変更しない。したがつて、各バイトが
前のフレーム中の最後の受信バイトと同一である
60個のバイトからなるデータ・ブロツクが外部ク
ロツク速度でローカル・データ・ユーザに出力さ
れる。 TDMAシステム全体にわたつて同一データ速
度で動作するすべてのデータ・ポートのための送
信及び受信パターン発生器を同期化することによ
つて、データ速度が整数倍でないデータ・ポート
に適応するためにビツトを詰め込む必要がなくな
り、データ活動圧縮動作を実行できる。 送信データ・ポートから衛星トランスポンダを介
して受信データ・ポートに至る信号路の概説 第１９Ａ図及び第１９Ｂ図は局１における送信
データ・ポートＸから衛星トランスポンダ５を介
して局２における受信データ・ポートＹに至る信
号路を示す。データは第１８図に示された入力１
９４から第２５図に示された入力レジスタ１９５
及び１９６を介して送信RAM２１４に入力され
る。送信RAM２１４は後に説明するように、入
力データのためにデータ・バツフア動作を行うと
ともに柔軟バツフア動作を行う。データは第２０
図に詳細に示されている送信パターン発生器２２
４の制御の下に送信RAM２１４から読み出され
て送信レジスタ２１６に入力される。送信RAM
２１４から読み出されるデータの各バイトは送信
レジスタ２１６からポート・レジスタ２０に連続
的に与えられ、レジスタ２１６及び２２０中のデ
ータは比較器２１８中で比較され、両者が等しく
ない場合には出力８５のDACビツトが０となり、
両者が等しいときには上記DACビツトが１とな
る。前述のように、送信RAM２１４から読み出
されたデータの各バイトに対するDACビツトは
線８５を介して、待ち行列制御ROS８８に出力
される。レジスタ２１６中のこれに対応するデー
タのバイトは線４４ａを介して送信バースト・バ
ツフア５４に出力される。データ・ポートＸの送
信パターン発生器２２４を線７８を介して選択し
且つ線４４ａの特定バイトのデータ出力のための
TBBアドレスを線８２に出力するSCM５０内の
SCMスロツトは前述のようにTBB５４にロード
される。ポート活動メモリ９６はSCM５０中に
別個に存在するSCMスロツトの数と同じ数の１
ビツト記憶位置を有し、ポート活動メモリ９６中
のこれらの１ビツト位置は、SCM５０内のスロ
ツトをスロツト計数値７５によつてアクセスする
のと同時且つ同じ順序でアクセスされる。待ち行
列制御ROS８８はポート活動メモリ９６への出
力１３１を有する。この出力は各フレームの開始
点においてポート活動メモリ９６中のすべてのビ
ツトを“１”というDAC値にリセツトする。
SCM５０に対する60個のSCMの走査のそれぞれ
の間に、待ち行列制御ROS８８は各SCMスロツ
トに対応したポート活動メモリ９６中のビツト位
置を同時にアクセスし、SCM５０によつて線７
８を介して選択されているデータ・ポート１５中
の比較器２１８から線８５に与えられる対応した
DACビツトが０という値を示すとき、ポート活
動メモリ９６中のいずれの１ビツト位置も活動を
示す０というDAC値にセツトする。ポート活動
メモリ９６の対応したアクセス位置に記憶されて
いる０値はフレームのリセツトの間１という非活
動値に再びリセツトされることはない。このよう
にして、特定フレームの始点において、レジスタ
２２０に記憶されている前のフレームのデータの
最後のバイトが、レジスタ２１６に記憶されてい
る現在のフレームにおけるデータ・ポート１５の
ための第１バイト・データに等しく且つ現在のフ
レームのために送信RAM２１４に記憶されてい
る他の60XN個（Ｎは整数）に等しければ、比較
器２１８は線４４ａを介してTBB５４に転送さ
れるすべてのバイトのために１という値のDAC
ビツトを線８５に発生する。これにより、ポート
活動メモリ９６の対応した１ビツト・スロツトを
現在のフレームの始点において１という非活動値
にリセツトした待ち行列制御ROS８８がこの現
在のフレームの間中この対応した１ビツト値を０
にセツトすることはなくなる。 前述のように、バースト優先順位装置７４は各
TDMAフレームの間データ・ポートの各カテゴ
リーのリストを編集し次のフレームの間のバース
トのための準備をする。前述のように、SCM５
０に対する特定のバイト走査の間、例えば
56Kbpsデータ・ポートに関する待ち行列が形成
される60番目の走査の間、スロツト計数値７５が
SCM５０中の走査の間、スロツト計数値７５が
SCM５０中の連続したSCMスロツトのアクセス
を増加させるとき、SCM５０内において56Kbps
データ・ポートのための特定のSCMスロツトに
遭遇し、ポート活動メモリ９６中の対応した１ビ
ツト活動表示子が待ち行列制御ROS８８に出力
される。その特定のデータ・ポートがデータ活動
圧縮されていることすなわち現在のフレーム中の
データのすべてのバイトがこのデータ・ポートの
ための前のフレーム中の最後のバイトに等しいこ
とがポート活動メモリ９６中の活動表示子によつ
て示されると、待ち行列制御ROS８８は線９４
を介してバースト優先順位装置７４に付勢信号を
送信せず、したがつて、SCM５０中でアクセス
されるSCMスロツトから線８２に出力される
TBBアドレスは次のフレームの間送信のために
待機させられることはない。 他方、送信RAMにおいてアクセスされレジス
タ２１６にロードされたバイトがレジスタ２２０
中の次の先行バイト・データに等しくない場合、
比較器２１８は０というDACビツト値を線８５
を介して待ち行列制御ROS８８に出力する。待
ち行列制御ROS８８はポート活動メモリ９６中
のアクセスされた１ビツト位置に線１３１を介し
て信号を発生し、その位置を０という値にセツト
し、線７８によつて選択中のデータ・ポートに関
連したSCM５０中の対応したSCMスロツトがポ
ート活動をしていることを示し、これにより
SCMスロツトから線８２に出力されるTBBアド
レスに関連したTBB区画が次のTDMAフレーム
の間においてバーストされるためにバースト優先
順位装置７４中に待機させられることを示す。 表は、32Kbpsデータ速度のためのデイジタ
ル・スイツチ及びデータ・ポートの動作を示すも
のである。DAC動作は表を参照することによ
つてより良く理解できるであろう。データ・ポー
ト１５の32Kbpsというデータ速度は持続時間が
15ミリ秒のTDMAフレームのそれぞれについて
１バイトが８ビツトの60バイトのチヤネル１つが
生じる基本データ速度に等しい。これは、デー
タ・ポート１５に接続されたデイジタル・スイツ
チ３０の最小連続データ送信速度であるが、
DAC動作がわかりやすく説明するためにかかる
データ速度で動作するものとする。表はフレー
ム１乃至４を示す。これらのフレームのそれぞれ
においてデータの60個のバイトが送信データ・ポ
ート１５の送信RAM２１４に累積される。パタ
ーン発生器２２４は１つのフレーム中の60回の
SCM走査のそれぞれの間にデータの１個のバイ
トをレジスタ２１６に転送することを線２２７を
介して可能にする。これら60個のバイトはそれぞ
れこれに対応した連続したSCM走査のそれぞれ
の間に線４４ａを介してTBB５４に連続的に送
信される。 第１９Ａ図及び第１９Ｂ図に示されたTBB５
４のＡ側は、それぞれが60バイトの水平行として
示された区画を有する。これらの行は、連続した
行中の対応したバイト位置がマトリツクス中の垂
直方向に並置されるように構成される。TBB５
４の記憶パターンの説明を簡単にするために、
TBB中のバイト位置は第１９Ａ図に示されるよ
うに一般的なマトリツクス表示で示すものとす
る。第１水平行のバイト位置はマトリツクス要素
a1,1；a1,2……a1,60によつて示されている。TBB
５４中の第２水平行は第１水平行中の対応したバ
イト位置の下にそれぞれ並置されるバイト位置を
有し、a2,1；a2,2……a2,60によつて示されている。
好ましい実施例においてはTBB５４はそれぞれ
60バイトからなる384個の区画を有し、したがつ
てTBB５４のＡ側の最後の行はそれぞれ前の区
画中の対応した60個のバイト位置に並置され
a384,1；a384,2；……a384,60によつて示される60個
のバイト位置を有する。 スロツト計数値７５によるSCM５０の走査の
間、データ・ポートＸに対応したSCMスロツト
に遭遇すると、SCM５０から線８２を介して出
力されるTBB区画アドレスは、ポート選択線７
８によつて示されるデータ・ポートＸに対応した
TBB５４中の水平行区画をアクセスする。線８
２を介してアクセスされる水平区画行内の特定の
バイト位置はTBB５４に入力されたバイト走査
計数値７７によつて指定される。バイト走査計数
値７７はこれに対応したバイト位置１乃至60をイ
ンデツクスする。この例に使用されている
32Kbpsデータ・ポートの場合、データ・ポート
から線４４ａを介してTTBB５４に送信される
データの60個のバイトは例えば１番目の行区画の
記憶位置a1,1乃至a1,60にロードされる。 SCM５０の各SCM走査の間、データ・ポート
Ｘに対応したSCMスロツトに遭遇すると、信号
が送信パターン発生器２２４に入力されることに
よつてSCM５０から線７８を介してデータ・ポ
ートＸが選択される。パターン発生器２２４から
線２２７を介してレジスタ２１６に与えられる付
勢信号は送信RAM２１４に記憶されたデータの
60個のバイトのうちの１つをアクセスし、アクセ
スにより送信RAM２１４からレジスタ２１６に
移されたバイトとレジスタ２２０に保持された１
つ前のバイト・データとを比較器２１８に比較さ
せる。比較器２１８は、前述のように、適当な
DACビツトを線８１を介して待ち行列制御ROS
８８に出力する。SCM５０の60番目の走査の間、
ポート活動メモリ９６中の累積DACビツトがポ
ートが活動していることを示すと、SCM５０か
ら線８２を介して出力され且つバースト優先順位
装置７４によつて待機させられていたTBB区画
レジスタがすべての32Kbpsデータ・ポートに対
して与えられる。 次のTDMAフレームにおいて、バースト優先
順位装置７４は、前述のように、前のフレームに
おいて編集された優先順位が割当てられたTBB
区画アドレスのリストに基いてTBB５４中の水
平行をなす区画のうち選択されたものをアクセス
する。バースト優先順位装置７４がバーストを行
うためにTBB５４をアクセスするとき、全体の
行区画、ai,1乃至ai,60が出力線４５を介して送信時
間分割スイツチにバーストされる。ここにおいて
前述のように、32ビツト宛先アドレスが60バイト
からなる１チヤネル分のデータに付加され、バー
スト・モデム２４を介して衛星トランスポンダ５
に送信される。32Kbpsデータ・ポートに関する
この送信動作が表に要約されている。表を参
照するに、送信フレーム番号１においては、前デ
ータの反復繰返しでないことを示す少くとも１つ
のDACビツトが存在し、したがつてポート活動
メモリ中の累積DACビツトが活動を表示し、対
応するTBB区画が待機された後送信される。
である。各DDPU１５すなわちポート１４，１
６又は１８は表に特定されたインターフエース
に適応するためのインターフエース回路及び制御
装置２００を有する。柔軟バツフア２０２は外部
インターフエース・タイミングと内部SCCタイミ
ングとの間の差異を補償するようにデータ・バツ
フア読出及び書込ポインタを管理する。情報が柔
軟バツフア２０２に入る速度とバツフア２０２か
ら出る速度との間の最悪の場合の非同期変動を補
償するためにこれら２つのポインタの間の分離は
最小に維持される。正方向エラー訂正コード装置
（以下、FEC装置と略称）２０６はSCPの制御の
下にFECを選択的にデータ・ポートに印加する
ことができる。例えば、224Kbps以下の速度を有
する中速データ・ポート１６及び低速データ・ポ
ート１４に対しては、FECはデイジタル・スイ
ツチ３０中の符号器５８によつて主として印加で
き、したがつて共用FEC回路を使用することが
できる。この場合、例えば、QR（16，18）に短
縮される２次剰余コード（17，19）を使用でき
る。224Kbps以上の速度を有する高速データ・ポ
ート１８に対しては、例えば、（32，28）渦巻コ
ードを使用できる。高速の場合、FECはDDPU
１５における受信において訂正されるデータ及び
送信に適用できる。データ活動圧縮装置（DAC）
２０４はDDPU１５内の各ポートに設けられて
いる。前述のように、DACはVACに類似してい
る。これは、フレーム中の各バイトが前のフレー
ム中で送信された最後のバイトと同じ場合に情報
が送信されない点においてである。宛先のSCCが
予定していた１チヤネル分の情報を受信しないと
きには、チヤネル持続時間の間において前に受信
された最後のバイトを繰り返す。このことによ
り、送信局における別のポートによつて使用され
る送信バースト中のチヤネル時間スロツトが自由
になる。目的の宛先データ・ポートに向けて送信
される最後のチヤネルにおいて受信されるデータ
の最後のバイトを繰り返して発生できるように
DAC動作が行われたことを受信局のデータ・ポ
ートは認識できなければならない。 この問題は、TDMAフレームによつて１チヤ
ネル分の情報を送信するための基本データ速度の
整数倍でないデータ速度を有するデータ・ポート
の場合に複雑になる。例えば、TDMAフレーム
（15ミリ秒毎）による１チヤネル（60バイト）分
の情報の送信が32Kbpsデータ速度に等しい
TDMAシステムにおいて、ローカル・データ・
ポートが48Kbpsデータ速度を有するデータ源を
サービスすると、データ源は送信局のための基本
データ率の1.5倍で動作する。48Kbpsデータ・ポ
ートに適応するために、送信局は偶数番目のフレ
ーム毎に２つのチヤネルを及び奇数番目のフレー
ム毎に１つのチヤネルを送信する。この技術は、
偶数番目のフレーム毎に２つのチヤネルを且つ奇
数番目のフレーム毎に１つのチヤネルを送信する
ことを制御してネツト・データ伝送速度を
48Kbpsにするパターン発生器を送信局において
使用することにより具体化される。 しかしながら、連続したフレーム中で繰返パタ
ーンを使用すると、受信局に別の問題が生じる。
この問題は、予定の最大数のチヤネルより少いチ
ヤネルが受信されるTDMAフレームと、DAC動
作のために送信局によつて送られる情報が無い状
態とをどのようにして区別するかという問題であ
る。この問題は、ネツトワーク中のすべての関係
局に対して40個のTDMAフレーム毎に１回
TDMAネツトワーク内の基準局によつて送られ
る特別の基準バーストの形で同期信号を使用する
ことによつて解決される。この特別の基準バース
トはネツトワークに関係する各地球局中のローカ
ル・データ・ポートを同期化する。各データ・ポ
ートは同期装置に接続されたパターン発生器を有
する。このパターン発生器は衛星通信システム全
体を通して均一に同期がとられたパターンを特定
のデータ速度のデータ・ポートに対して発生す
る。特定のパターンのためのパターン発生器はシ
ステム中の各データ・ポートのために同期的に動
作する。 各受信局中の受信バースト・バツフアは到来す
るチヤネル分の情報を受けて、これらをデイジタ
ル・スイツチング装置を介して目的のデータ・ポ
ートに与える。各データ・ポートは、１バイトの
幅で且つ256バイトの長さであつて４チヤネル分
の情報を記憶できる受信RAMを有する。RBBが
１つの完全なチヤネル分の情報（60バイト）を受
けると、RBBは連続レジスタの情報をそのチヤ
ネルからデータ・ポートに送り、書込ポインタに
よつて示される受信RAM中の位置に記憶させ
る。受信RAMは循環メモリとして動作する。読
出ポインタは、１バイトの情報がデータ・ポート
からローカル・データ・ユーザに送信される準備
が完了した受信メモリ中の位置を指定する。書込
ポインタはシステム同期パターン発生器と同期が
とられた状態でインデツクスされる。読出ポイン
タはローカル・データ・ユーザによつて与えられ
る外部クロツクと同期がとられた状態でインデツ
クスされる。書込ポインタと読出ポインタとの距
離は、衛星からの受信及びローカル・データ・ユ
ーザーへの再送信の相対速度に応じて変化する。
したがつて、受信バツフアはデータ・ポート中の
柔軟バツフアとみなすことができる。読出ポイン
タによつてアクセスされる受信メモリの位置はバ
イト情報の直列化を可能にしてローカル・デー
タ・ユーザーへ再送信できるように８バイト幅の
シフトレジスタに出力される。 データ・ポートによつてRBBから受信された
各バイト・データは、DACビツト位置とともに
書込ポインタによつて指定された受信メモリの位
置に記憶される。データは実際に受信局において
受信されて受信バースト・バツフア中に存在する
ので、DACビツトはオフである。読出ポインタ
が受信メモリ中の各バイト情報をアクセスすると
き、受信メモリはDACビツトが“オフ”状態に
あるときにのみ該バイト情報を出力シフトレジス
タに転送する。受信メモリに記憶された１バイト
の情報が読出ポインタによつて出力シフトレジス
タに転送されると、該バイトは“オン”状態に切
換わつたDACビツトとともに受信メモリの同じ
位置に再書込みされる。その後も、読出ポインタ
が依然として“オン”状態のDACフイールドを
有する受信メモリ中のバイトをアクセスしていれ
ば、１バイト幅の出力シフトレジスタの内容が変
更されず、したがつてその内容は最後のフレーム
から受信した最後のバイトと同じままである。 記憶された48Kbpsデータ送信局から受信局へ
送信する間、連続したチヤネル対のデータ（それ
ぞれ60バイト）は最初に生じた信号中の最後のバ
イトと同一の各バイトを２番目に生じたチヤネル
中に有することができる。これは送信局における
データ・ポート中で比較されて一致が検出される
状況でありDACの要件を満たすものである。
48Kbpsデータ・ポートのために通常２チヤネル
分の情報が送られるTDMAフレーム中でかかる
状況が生じたものと仮定する。データ・ポートは
第１チヤネル分の情報を送信するが第２チヤネル
分の情報の送信を省略する。送信局は、この
TDMAフレーム中に予定の２チヤネル時間スロ
ツトのかわりに１つのチヤネルのみの時間スロツ
トを割り当てる。単一チヤネルの情報は衛星トラ
ンスポンダを介して送信され受信局において受信
され受信バースト・バツフアに記憶される。受信
局中の同期化パターン発生器は送信局中のデー
タ・ポートにおけるパターン発生器と調和して動
作するように同期化される。したがつて、受信バ
ースト・バツフア中の最初に受信されたチヤネル
のバイトが受信局中のデータ・ポートに連続的に
入力されるとき、これらのバイトは通常通り書込
ポインタによつて指定される受信メモリの連続位
置に記憶される。しかしながら、最初のチヤネル
中の最後のバイトがデータ・ポートに入力される
とき、受信バースト・バツフア中には予定通り第
２チヤネルが記憶されていないことを同期パター
ン発生器が検出する。受信メモリのための書込ポ
インタは通常の動作の間連続的にインデツクスさ
れるが、受信メモリ中で指定されたバイト・フイ
ールドには情報は書込まれない。しかしながら、
DAC動作によつて送信が省略された第２チヤネ
ルに相当する受信メモリに書き込まれた60個の空
白バイトのそれぞれのために“オン”状態の
DACビツト・フイールドが書込まれる。 循環受信メモリが同期化パターン発生器によつ
て確立されるリズムによつてインデツクスされる
とき、読出ポインタは第１の空白バイト位置を指
定しDACビツトが“オン”状態にあることを検
出する。したがつて、この空白バイト及び受信
RAMに記憶された他の59個の連続した空白バイ
トのために、８ビツト幅の出力シフトレジスタは
その内容を変更しない。したがつて、各バイトが
前のフレーム中の最後の受信バイトと同一である
60個のバイトからなるデータ・ブロツクが外部ク
ロツク速度でローカル・データ・ユーザに出力さ
れる。 TDMAシステム全体にわたつて同一データ速
度で動作するすべてのデータ・ポートのための送
信及び受信パターン発生器を同期化することによ
つて、データ速度が整数倍でないデータ・ポート
に適応するためにビツトを詰め込む必要がなくな
り、データ活動圧縮動作を実行できる。 送信データ・ポートから衛星トランスポンダを介
して受信データ・ポートに至る信号路の概説 第１９Ａ図及び第１９Ｂ図は局１における送信
データ・ポートＸから衛星トランスポンダ５を介
して局２における受信データ・ポートＹに至る信
号路を示す。データは第１８図に示された入力１
９４から第２５図に示された入力レジスタ１９５
及び１９６を介して送信RAM２１４に入力され
る。送信RAM２１４は後に説明するように、入
力データのためにデータ・バツフア動作を行うと
ともに柔軟バツフア動作を行う。データは第２０
図に詳細に示されている送信パターン発生器２２
４の制御の下に送信RAM２１４から読み出され
て送信レジスタ２１６に入力される。送信RAM
２１４から読み出されるデータの各バイトは送信
レジスタ２１６からポート・レジスタ２０に連続
的に与えられ、レジスタ２１６及び２２０中のデ
ータは比較器２１８中で比較され、両者が等しく
ない場合には出力８５のDACビツトが０となり、
両者が等しいときには上記DACビツトが１とな
る。前述のように、送信RAM２１４から読み出
されたデータの各バイトに対するDACビツトは
線８５を介して、待ち行列制御ROS８８に出力
される。レジスタ２１６中のこれに対応するデー
タのバイトは線４４ａを介して送信バースト・バ
ツフア５４に出力される。データ・ポートＸの送
信パターン発生器２２４を線７８を介して選択し
且つ線４４ａの特定バイトのデータ出力のための
TBBアドレスを線８２に出力するSCM５０内の
SCMスロツトは前述のようにTBB５４にロード
される。ポート活動メモリ９６はSCM５０中に
別個に存在するSCMスロツトの数と同じ数の１
ビツト記憶位置を有し、ポート活動メモリ９６中
のこれらの１ビツト位置は、SCM５０内のスロ
ツトをスロツト計数値７５によつてアクセスする
のと同時且つ同じ順序でアクセスされる。待ち行
列制御ROS８８はポート活動メモリ９６への出
力１３１を有する。この出力は各フレームの開始
点においてポート活動メモリ９６中のすべてのビ
ツトを“１”というDAC値にリセツトする。
SCM５０に対する60個のSCMの走査のそれぞれ
の間に、待ち行列制御ROS８８は各SCMスロツ
トに対応したポート活動メモリ９６中のビツト位
置を同時にアクセスし、SCM５０によつて線７
８を介して選択されているデータ・ポート１５中
の比較器２１８から線８５に与えられる対応した
DACビツトが０という値を示すとき、ポート活
動メモリ９６中のいずれの１ビツト位置も活動を
示す０というDAC値にセツトする。ポート活動
メモリ９６の対応したアクセス位置に記憶されて
いる０値はフレームのリセツトの間１という非活
動値に再びリセツトされることはない。このよう
にして、特定フレームの始点において、レジスタ
２２０に記憶されている前のフレームのデータの
最後のバイトが、レジスタ２１６に記憶されてい
る現在のフレームにおけるデータ・ポート１５の
ための第１バイト・データに等しく且つ現在のフ
レームのために送信RAM２１４に記憶されてい
る他の60XN個（Ｎは整数）に等しければ、比較
器２１８は線４４ａを介してTBB５４に転送さ
れるすべてのバイトのために１という値のDAC
ビツトを線８５に発生する。これにより、ポート
活動メモリ９６の対応した１ビツト・スロツトを
現在のフレームの始点において１という非活動値
にリセツトした待ち行列制御ROS８８がこの現
在のフレームの間中この対応した１ビツト値を０
にセツトすることはなくなる。 前述のように、バースト優先順位装置７４は各
TDMAフレームの間データ・ポートの各カテゴ
リーのリストを編集し次のフレームの間のバース
トのための準備をする。前述のように、SCM５
０に対する特定のバイト走査の間、例えば
56Kbpsデータ・ポートに関する待ち行列が形成
される60番目の走査の間、スロツト計数値７５が
SCM５０中の走査の間、スロツト計数値７５が
SCM５０中の連続したSCMスロツトのアクセス
を増加させるとき、SCM５０内において56Kbps
データ・ポートのための特定のSCMスロツトに
遭遇し、ポート活動メモリ９６中の対応した１ビ
ツト活動表示子が待ち行列制御ROS８８に出力
される。その特定のデータ・ポートがデータ活動
圧縮されていることすなわち現在のフレーム中の
データのすべてのバイトがこのデータ・ポートの
ための前のフレーム中の最後のバイトに等しいこ
とがポート活動メモリ９６中の活動表示子によつ
て示されると、待ち行列制御ROS８８は線９４
を介してバースト優先順位装置７４に付勢信号を
送信せず、したがつて、SCM５０中でアクセス
されるSCMスロツトから線８２に出力される
TBBアドレスは次のフレームの間送信のために
待機させられることはない。 他方、送信RAMにおいてアクセスされレジス
タ２１６にロードされたバイトがレジスタ２２０
中の次の先行バイト・データに等しくない場合、
比較器２１８は０というDACビツト値を線８５
を介して待ち行列制御ROS８８に出力する。待
ち行列制御ROS８８はポート活動メモリ９６中
のアクセスされた１ビツト位置に線１３１を介し
て信号を発生し、その位置を０という値にセツト
し、線７８によつて選択中のデータ・ポートに関
連したSCM５０中の対応したSCMスロツトがポ
ート活動をしていることを示し、これにより
SCMスロツトから線８２に出力されるTBBアド
レスに関連したTBB区画が次のTDMAフレーム
の間においてバーストされるためにバースト優先
順位装置７４中に待機させられることを示す。 表は、32Kbpsデータ速度のためのデイジタ
ル・スイツチ及びデータ・ポートの動作を示すも
のである。DAC動作は表を参照することによ
つてより良く理解できるであろう。データ・ポー
ト１５の32Kbpsというデータ速度は持続時間が
15ミリ秒のTDMAフレームのそれぞれについて
１バイトが８ビツトの60バイトのチヤネル１つが
生じる基本データ速度に等しい。これは、デー
タ・ポート１５に接続されたデイジタル・スイツ
チ３０の最小連続データ送信速度であるが、
DAC動作がわかりやすく説明するためにかかる
データ速度で動作するものとする。表はフレー
ム１乃至４を示す。これらのフレームのそれぞれ
においてデータの60個のバイトが送信データ・ポ
ート１５の送信RAM２１４に累積される。パタ
ーン発生器２２４は１つのフレーム中の60回の
SCM走査のそれぞれの間にデータの１個のバイ
トをレジスタ２１６に転送することを線２２７を
介して可能にする。これら60個のバイトはそれぞ
れこれに対応した連続したSCM走査のそれぞれ
の間に線４４ａを介してTBB５４に連続的に送
信される。 第１９Ａ図及び第１９Ｂ図に示されたTBB５
４のＡ側は、それぞれが60バイトの水平行として
示された区画を有する。これらの行は、連続した
行中の対応したバイト位置がマトリツクス中の垂
直方向に並置されるように構成される。TBB５
４の記憶パターンの説明を簡単にするために、
TBB中のバイト位置は第１９Ａ図に示されるよ
うに一般的なマトリツクス表示で示すものとす
る。第１水平行のバイト位置はマトリツクス要素
a1,1；a1,2……a1,60によつて示されている。TBB
５４中の第２水平行は第１水平行中の対応したバ
イト位置の下にそれぞれ並置されるバイト位置を
有し、a2,1；a2,2……a2,60によつて示されている。
好ましい実施例においてはTBB５４はそれぞれ
60バイトからなる384個の区画を有し、したがつ
てTBB５４のＡ側の最後の行はそれぞれ前の区
画中の対応した60個のバイト位置に並置され
a384,1；a384,2；……a384,60によつて示される60個
のバイト位置を有する。 スロツト計数値７５によるSCM５０の走査の
間、データ・ポートＸに対応したSCMスロツト
に遭遇すると、SCM５０から線８２を介して出
力されるTBB区画アドレスは、ポート選択線７
８によつて示されるデータ・ポートＸに対応した
TBB５４中の水平行区画をアクセスする。線８
２を介してアクセスされる水平区画行内の特定の
バイト位置はTBB５４に入力されたバイト走査
計数値７７によつて指定される。バイト走査計数
値７７はこれに対応したバイト位置１乃至60をイ
ンデツクスする。この例に使用されている
32Kbpsデータ・ポートの場合、データ・ポート
から線４４ａを介してTTBB５４に送信される
データの60個のバイトは例えば１番目の行区画の
記憶位置a1,1乃至a1,60にロードされる。 SCM５０の各SCM走査の間、データ・ポート
Ｘに対応したSCMスロツトに遭遇すると、信号
が送信パターン発生器２２４に入力されることに
よつてSCM５０から線７８を介してデータ・ポ
ートＸが選択される。パターン発生器２２４から
線２２７を介してレジスタ２１６に与えられる付
勢信号は送信RAM２１４に記憶されたデータの
60個のバイトのうちの１つをアクセスし、アクセ
スにより送信RAM２１４からレジスタ２１６に
移されたバイトとレジスタ２２０に保持された１
つ前のバイト・データとを比較器２１８に比較さ
せる。比較器２１８は、前述のように、適当な
DACビツトを線８１を介して待ち行列制御ROS
８８に出力する。SCM５０の60番目の走査の間、
ポート活動メモリ９６中の累積DACビツトがポ
ートが活動していることを示すと、SCM５０か
ら線８２を介して出力され且つバースト優先順位
装置７４によつて待機させられていたTBB区画
レジスタがすべての32Kbpsデータ・ポートに対
して与えられる。 次のTDMAフレームにおいて、バースト優先
順位装置７４は、前述のように、前のフレームに
おいて編集された優先順位が割当てられたTBB
区画アドレスのリストに基いてTBB５４中の水
平行をなす区画のうち選択されたものをアクセス
する。バースト優先順位装置７４がバーストを行
うためにTBB５４をアクセスするとき、全体の
行区画、ai,1乃至ai,60が出力線４５を介して送信時
間分割スイツチにバーストされる。ここにおいて
前述のように、32ビツト宛先アドレスが60バイト
からなる１チヤネル分のデータに付加され、バー
スト・モデム２４を介して衛星トランスポンダ５
に送信される。32Kbpsデータ・ポートに関する
この送信動作が表に要約されている。表を参
照するに、送信フレーム番号１においては、前デ
ータの反復繰返しでないことを示す少くとも１つ
のDACビツトが存在し、したがつてポート活動
メモリ中の累積DACビツトが活動を表示し、対
応するTBB区画が待機された後送信される。
【表】
表中の第２送信フレームは、データ・ポート
Ｘからデイジタル・スイツチ３０に出力される60
個のバイトからなるチヤネルの各バイトが前のフ
レーム１中の最後のバイトに等しいときの動作を
示す。この状況においては、比較器２１８によつ
て発生されるすべてのDACビツト１に等しいの
で、待ち行列制御ROS８８はポート活動メモリ
９６の対応した１ビツト位置の１累積値を保持
し、現在のフレーム中の60個のバイトはすべて前
のフレームにおいて最後に送信されたバイトと完
全に同じものであることが示される。したがつ
て、フレーム２の間、バースト優先順位装置７４
が次のフレームにおいて送信されるべき32Kbps
データ・ポートのリストを編集するとき、ポート
活動メモリ９６に記憶されたデータ・ポートＸの
ための活動無しの表示によつて、待ち行列制御
ROS８８は線９４を介してバースト優先順位装
置７４に付勢信号を送信するのを省略し、その結
果、線８２に出力されるデータ・ポートＸのため
の対応したTBB区画アドレスは次のフレームの
間に送信されるべき32Kbpsデータのリストに含
まれなくなる。このことが表中のフレーム番号
２によつて示されている。 表中の送信フレーム３及び４は、フレーム中
に前のフレームの最後のバイトの繰返しがいくつ
かあるが、フレーム中に繰返しでないバイトが生
じたときには、ポート活動メモリ９６に記憶され
たデータポートに対応した累積活動値が活動を示
し、これにより該フレームの間に生じる60個バイ
トからなるチヤネルが次のフレームにおける送信
のためにバースト優先順位装置７４中で待機させ
られる状況を示す。 デイジタル・スイツチ３０とデータ・ポート１
５のための送信動作、基準局３から衛星５にフレ
ーム基準バーストが転送される時点と同期がとら
れる。局１から送信されたパルスが基準局３から
発せられたフレーム基準バーストと同時に衛星ト
ランスポンダ５に到着するようにローカル送信フ
レーム同期パルスが線９１に発生する時点がロー
カルSCC局１において局所的にタイミング制御さ
れる。ローカル局１からバーストが送信される実
際の時点は、ローカル局１における送信フレーム
同期パルスの発生時点に対してバーストのために
ローカル局に割り当てられたTDMAフレーム中
の位置によつて特定される時間だけ遅らされる。
受信フレームは各ローカル局において線９３に信
号が発生する受信フレーム同期時間と指称される
時点から開始する。受信フレーム同期パルスは、
ローカル局による所与の信号の送信と受信の間の
ラウンド・トリツプ遅延時間に等しい時間だけロ
ーカル局における送信フレーム同期パルス発生時
点に対して遅らされる。TDMAネツトワーク中
のすべてのSCCの受信フレーム同期パルスは基準
局から衛星トランスポンダ５を介して送信される
フレーム基準バーストの受信時点と同期がとられ
ているので、SCC１，２及び３が送信フレーム０
の間に第４のSCCに整数個のチヤネルを送信する
場合、第４のSCCは受信フレームにおいて同数の
チヤネルを受信する。この動作は第３図に示され
るようにSCC２２に接続されたタイミング及び獲
得装置３４によつて行われる。 局１から衛星トランスポンダ５を介して送信さ
れるTDMAバーストは局２において受信される。
局２において、受信アドレス解釈装置６０は宛先
アドレスを復号してトラフイツク情報の関連した
60バイトのチヤネルが局２向けのものか否かを判
断する。トラフイツク情報のチヤネルが該ローカ
ル局向けのものならば、該チヤネルは柔軟バツフ
ア６２を介して受信バースト・バツフア（RBB）
６４に与えられる。該チヤネルは、バーストが受
信されたフレームが奇数番目か偶数番目かに応じ
てRBB６４のＡ側又はＢ側にロードされる。 第１９Ｂ図に示されたRBB６４は前述のよう
にTBB５４の構成と同じように構成れる。RBB
６４中の各水平行区画には、局１におけるTBB
５４中の60バイトのチヤネル区画から送信された
１チヤネル区画分の60バイトのデータがロードさ
れる。局１から局２へのデータ伝送を開始する前
に、局１のSCP３２は局２のSCP３２と通信を行
うことによつて局２への呼出しを開始し、局２に
おける宛先データ・ポートＹに送信を行う。局２
のSCP３２は呼出し持続時間の間局２の宛先デー
タ・ポートＹに関連した局２のRBB６４中の特
定のチヤネル区画を選択することによつてこれに
応答する。RBB６４の選択された区画を示す表
示子は局２におけるSCP３２によつて局１のSCP
３２へ伝達される。局１のSCP３２は、局２のデ
ータ・ポートＹに対応する局２のRBB６４中の
区画の表示子及び受信局の表示子として局１の送
信スペース信号バツフア１２６に記憶されるべき
宛先アドレスを決定する。したがつて、前述のよ
うに、局１におけるバースト優先順位装置７４が
１つのフレーム中のTDMAバーストの間TBB５
４をアクセスするとき、局１から局２に送信中の
TBB５４中の対応した区画に訂正宛先アドレス
を付加できるように区画アドレスもまた線１２３
を介して送信スペース信号バツフアに転送され
る。 このように、各TDMAフレームの間、送信局
１における32Kbpsデータ・ポートＸにおいては、
１チヤネル区画分の情報がTBB５４の水平行区
画に記憶され、該情報には局２のための宛先アド
レスに付加されることができ且つ該バーストの間
に局１のTDMAバースト中で送信され得る。局
２におけるこれに対応した受信フレームの間、宛
先アドレスが目的の受信局である局２を示すすべ
てのチヤネル分の情報は、対応する宛先アドレス
によつて指定されるRBB６４中の水平行チヤネ
ル区画にロードされる。局２のSCP３２が当初、
呼出しの準備を行つている間、SCM５０内の
SCMスロツトが選択され、この呼出しの間チヤ
ネル分の情報を受けるべき水平行区画のための
RBB区画アドレス及びデータ・ポートＹの表示
子が該SCMスロツトに書き込まれる。チヤネル
区画がRBB６４のＡ側にロードされるこのフレ
ームに続く受信フレームの間、RBB６４のＡ側
は該局のためのTBB５４と同様にSCM５０によ
つてアクセスされる。局２におけるローカル・ス
ロツト計数値７５′は、局１におけるローカル送
信フレーム同期パルスから導出されるスロツト計
数値７５と同様に局２におけるローカル送信フレ
ーム同期パルスから導出される。同様に、局２に
おけるバイト走査計数値７７′は局１におけるバ
イト走査計数値７７′と同様に局２におけるロー
カル・タイミングに対応する。各走査計数値７
７′が出力される間、局２のSCM５０はSCMス
ロツトを順次アクセスし、データ・ポートＹに対
応したSCMスロツトに遭遇する毎に、対応した
RBB区画アドレスが線８２を介してRBB６４の
Ａ側に出力され、バイト走査計数値７７′の値に
対応してアクセスされたチヤネル区画中の次のバ
イト・データが読み出され、記憶位置aj,1ないし
aj,60を順次インデツクスする。このようにして、
データを構成する60個のバイトは、受信TDMA
バーストからRBB６４にデータがロードされる
フレームに続く受信フレームの間線４４６を介し
てデータ・ポートＹに転送される。 データがRBB６４中の特定の水平行区画にロ
ードされるとき、RBBロード・メモリ２６６中
のビツトがオン状態となり、情報が実際に対応し
たRBB区画に受信されたことを示す。RBB６４
内の水平行区画内のデータの各バイトが線４４ｂ
を介してデータ・ポートに読み出されるとき、
RBBロード・メモリ２２６から出力される対応
したビツトが線２０８を介してデータ・ポートに
転送され、レジスタ２３０にもロードされるバイ
トに関連してレジスタ２３０にDAC表示子とし
て配置される。データがSCMスロツトによつて
アクセスされるRBB区画にあらわれれば、線２
０８上のRBBロード・ビツトが０となり、デー
タが実際に受信されたことを表示する。データ・
ポートＹに対応したSCMスロツトによつてアク
セスされるRBB区画中にデータが無いときにス
ロツト計数値７５′の各走査において、SCM５０
のスロツトがアクセスされると、RBBロード・
メモリ２２６はこの状態を示す２進値１を線２０
８に出力する。このDACビツトは受信RAM２３
２に連続的にロードされ、直前の受信フレームの
間アクセスされたRBB区画のための最後の受信
バイトが反復繰返されて出力線２４１を介してデ
ータ・ポートＹに向けて出力されなければならな
いことを示すように表示する。この動作が表に
示されている。この表に示されているように受信
フレーム１の間、局１から送信されるチヤネル分
の情報が局２におけるRBB６４のＡ側に受信さ
れ、該区画に対応したRBBにロードされたビツ
トが０となつて該区画がロードされたことを示
す。そして、60個のバイト・データが受信RAM
２３２に連続的にロードされ、線２４１を介して
出力される。 表の受信フレーム２の間、データ活動圧縮さ
れた１チヤネル分の情報が局１から送信されない
と、局２における受信フレーム２の間RBB６４
中に空の区画が生じる。RBBロード・メモリ２
２６は線２０８に２進値１を出力する。これによ
つてDACビツトは受信RAM２３２中の60個のバ
イト位置に対してオンとなる。これによりDAC
論理回路２３４は最後の区画位置aj,60中の最後の
バイトを60回繰り返して発生し、出力線２４１に
60個の同じバイトを反復して出力する。このよう
にして、所要の繰返チヤネル分のデータが、衛星
トランスポンダ５を介する送信に必要な帯域幅を
消費することなく受信データ・ポートＹに発生す
る。 表中の受信フレーム３及び４は受信フレーム
１と同様に取り扱われる。データ・ポートの受信
部が第２７図にブロツク図の形で示されている。
データ・ポートの受信部の動作は第２１図に詳細
に示されている受信パターン発生器２４４の制御
下におかれる。 パターン発生器の動作の概説 デイジタル・スイツチの基本データ速度である
32Kbpsの整数倍でないデータ速度の場合には、
第２０図に詳細に示されている送信パターン発生
器２２４及び第２１図に詳細に示されている受信
パターン発生器２４４は送信フレーム同期パルス
及び受信フレーム同期パルスによつて互いに同期
がとられ、この結果、チヤネル・データを周期的
に送信しないことによつてSCCの実効送信速度を
データ源のそれに等しくすることができる。 この動作は表を参照して説明できる。表
は、2.4Kbps、4.8Kbps、9.6Kbps、56Kbps、
112Kbps及び224Kbpsのデータ・パターンを発生
するためのパターン発生器の動作をデータ活動圧
縮論理回路の動作とともに示す。 2.4Kbpsのパターンは40個のフレーム毎に繰り
返され、224Kbpsパターンでは１フレーム当り７
個のチヤネルが常に生じる。
Ｘからデイジタル・スイツチ３０に出力される60
個のバイトからなるチヤネルの各バイトが前のフ
レーム１中の最後のバイトに等しいときの動作を
示す。この状況においては、比較器２１８によつ
て発生されるすべてのDACビツト１に等しいの
で、待ち行列制御ROS８８はポート活動メモリ
９６の対応した１ビツト位置の１累積値を保持
し、現在のフレーム中の60個のバイトはすべて前
のフレームにおいて最後に送信されたバイトと完
全に同じものであることが示される。したがつ
て、フレーム２の間、バースト優先順位装置７４
が次のフレームにおいて送信されるべき32Kbps
データ・ポートのリストを編集するとき、ポート
活動メモリ９６に記憶されたデータ・ポートＸの
ための活動無しの表示によつて、待ち行列制御
ROS８８は線９４を介してバースト優先順位装
置７４に付勢信号を送信するのを省略し、その結
果、線８２に出力されるデータ・ポートＸのため
の対応したTBB区画アドレスは次のフレームの
間に送信されるべき32Kbpsデータのリストに含
まれなくなる。このことが表中のフレーム番号
２によつて示されている。 表中の送信フレーム３及び４は、フレーム中
に前のフレームの最後のバイトの繰返しがいくつ
かあるが、フレーム中に繰返しでないバイトが生
じたときには、ポート活動メモリ９６に記憶され
たデータポートに対応した累積活動値が活動を示
し、これにより該フレームの間に生じる60個バイ
トからなるチヤネルが次のフレームにおける送信
のためにバースト優先順位装置７４中で待機させ
られる状況を示す。 デイジタル・スイツチ３０とデータ・ポート１
５のための送信動作、基準局３から衛星５にフレ
ーム基準バーストが転送される時点と同期がとら
れる。局１から送信されたパルスが基準局３から
発せられたフレーム基準バーストと同時に衛星ト
ランスポンダ５に到着するようにローカル送信フ
レーム同期パルスが線９１に発生する時点がロー
カルSCC局１において局所的にタイミング制御さ
れる。ローカル局１からバーストが送信される実
際の時点は、ローカル局１における送信フレーム
同期パルスの発生時点に対してバーストのために
ローカル局に割り当てられたTDMAフレーム中
の位置によつて特定される時間だけ遅らされる。
受信フレームは各ローカル局において線９３に信
号が発生する受信フレーム同期時間と指称される
時点から開始する。受信フレーム同期パルスは、
ローカル局による所与の信号の送信と受信の間の
ラウンド・トリツプ遅延時間に等しい時間だけロ
ーカル局における送信フレーム同期パルス発生時
点に対して遅らされる。TDMAネツトワーク中
のすべてのSCCの受信フレーム同期パルスは基準
局から衛星トランスポンダ５を介して送信される
フレーム基準バーストの受信時点と同期がとられ
ているので、SCC１，２及び３が送信フレーム０
の間に第４のSCCに整数個のチヤネルを送信する
場合、第４のSCCは受信フレームにおいて同数の
チヤネルを受信する。この動作は第３図に示され
るようにSCC２２に接続されたタイミング及び獲
得装置３４によつて行われる。 局１から衛星トランスポンダ５を介して送信さ
れるTDMAバーストは局２において受信される。
局２において、受信アドレス解釈装置６０は宛先
アドレスを復号してトラフイツク情報の関連した
60バイトのチヤネルが局２向けのものか否かを判
断する。トラフイツク情報のチヤネルが該ローカ
ル局向けのものならば、該チヤネルは柔軟バツフ
ア６２を介して受信バースト・バツフア（RBB）
６４に与えられる。該チヤネルは、バーストが受
信されたフレームが奇数番目か偶数番目かに応じ
てRBB６４のＡ側又はＢ側にロードされる。 第１９Ｂ図に示されたRBB６４は前述のよう
にTBB５４の構成と同じように構成れる。RBB
６４中の各水平行区画には、局１におけるTBB
５４中の60バイトのチヤネル区画から送信された
１チヤネル区画分の60バイトのデータがロードさ
れる。局１から局２へのデータ伝送を開始する前
に、局１のSCP３２は局２のSCP３２と通信を行
うことによつて局２への呼出しを開始し、局２に
おける宛先データ・ポートＹに送信を行う。局２
のSCP３２は呼出し持続時間の間局２の宛先デー
タ・ポートＹに関連した局２のRBB６４中の特
定のチヤネル区画を選択することによつてこれに
応答する。RBB６４の選択された区画を示す表
示子は局２におけるSCP３２によつて局１のSCP
３２へ伝達される。局１のSCP３２は、局２のデ
ータ・ポートＹに対応する局２のRBB６４中の
区画の表示子及び受信局の表示子として局１の送
信スペース信号バツフア１２６に記憶されるべき
宛先アドレスを決定する。したがつて、前述のよ
うに、局１におけるバースト優先順位装置７４が
１つのフレーム中のTDMAバーストの間TBB５
４をアクセスするとき、局１から局２に送信中の
TBB５４中の対応した区画に訂正宛先アドレス
を付加できるように区画アドレスもまた線１２３
を介して送信スペース信号バツフアに転送され
る。 このように、各TDMAフレームの間、送信局
１における32Kbpsデータ・ポートＸにおいては、
１チヤネル区画分の情報がTBB５４の水平行区
画に記憶され、該情報には局２のための宛先アド
レスに付加されることができ且つ該バーストの間
に局１のTDMAバースト中で送信され得る。局
２におけるこれに対応した受信フレームの間、宛
先アドレスが目的の受信局である局２を示すすべ
てのチヤネル分の情報は、対応する宛先アドレス
によつて指定されるRBB６４中の水平行チヤネ
ル区画にロードされる。局２のSCP３２が当初、
呼出しの準備を行つている間、SCM５０内の
SCMスロツトが選択され、この呼出しの間チヤ
ネル分の情報を受けるべき水平行区画のための
RBB区画アドレス及びデータ・ポートＹの表示
子が該SCMスロツトに書き込まれる。チヤネル
区画がRBB６４のＡ側にロードされるこのフレ
ームに続く受信フレームの間、RBB６４のＡ側
は該局のためのTBB５４と同様にSCM５０によ
つてアクセスされる。局２におけるローカル・ス
ロツト計数値７５′は、局１におけるローカル送
信フレーム同期パルスから導出されるスロツト計
数値７５と同様に局２におけるローカル送信フレ
ーム同期パルスから導出される。同様に、局２に
おけるバイト走査計数値７７′は局１におけるバ
イト走査計数値７７′と同様に局２におけるロー
カル・タイミングに対応する。各走査計数値７
７′が出力される間、局２のSCM５０はSCMス
ロツトを順次アクセスし、データ・ポートＹに対
応したSCMスロツトに遭遇する毎に、対応した
RBB区画アドレスが線８２を介してRBB６４の
Ａ側に出力され、バイト走査計数値７７′の値に
対応してアクセスされたチヤネル区画中の次のバ
イト・データが読み出され、記憶位置aj,1ないし
aj,60を順次インデツクスする。このようにして、
データを構成する60個のバイトは、受信TDMA
バーストからRBB６４にデータがロードされる
フレームに続く受信フレームの間線４４６を介し
てデータ・ポートＹに転送される。 データがRBB６４中の特定の水平行区画にロ
ードされるとき、RBBロード・メモリ２６６中
のビツトがオン状態となり、情報が実際に対応し
たRBB区画に受信されたことを示す。RBB６４
内の水平行区画内のデータの各バイトが線４４ｂ
を介してデータ・ポートに読み出されるとき、
RBBロード・メモリ２２６から出力される対応
したビツトが線２０８を介してデータ・ポートに
転送され、レジスタ２３０にもロードされるバイ
トに関連してレジスタ２３０にDAC表示子とし
て配置される。データがSCMスロツトによつて
アクセスされるRBB区画にあらわれれば、線２
０８上のRBBロード・ビツトが０となり、デー
タが実際に受信されたことを表示する。データ・
ポートＹに対応したSCMスロツトによつてアク
セスされるRBB区画中にデータが無いときにス
ロツト計数値７５′の各走査において、SCM５０
のスロツトがアクセスされると、RBBロード・
メモリ２２６はこの状態を示す２進値１を線２０
８に出力する。このDACビツトは受信RAM２３
２に連続的にロードされ、直前の受信フレームの
間アクセスされたRBB区画のための最後の受信
バイトが反復繰返されて出力線２４１を介してデ
ータ・ポートＹに向けて出力されなければならな
いことを示すように表示する。この動作が表に
示されている。この表に示されているように受信
フレーム１の間、局１から送信されるチヤネル分
の情報が局２におけるRBB６４のＡ側に受信さ
れ、該区画に対応したRBBにロードされたビツ
トが０となつて該区画がロードされたことを示
す。そして、60個のバイト・データが受信RAM
２３２に連続的にロードされ、線２４１を介して
出力される。 表の受信フレーム２の間、データ活動圧縮さ
れた１チヤネル分の情報が局１から送信されない
と、局２における受信フレーム２の間RBB６４
中に空の区画が生じる。RBBロード・メモリ２
２６は線２０８に２進値１を出力する。これによ
つてDACビツトは受信RAM２３２中の60個のバ
イト位置に対してオンとなる。これによりDAC
論理回路２３４は最後の区画位置aj,60中の最後の
バイトを60回繰り返して発生し、出力線２４１に
60個の同じバイトを反復して出力する。このよう
にして、所要の繰返チヤネル分のデータが、衛星
トランスポンダ５を介する送信に必要な帯域幅を
消費することなく受信データ・ポートＹに発生す
る。 表中の受信フレーム３及び４は受信フレーム
１と同様に取り扱われる。データ・ポートの受信
部が第２７図にブロツク図の形で示されている。
データ・ポートの受信部の動作は第２１図に詳細
に示されている受信パターン発生器２４４の制御
下におかれる。 パターン発生器の動作の概説 デイジタル・スイツチの基本データ速度である
32Kbpsの整数倍でないデータ速度の場合には、
第２０図に詳細に示されている送信パターン発生
器２２４及び第２１図に詳細に示されている受信
パターン発生器２４４は送信フレーム同期パルス
及び受信フレーム同期パルスによつて互いに同期
がとられ、この結果、チヤネル・データを周期的
に送信しないことによつてSCCの実効送信速度を
データ源のそれに等しくすることができる。 この動作は表を参照して説明できる。表
は、2.4Kbps、4.8Kbps、9.6Kbps、56Kbps、
112Kbps及び224Kbpsのデータ・パターンを発生
するためのパターン発生器の動作をデータ活動圧
縮論理回路の動作とともに示す。 2.4Kbpsのパターンは40個のフレーム毎に繰り
返され、224Kbpsパターンでは１フレーム当り７
個のチヤネルが常に生じる。
【表】
前述のように、デイジタル・スイツチ３０は１
フレーム当りＮ×60個のバイト・ブロツクの割合
でデータ・ポート１５からデータを読み取る。デ
イジタル・スイツチ３０がデータ・ポートを選択
する毎に、データ・ポートからTBBに１個のバ
イトが読み出され、RBB又はINBから１個のバ
イトがデータ・ポートにロードされる。上述のデ
イジタル・スイツチの説明にはデータ・ポート選
択装置の動作説明が含まれている。デイジタル・
スイツチはSCM５０の各250マイクロ秒走査毎に
所与のデータ・ポートに同数の選択を与える。デ
ータ・ポートは１つのTDMAフレーム当り60回
走査される。表に示されているように、
56Kbpsポートは１回のSCM走査につき２回選択
される。これは、２個のSCMスロツトが各
56Kbpsデータ・ポートに対応しているからであ
る。なお、表は表を簡略化したものである。
56Kbpsデータ・ポートは４つのフレーム毎に１
つのパターンが完結する。第２０図の送信パター
ン発生器２２４は第４フレーム毎に２つのチヤネ
ルのうちの１つを周期的に抑制することを制御す
るために表に示されたパターンを印加する。 第２０図に示されているように、バイト・カウ
ンタ２１７は所与のポート・データ速度に関連し
たSCCバイト・クロツク２１５によつて駆動され
る。例えば、56Kbpsデータ・ポートの場合、
SCCバイト・クロツクは56×103ビツト／秒に
0.015秒／フレームを乗じ且つ８ビツト／バイト
で割つた値すなわち105バイト／フレームを発生
する。換言すると、56Kbpsデータ・ポートの場
合、１フレーム当り105個のパルスがSCCバイ
ト・クロツク線２１５に与えられる。カウンタ２
１７の出力はチヤネル・カウンタ２１９を駆動す
る。カウンタ２１７は４つのフレーム毎に同期パ
ルスによつてリセツトされる。チヤネル・カウン
タ２１９は１つの15ミリ秒フレームの間にデー
タ・ポートによつて累積されるチヤネルが60個の
バイトで構成されるチヤネルの数を計数する。外
部データ源に関連した外部クロツクとSCCバイ
ト・クロツクとの間の実際の差異は後に第２６図
を参照して説明する柔軟バツフア動作において訂
正される。15ミリ秒毎に、線９１の送信フレーム
同期パルスが、カウンタ２１９の出力と送信状態
レジスタ２２０とを結ぶゲート２２１をオンし、
これによりチヤネル・カウンタ２１９の内容が状
態レジスタ２２９にロードされる。同様に、線９
１の送信フレーム同期パルスはカウンタ２１９の
内容を送信選択カウンタ２３３に転送するように
ゲート２３１を制御する。データ・ポートが
SCM５０から線７８に与えられる。入力信号に
よつて選択される毎に、選択カウンタ２３３の計
数値が１つずつ減少する。この計数値の減少は該
計数値が０となるまで続けられる。この計数値が
０となると、線７８における選択はこの走査のた
めにこれ以上許容されない。250マイクロ秒毎に
ゲート２３９は線７７においてバイト走査カウン
タのための制御パルスを受け、送信状態レジスタ
２２９の内容を送信選択カウンタ２３３を転送す
ることを可能にする。したがつて、250マイクロ
秒毎に、選択カウンタ２３３状態レジスタ２２９
の値にプリセツトされる。状態レジスタの値は表
に示されたパターンに従つてフレーム毎に変化
する。 データ速度が19.2Kbps以下のとき、送信パタ
ーン発生器２２４は40フレーム毎に線９１の送信
フレーム同期パルスによつて同期がとられる。
2.4Kbpsの場合には、40個のフレーム毎にパター
ンが繰り返され且つ60バイト・カウンタ２１７が
０という値をとるので、40個のフレームが選択さ
れる。カウンタは40個のフレーム毎に線９１の送
信フレーム同期パルスよつて０にリセツトされ
る。 送信選択カウンタ２３３の値が選択信号７８に
よつて０まで減少すると、零検出器２３７は線２
２２にパルスを出力する。このパルスにより比較
器２１８は待ち行列制御ROS８８に接続された
DACビツト線８５に１という値のDACビツトを
出力する。表は56Kbpsを例として送信パター
ン発生器２２４の動作を示すものである。フレー
ム１の間、120個のバイトからなるデータがデー
タ・ポートに累積されていれば、これは２つの60
バイト・チヤネルに相当するので、カウンタ２１
７はフレーム１の開始点において２という値を送
信チヤネル・カウンタ２１９に転送する。線９１
の送信フレーム同期パルスによつてゲート２２１
及びゲート２３１は２という値を送信状態レジス
タ２２９及び送信選択カウンタ２３３に転送す
る。56Kbpsデータ・ポートはSCM５０の250マ
イクロ秒の走査のそれぞれの間SCM５０中に２
つのスロツトを有するので、SCM５０から線７
８を介して送信選択カウンタ２３３に２個の選択
信号が入力する。送信選択カウンタ２３３の内容
は０でないので、線２２２に与えられる零検出器
２３７の出力は２進値の０である。したがつて、
インバータ２２３はANDゲート２２５の２個の
入力のうちの１つに２進値の１を印加する。
ANDゲート２２５の他の入力は選択線７８に接
続されている。したがつて、第１フレームの各
250マイクロ秒走査間に２つの選択パルスのそれ
ぞれが線７８に入力されるときANDゲート２２
５は２つの付勢信号のそれぞれを線２２７を介し
てレジスタ２１６に出力し、したがつて送信
RAM２１４から２バイトのデータが出力線４４
９を介してTBB５４に転送される。表に示さ
れた第１フレームの間、２つの完全なチヤネルの
120バイトのデータが送信RAM２１４から線４
４Ａを介してTBB５４に転送される。
フレーム当りＮ×60個のバイト・ブロツクの割合
でデータ・ポート１５からデータを読み取る。デ
イジタル・スイツチ３０がデータ・ポートを選択
する毎に、データ・ポートからTBBに１個のバ
イトが読み出され、RBB又はINBから１個のバ
イトがデータ・ポートにロードされる。上述のデ
イジタル・スイツチの説明にはデータ・ポート選
択装置の動作説明が含まれている。デイジタル・
スイツチはSCM５０の各250マイクロ秒走査毎に
所与のデータ・ポートに同数の選択を与える。デ
ータ・ポートは１つのTDMAフレーム当り60回
走査される。表に示されているように、
56Kbpsポートは１回のSCM走査につき２回選択
される。これは、２個のSCMスロツトが各
56Kbpsデータ・ポートに対応しているからであ
る。なお、表は表を簡略化したものである。
56Kbpsデータ・ポートは４つのフレーム毎に１
つのパターンが完結する。第２０図の送信パター
ン発生器２２４は第４フレーム毎に２つのチヤネ
ルのうちの１つを周期的に抑制することを制御す
るために表に示されたパターンを印加する。 第２０図に示されているように、バイト・カウ
ンタ２１７は所与のポート・データ速度に関連し
たSCCバイト・クロツク２１５によつて駆動され
る。例えば、56Kbpsデータ・ポートの場合、
SCCバイト・クロツクは56×103ビツト／秒に
0.015秒／フレームを乗じ且つ８ビツト／バイト
で割つた値すなわち105バイト／フレームを発生
する。換言すると、56Kbpsデータ・ポートの場
合、１フレーム当り105個のパルスがSCCバイ
ト・クロツク線２１５に与えられる。カウンタ２
１７の出力はチヤネル・カウンタ２１９を駆動す
る。カウンタ２１７は４つのフレーム毎に同期パ
ルスによつてリセツトされる。チヤネル・カウン
タ２１９は１つの15ミリ秒フレームの間にデー
タ・ポートによつて累積されるチヤネルが60個の
バイトで構成されるチヤネルの数を計数する。外
部データ源に関連した外部クロツクとSCCバイ
ト・クロツクとの間の実際の差異は後に第２６図
を参照して説明する柔軟バツフア動作において訂
正される。15ミリ秒毎に、線９１の送信フレーム
同期パルスが、カウンタ２１９の出力と送信状態
レジスタ２２０とを結ぶゲート２２１をオンし、
これによりチヤネル・カウンタ２１９の内容が状
態レジスタ２２９にロードされる。同様に、線９
１の送信フレーム同期パルスはカウンタ２１９の
内容を送信選択カウンタ２３３に転送するように
ゲート２３１を制御する。データ・ポートが
SCM５０から線７８に与えられる。入力信号に
よつて選択される毎に、選択カウンタ２３３の計
数値が１つずつ減少する。この計数値の減少は該
計数値が０となるまで続けられる。この計数値が
０となると、線７８における選択はこの走査のた
めにこれ以上許容されない。250マイクロ秒毎に
ゲート２３９は線７７においてバイト走査カウン
タのための制御パルスを受け、送信状態レジスタ
２２９の内容を送信選択カウンタ２３３を転送す
ることを可能にする。したがつて、250マイクロ
秒毎に、選択カウンタ２３３状態レジスタ２２９
の値にプリセツトされる。状態レジスタの値は表
に示されたパターンに従つてフレーム毎に変化
する。 データ速度が19.2Kbps以下のとき、送信パタ
ーン発生器２２４は40フレーム毎に線９１の送信
フレーム同期パルスによつて同期がとられる。
2.4Kbpsの場合には、40個のフレーム毎にパター
ンが繰り返され且つ60バイト・カウンタ２１７が
０という値をとるので、40個のフレームが選択さ
れる。カウンタは40個のフレーム毎に線９１の送
信フレーム同期パルスよつて０にリセツトされ
る。 送信選択カウンタ２３３の値が選択信号７８に
よつて０まで減少すると、零検出器２３７は線２
２２にパルスを出力する。このパルスにより比較
器２１８は待ち行列制御ROS８８に接続された
DACビツト線８５に１という値のDACビツトを
出力する。表は56Kbpsを例として送信パター
ン発生器２２４の動作を示すものである。フレー
ム１の間、120個のバイトからなるデータがデー
タ・ポートに累積されていれば、これは２つの60
バイト・チヤネルに相当するので、カウンタ２１
７はフレーム１の開始点において２という値を送
信チヤネル・カウンタ２１９に転送する。線９１
の送信フレーム同期パルスによつてゲート２２１
及びゲート２３１は２という値を送信状態レジス
タ２２９及び送信選択カウンタ２３３に転送す
る。56Kbpsデータ・ポートはSCM５０の250マ
イクロ秒の走査のそれぞれの間SCM５０中に２
つのスロツトを有するので、SCM５０から線７
８を介して送信選択カウンタ２３３に２個の選択
信号が入力する。送信選択カウンタ２３３の内容
は０でないので、線２２２に与えられる零検出器
２３７の出力は２進値の０である。したがつて、
インバータ２２３はANDゲート２２５の２個の
入力のうちの１つに２進値の１を印加する。
ANDゲート２２５の他の入力は選択線７８に接
続されている。したがつて、第１フレームの各
250マイクロ秒走査間に２つの選択パルスのそれ
ぞれが線７８に入力されるときANDゲート２２
５は２つの付勢信号のそれぞれを線２２７を介し
てレジスタ２１６に出力し、したがつて送信
RAM２１４から２バイトのデータが出力線４４
９を介してTBB５４に転送される。表に示さ
れた第１フレームの間、２つの完全なチヤネルの
120バイトのデータが送信RAM２１４から線４
４Ａを介してTBB５４に転送される。
【表】
【表】
次にTBB５４をローデイングするパターンに
ついて表を参照して説明する。前述のように、
各56Kbpsデータ・ポートはSCM５０中にこれに
関連した２個の別個のSCMスロツトを有する。
第１のSCMスロツトは例えばa1,1乃至a1,60という
第1TBB区画アドレスを含み、第2SCMスロツト
は例えばa2,1乃至a2,60のような第２（必ずしも連続
している必要はない）TBB区画を特定する。第
１のSCM走査がはじまると、第1SCMスロツト
からの最初の選択によつて、レジスタ２１６に保
持された送信RAM２１４からの第１バイトは
TBB５４中の位置a1,1に転送される。走査の継続
中、第2SCMスロツトに遭遇すると、送信RAM
２１４においてアクセスされた第２バイトが
TBB５４中の第２区画位置a2,1にロードされる。
SCM５０の第２の走査の間、この56Kbpsデー
タ・ポートに対応する第1SCMスロツトによつ
て、送信RAM２１４においてアクセスされた第
３バイトが第１のTBB区画位置a1,2にロードされ
る。第２走査の継続中、第2SCMスロツトに遭遇
すると、送信RAM２１４においてアクセスされ
た第４バイトが第2TBB区画位置a2,3にロードさ
れる。さらに走査が継続すると、第３、第４……
SCM走査が順次行われ、30番目のSCM走査が行
われる。この30番目のSCM走査において56Kbps
データ・ポートのための第1SCMスロツトに遭遇
すると、送信RAM２１４においてアクセスされ
た59番目のバイトが第1TBB区画位置a1,30にロー
ドされる。30番目のSCM走査が引き続き行われ、
56Kbpsデータ・ポートのための第2SCMスロツ
トに遭遇すると、60番目のバイトが送信フレーム
からアクセスされ第2TBB区画位置a2,30にロード
される。したがつて、送信RAM２１４において
アクセスされた第１の60バイト・チヤネルのデー
タが２個のTBB区画の最初の半分を占有する。
SCM走査が引き続き行われ31番目の走査が始ま
ると、56Kbpsデータ・ポートに対応する第
1SCMスロツトに遭遇し、これにより第２チヤネ
ルの第１バイト情報がアクセスされ、該情報は送
信RAM２１４からTBB５４に伝送される。この
第１バイトは第１のTBB区画位置a1,31にロード
される。SCM５０中で31番目の走査が引き続き
行われると、56Kbpsデータ・ポートのための第
２のSCMスロツトに遭遇し、これによつて第２
チヤネルの第２バイト情報が第2TBB区画位置
a2,31にロードされる。SCM走査がさらに行われ
て、60番目の走査が行われると、第２チヤネルの
ための59番目のバイトが第１の区画位置a1,60にロ
ードされ、第２チヤネルの60番目のバイトが第２
の区画位置a2,60にロードされる。したがつて、送
信RAM２１４においてアクセスされた第２チヤ
ネルの情報は、その半分が第１区画の別の半分に
ロードされ、他の半分がTBB５４の第２区画の
別の半分にロードされる。 TBB−Ａが衛星トランスポンダ５にバースト
される次のフレームの間、第１の区画がバースト
され、然る後に第２区画がバーストされる。第１
区画及び第２区画は受信局２におけるRBB６４
の前に指定された受信区画にロードされ、局１の
TBB５４に書き込まれた順序の逆の順序で受信
局２のRBB６４から読み取られる。したがつて、
受信局２における受信RAM２３２にデータがロ
ードされるとき、インターリーブされたパターン
がごちやまぜにされることはない。 表に示された第２フレームにおいては、105
バイトのデータのみがデータ・ポートの送信
RAM２１４に記憶され、したがつて１つの完全
なチヤネルのデータのみがTBB５４に転送可能
である。該フレームの開始点においては、バイ
ト・カウンタ２１７が１という値を送信チヤネ
ル・カウンタ２１９に転送する。送信フレーム同
期パルスは１という値をゲート２２１及び２３１
を介して送信状態レジスタ２２９及び送信選択カ
ウンタ２３３に転送する。前と同様に、各250マ
イクロ秒の走査の間、SCM５０は線７８を介し
て送信選択カウンタ２３３に２つの選択パルスを
送信する。線７８に第１選択パルスが到着すると
き、送信選択カウンタ２３３は１という値が記憶
されており、したがつて零検出器２３７は０とい
う２進値を出力する。これにより、インバータ２
２３はANDゲート２２５の一方の入力に２進値
の１の付勢パルスを供給する。ANDゲート２２
５の他方の入力は線７８の第１選択信号によつて
付勢され、これによりANDゲート２２５は線２
２７を介してレジスタ２１６に付勢パルスを出力
する。これにより線４４ａを介してTBB５４の
区画a1,1に１バイトのデータを転送することが可
能となる。線７８の第１選択信号は送信選択カウ
ンタ２３３に記憶された値を０に減少させる。し
たがつて、第２選択信号が線７８に入力されると
き、送信選択カウンタ２３３に記憶された値は零
検出器２３７によつて０と検出され、零検出器２
３７は線２２２に２進値の１を出力し、これによ
りインバータ２２３を介して２進値の０がAND
ゲート２２５の一方の入力に印加される。このよ
うに、第２選択信号が線７８に発生するとき、
ANDゲート２２５は満足されず、付勢パルスは
線２２７を介してレジスタ２１６に伝送されるこ
とはない。しかしながら、線２２２は付勢信号を
比較器２１８に転送し、これにより、比較器２１
８は線８５を介して待ち行列制御ROS８８に
DACビツトのための２進値の１を与える。第
2SCM走査の間、ゲート２３９は送信選択カウン
タ２３３の内容を１という値にリセツトする。し
たがつて、56Kbpsデータ・ポートのための２つ
のSCMスロツトのうち第１のものに遭遇すると
き、線２２７を介してレジスタ２１６に付勢パル
スが出力され、送信RAM２１４から線４４ａを
介して区画位置a1,2に第２バイトが転送される。
SCM走査が引き続き行われ、56Kbpsデータ・ポ
ートのための第２のSCMスロツトに遭遇すると
き、付勢信号は線２２７を介してレジスタ２１６
に転送されない。同様に、１という２進値を有す
る別のDACビツトが線８５を介して待ち行列制
御ROS８８に出力される。かかる処理はSCM５
０に対する60の走査すべてにわたつて行われ、第
1SCMスロツトに対応するポート活動メモリ９６
中の単一ビツト位置及びTBB５４の第１区画a1,1
乃至a1,60にはポート活動表示がなされる。第
2SCMスロツトに遭遇するとき１という値の
DACビツトがパターン発生器２２４によつて待
ち行列制御ROS８８に入力されるが、この第
2SCMスロツトに対応するポート活動メモリ９６
中の第２単一ビツト位置は活動を示さず２進値の
１となり、その累積活動値も活動を示さず２進値
の１をとる。これはTBB５４の第２区画a2,1ない
しa2,60に相当する。60番目の走査が行われると
き、第１区画a1,1乃至a1,60に対応したポート活動
メモリ９６が活動状態を示すので第１区画のアド
レスがバースト優先順位装置７４に待機させられ
る。しかしながら、第２区画a2,1乃至a2,60のため
の第2SCMスロツトに対応したポート活動メモリ
９６中の第２位置は活動状態を示さないので、バ
ースト優先順位装置７４中のバースト・リスト情
報シーケンスの間第２区画は無視される。局１か
らのバーストが行われる次のフレーム間、第１区
画a1,1乃至a1,60の内容のみがバーストされ、第２
区画a2,1乃至a2,60の内容（これは空である）はバ
ーストされない。これは、その区画アドレスがバ
ースト・リスト中に存在しないからである。この
ように、パターン発生器の動作をDACビツト発
生動作と組合わせることにより、例えば56Kbps
データ・ポートのようなデータ・ポートの整数倍
でないデータ速度をデイジタル・スイツチ３０の
基本データ速度である32Kbpsと両立させること
ができる。 表は第２フレームの間に送信されるべき単一
チヤネルのすべてのバイトが直前のフレーム１に
おいて送信された最後のバイトの繰返しすなわち
同じものであるときのデータ活動圧縮動作を示
す。この動作は、表に示された32Kbpsデー
タ・ポートのデータ活動圧縮動作と類似してい
る。表は、さらにフレームにおいて送信される
べき両チヤネル中のすべてのバイトが第３フレー
ムの間に送信された最後のバイトに等しいときの
56Kbpsデータ・ポートに対するデータ活動圧縮
動作を示す。この動作は表を参照して説明した
32Kbpsデータ・ポートの動作と類似している。
る。データ・ポートがSCM５０から線７８を介
して選択される毎に、衛星選択カウンタ２３３′
中の値は１つずつ０になるまで減少する。カウン
タ２３３′が０になると、その走査においてこれ
以上の選択は認められなくなる。これはANDゲ
ート２５４によつて行われる。ANDゲート２５
４は、インバータ２５２を介して零検出器２３
７′の出力２５１に接続された第１入力と、選択
線７８に接続された第２入力とを有する。衛星選
択カウンタ２３３′が０でない値を有する限り、
線７８の各選択信号はANDゲート２５４を満足
させる。これは、零検出器２３７′の０出力が２
進値の１に反転されてANDゲート２５４に入力
されからである。第２７図に示されているよう
に、ANDゲート２５４の出力は線２４６を介し
て受信RAM２３２の書込ポインタ２５６に接続
されている。SCM５０中でこのポートに対応し
たSCMスロツトが走査されるとき、線８２を介
してアクセスされるRBB区画の内容は線４４ｂ
を介して転送されレジスタ２３０のデータ部にロ
ード 第２１図は受信パターン発生器２４４をより詳
細に示すものである。受信パターン発生器２４４
は第２０図に示された送信パターン発生器２２４
のパターン発生と非常に類似した態様でパターン
を発生する。バイト・カウンタ２１７′は送信パ
ターン発生器２２４のバイト・カウンタ２１７と
同様に動作し、使用中の特定種類のデータ・ポー
トのためのSCCバイト・クロツク２１５を入力と
して受ける。バイト・カウンタ２１７′の他の入
力はバイト・カウンタ２１７のリセツトと同様に
40フレーム毎にバイト・カウンタ２１７′をリセ
ツトする受信フレーム同期パルス９３である。チ
ヤネル・カウンタ２１９′は15ミリ秒フレームの
それぞれの間に衛星トランスポンダ５を介して受
信されるべき60バイト・チヤネルの数を計数す
る。各15ミリ秒フレームにおいて、線９３の受信
フレーム同期信号はチヤネル・カウンタ２１９′
の内容をゲート２２１′を介して衛星状態レジス
タ２２９′に転送するとともにゲート２３１′を介
して衛星選択カウンタ２３３′に転送すされ、
RBBロード・メモリ２２６の対応する部分はレ
ジスタ２３０のDAC部に活動ビツトとしてロー
ドされる。衛星選択カウンタ２３３′の内容が０
のとき、零検出器２３７′から線２５１に与えら
れる出力は２進値の１である。この２進値の１は
インバータ２５２によつて反転され、ANDゲー
ト２５４を消勢する。したがつて、次の選択信号
が線７８を介して到来するとき、該信号はAND
ゲート２５４を通過することができず、付勢パル
スが線２４６を介して受信RAM２３２に出力さ
れることはない。SCM５０内において該デー
タ・ポートのためのSCMスロツトに遭遇するこ
の位置において、線８２を介してアクセスされる
RBB中の対応した区画の内容（空のはずである）
は受信RAM２３２にロードされない。これは、
書込ポインタ２５６の値が増加しないためであ
る。このことが表に示されている。第２チヤネ
ルが送信局１による送信から意図的に省略される
フレーム２において、受信パターン発生器２４４
の動作と送信パターン発生器２２４の動作との同
期をとることによつて、受信パターン発生器２４
４は受信RAM２３２に新しい情報が記憶される
のを禁止する。 衛星選択カウンタ２３３′に記憶された値が０
でないとき、選択パルスが線７８に入力される毎
にANDゲート２５４は満足する。これは表の
フレーム１及び３において得られる状況である。
フレーム１において、両チヤネルが送信局１から
受信局２に意図的に送られ、RBBロード・メモ
リ２２６から受信RAM２３２のDAC部にロード
されるDACビツト表示子は活動バイトがロード
され線２４１を介して読み出されるときDAC論
理回路２３４によつて繰り返し発生される必要が
ないことを示す。フレーム３においては、データ
が衛星トランスポンダから受信されてRBB６４
にロードされるべきだつたと受信パターン発生器
２４４が示すにもかかわらず、実際には情報がロ
ードされなかつたことがRBBロード・メモリ２
２６によつて示される。すなわち、受信パターン
発生器２４４の制御の下線２４６を介して書込ポ
インタ２５６に印加される付勢パルスによつて線
２０８を介して受信RAMにロードされるDACビ
ツトによつて情報がロードされなかつたことが示
される。受信RAM２３２から線２３６を介して
DAC論理回路２３４に出力されるDACビツトの
存在によつて、直前のフレームの最後に受信した
バイトが出力線２４１に再び繰り返して発生され
る。これは、56Kbpsデータ・ポートのための表
のフレーム３において得られる状況に相当する
このフレームにおいては、受信パターン発生器２
４４が線２４６を介して受信RAM２３２の書込
ポインタ２５６に与える付勢出力によつて示され
るように２つのチヤネルがRBB６４内に受信さ
れるはずであつたが、このかわりに無受信を示す
２つの連続した１というDAC値がRBBロード・
メモリ２２６から受信RAM２３２にロードされ
る。第２７図に示されるように、受信RAM２３
２の内容がDACレジスタ２４０に読み出される
とき、DACビツトが監視される。DACビツトが
オフで複製が不要な場合には、DACレジスタ２
４０には情報がロードされる。DACビツトがオ
ンすなわち２進値の１であれば、DACレジスタ
２４０の内容は更新されず、DACレジスタ２４
０に前にロードされた情報が繰り返し出力レジス
タ２４２に与えられる。これは表のフレーム４
に相当する。受信RAM２３２の各再アクセスに
続いて同じ位置への書込サイクルが行われて
DACビツトがオンになる。DACビツトはデイジ
タル・スイツチ３０から受信母線レジスタ２３０
を介して受信RAM２３２に書込まれる新しいデ
ータによつてオフとなり２進値の０となる。アク
セスされたバイトがオフ状態のDACビツトを有
するならば、それは線２４１を介して受信データ
出力に転送され、受信RAM２３２のその位置に
関連したDACビツトの状態はオン切換わり、こ
の結果、その位置が再び読み取られるとき、デイ
ジタル・スイツチ３０から新しい情報がロードさ
れない場合DACビツトがオンとなり、最後に受
信されたバイトは新しいデータが受信されるまで
出力線にロードされ続ける。 １つのデイジタル・データ処理ユニツトによつ
てサポートされる２つのポート間でパターン発生
器２２４及び２４４を共用するために、ポート０
とポート１の選択は第２２図のタイミング図に示
されているように交互に行われる必要がある。こ
れにより１つの選択カウンタ２３３を両ポートで
使用することができる。ポート０のみが動作可能
ならば、線７８に選択がある毎に選択カウンタ２
３３の値を減少させることができる。ポート０と
ポート１が動作可能ならば、選択カウンタ２３３
の内容はポート１選択のみによつて減少させられ
る。 データ・ポートの柔軟バツフア動作の概説 データ・ポートの送信側が第２５図のブロツク
図に示され、データ・ポート送信バツフアが第２
６図のブロツク図に示されている。データ・ポー
トの受信側は第２７図のブロツク図に示されてい
る。第２５図において、２本のデータ入力線１９
４及び１９４′は、入力が入力線１９４と受信ク
ロツク１９３に接続された入力シフトレジスタ１
９５とデータ入力線１９４′と受信クロツク１９
３′に接続された入力シフト・レジスタ１９５′と
を有するデータ・ポートの送信側によつてサービ
スされる。完全な８ビツト・バイトの情報が各入
力レジスタ１９５及び１９５′に受信されるとき、
これらは選択レジスタ１９６及び入力線１９８を
介して送信RAM２１４に入力される。これは、
入力レジスタ１９５のための書込ポインタ２５８
及び第２入力レジスタ１９５′のための第２書込
ポインタ２５８′の制御の下に行われる。送信パ
ターン発生器２２４から出力される付勢パルス２
２７によつて送信RAM２１４中のデータが読み
出されて送信レジスタ２１６にロードされる。送
信レジスタ２１６と出力レジスタ２２０と協働す
る比較器２１８の動作について前述した。論理回
路は２つのデータ・ストリームを取り扱うことが
できる。したがつて、第２出力レジスタ２２０′
は出力レジスタ２２０と同様に送信レジスタ２１
６と出力線４４ａを介してデイジタル・スイツチ
３０に接続されている。 読出ポインタ２６０と書込ポインタ２５８との
関係すなわち送信RAM２１４と受信RAM２３
２との関係は非線形なので、フレーム同期時間に
おいてポインタ間にずれを生じさせることが必要
である。表はサポートされるすべてのデータ速
度のための送信パターンを示し、第２４図は
96Kbpsデータ・ポートのためのパターンを示す。
表及び第２４図は、パターンが9.6Kbpsの場合
に10フレーム毎に１回ずつすなわちフレーム同期
パルス間に４回ずつ繰り返し発生することを示
す。第２４図はまた10番目のフレームの終点にお
いてポートが送信ために１チヤネル分の情報を発
生し、これによりフレーム０においてデータが
TBB５４にロード可能となることを示す。同様
に、39番目のフレームの終点において１チヤネル
分の情報が発生し、これが次のフレームにおいて
TBB５４にロードされる。したがつて、送信フ
レーム同期パルス時間においては、前述の送信状
態レジスタ２２９と選択カウンタ２３３はポート
がオンに切換わるときに１という値にセツトされ
なければならない。これは、送信状態レジスタ２
２９と選択カウンタ２３３を次の送信フレーム同
期パルス発生時にそれらがとる値に同期させるた
めである。デイジタル・スイツチ３０はフレーム
０の間に送信RAM読出ポインタ２６０を60バイ
ト増加させるのに対し、書込ポインタ２５８は12
バイト増加させられるので、48バイトのずれが必
要である。データ速度が2.4Kbpsの場合には、ず
れは57バイトである。224Kbpsまでのデータ速度
に対しては64バイトのずれが必要である。これと
は異なつたデータ速度に関連したずれは表に示
されている。フレーム同期パルスが発生される毎
に、ポインタ間の関係が検査され、ポートとデイ
ジタル・スイツチの間の同期が維持されているこ
とが確認される。 データ・ポートの受信側では、衛星状態レジス
タ２２９′と衛星選択カウンタ２３３′が衛星受信
フレーム同期時間において同期化され、送信状態
レジスタ２２９と送信選択カウンタ２３３と同じ
値にセツトされる。 上述の読出及び書込ポインタのずれに加えて、
パターン発生器２２４の入力線２１５に加えられ
るポート・クロツクと入力線１９３に加えられる
外部クロツクとの間のずれを計算に入れるために
別のずれが必要である。 第２５図を参照するに、線１９４からのデータ
が入力シフト・レジスタ１９５に累積される。シ
フト・レジスタ１９５はそれが一杯のときに送信
RAM書込要求を発生し、書込サイクルが利用可
能となつたときにシフト・レジスタの内容を
RAM２１４に与える。そして、適当な書込ポイ
ンタ２５８が増加させられる。データ及び優先順
位情報に加えて、送信RAM２１４への入口点は
該入口点に関連たポート識別子をDDPUにおけ
るポート０又はポート１と決定するとともに、デ
ータ・バイトが送信RAM２１４にロードされた
ときに受信線信号検出（以下RLSDと略称）の状
態を決定する。RLSDの状態はマルチポイント動
作の際デイジタル・スイツチ３０にとつて必要な
ものである。RLSDがオフに切換わるとき、シフ
ト・レジスタ１９２の入力がマーク・ホールドに
セツトされ、ずれ制御論理回路が送信RAM２１
４にマーク・ホールドを確実にロードするように
する。さらに、ずれカウンタ２６２は最大に融通
性が得られるようにセツトされる。RLSDがオフ
に切換わつた後送信RAM２１４をマーク・ホー
ルド表示で満たす効果は、DACビツトをオンに
切換えることと受信局２の送信データ回路をマー
ク・ホールドにセツトすることである。 パターン発生器２２４に与えられる入力線７８
上の各選択は送信RAM２１４に対する読出要求
を担持しており、これにより適当な読出ポインタ
２６０の内容が増加する。 第２６図は柔軟バツフアとしてのデータ・ポー
トの動作を示す。データ・ポートには、入力線１
９４にあらわれる送信モデムの位相シフト変動を
訂正するだけでなくSCCによつてクロツク制御さ
れ得ないモデムからのデータを同期化するための
柔軟バツフア構成が設けられている。 第２６図に示された送信バツフア２１４は、外
部クロツクとSCCクロツクの間の周波数変動を次
のような方法で補償するのに必要な融通性を有す
る。 システム・リセツト時間において、アツプ／ダ
ウン・カウンタで構成されるずれカウンタ２６２
は32バイト柔軟バツフアの場合には２進値10000
にセツトされ、16バイト柔軟バツフアの場合には
２進値01000にセツトされる。 外部クロツクは、１バイトの外部データが入力
シフトレジスタ１９５に累積される毎に発生する
バイト・クロツクである。外部クロツクの各トラ
ンジシヨン（立上り又は立下り）によつて次のこ
とが行われる。 (A) 送信RAM２１４のアドレスのうち書込ポイ
ンタ２５８によつて示されるアドレスにデータ
がロードされる。 (B) 書込ポインタ２５８は送信バツフア２１４中
の次の位置に歩進される。 (C) ずれカウンタ２６２の内容が増加される。 ポート基準クロツク２１５はSCCクロツクであ
る。外部クロツクはSCCクロツクに基いて計測さ
れ、トランジシヨン毎にずれカウンタ２６２の内
容を減少させる。SCCに取り付けられる同じデー
タ速度のすべての外部装置は同じ公称データ速度
のポート基準クロツクに基いて計測される。ポー
ト基準クロツク２１５は、デイジタル・スイツチ
がフレーム毎に送信RAM２１４から読み出すチ
ヤネルの数を決定する。 外部クロツクとポート基準クロツク２１５とが
同期がとられていると、ずれカウンタ２６２は一
定に保持され、読出ポインタ２６０と書込ポイン
タ２５８との関係が保持される。 外部クロツクがポート基準クロツク２１５より
遅いと、ずれカウンタ２６２は最終的に柔軟バツ
フアのずれを示す２進値00000に到達する。ここ
において、書込ポインタ２５８の内容は所要の柔
軟バツフアの規模に応じて16又は８だけ増加し、
ずれカウンタ２６２は10000又は01000にセツトさ
れる。これより通常の動作が再開する。 外部クロツクがポート基準クロツク２１５より
速ければ、ずれカウンタ２６２は最終的に柔軟バ
ツフアのずれを示す２進値11111に到達する。こ
こにおいて、ポート基準クロツク２１５がずれカ
ウンタ２６２の値を01000という同期値に達する
まで減少させることができるようにするために書
込ポインタ２５８及びずれカウンタ２６２の増加
が禁止される。ずれカウンタ２６２の値が01000
に到達すると、書込ポインタ２５８とずれカウン
タ２６２の値の増加が可能となり、通常の動作が
再開する。 外部クロツクが消失しても（これは、外部モデ
ムに関連した受信線信号検出器がオフに切換わつ
たときに生じる可能性がある）、書込ポインタ２
５８と読出ポインタ２６０の同期は維持される。
これは、外部クロツクの消失は外部クロツクがポ
ート基準クロツク２１５よりも遅い上述の状態と
等価だからである。 第２７図に示されているように、デイジタル・
スイツチから受信母線４４ｂを介して与えられる
データは受信母線レジスタ２３０に直接ロードさ
れ、DACビツトは線２０８からロードされる。
32Kbps以下の速度の場合、母線は表に示され
ているように、32Kbpsという基本走査速度の受
信母線レジスタ２３０にはフレームの境界を除い
てデータをロードすることはできない。受信パタ
ーン発生器２４４は、データが受信RAM２３２
に書込まれる速度を、データが受信RAM２３２
から取り出されて宛先外部ユーザに与えられる速
度に等しくする。受信RAM２３２のための書込
ポインタ２５６の内容は、データがRBB６４に
入力されたか否かにかかわらず、上述のように受
信パターン発生器２４４によつて入力線に与えら
れる選択によつて増加させられる。DACビツト
はデータとともに受信RAM２３２にロードされ
る。DACビツトがオフならば、DACレジスタ２
４０には新しい情報がロードされる。DACビツ
トがオンならば、DACレジスタ２４０は更新さ
れず、DACレジスタ２４０に前にロードされた
情報が出力シフトレジスタ２４２に繰り返しロー
ドされる。 受信RAM２３２はデータの外部宛先とデー
タ・ポート１５の間のデータ速度の相違を補償す
るために柔軟バツフアとして動作する。受信
RAM２３２内の読出ポインタ２６４は該RAM
によつてサービスされる両ポートによつて共用さ
れるが、送信RAM２１４においては２本の入力
線１９４及び１９４′に対応してそれぞれ書込ポ
インタ２５８と２５８′が設けられている。第２
７図に示されているように、第１ずれカウンタ２
６６は第１出力線１９４のための読出ポインタ２
６４に関連しており、第２ずれカウンタ２６６′
は第２出力線１９４′に関連している。 ずれカウンタ２６６又は２６６′は実効読出ア
ドレスが読出ポインタ値からずれカウンタ値を差
し引いた値に等しくなるように実効読出アドレス
を計算するのに使用される。外部バイト・クロツ
クはずれカウンタ２６６又は２６６′の値を減少
させる。読出ポインタ２６４の値はポート基準ク
ロツク・サイクル毎に増加する。外部クロツクが
ポート基準クロツクより速ければ、ずれカウンタ
２６６又は２６６′の値は０に近づく。カウンタ
２６６又は２６６′が０のとき、外部クロツクが
ずれカウンタの内容を減少させることが禁止さ
れ、ポート・バイト・クロツクがずれカウンタ内
容を増加させることができるようになる。このず
れカウンタの内容の増加は柔軟バツフアの規模に
応じて８又は16という値に到達するまで行われ
る。この値に到達すると、通常の動作が再開す
る。外部クロツクがポート基準クロツクより遅け
れば、ずれカウンタ２６６又は２６６′の値は最
大値に近づく。最大値になると、ポート・バイ
ト・クロツクがずれカウンタの内容を増加させる
のが禁止される。この禁止はずれカウンタの値が
８又は16に復帰するまで行われる。復帰すると通
常の動作が再開される。読出ポインタ２６４の値
は常にポート基準クロツク速度で増加し、したが
つて同じ受信RAM２３２と同じ読出ポインタ２
６４が互いに同期的に動作する出力線１９４及び
１９４′の双方によつて使用されることが可能と
なる。２つのポートのための実効読出アドレスは
異なるものである。 据置きデータに対するデータ・ポートの動作 １フレーム当り１チヤネル分より少ないデータ
を累積するデータ速度に適用される据置可能デー
タ・モードにおいては、そのチヤネルための
DACビツトの状態の計算はポートによつて行わ
れる。これは、フレームＮにおいてデイジタル・
スイツチ３０によつて選択された60番目のバイト
を記憶し、これとフレーム（Ｎ＋１）において選
択された60個のバイトと比較することによつて行
われる。フレーム（Ｎ＋１）において比較が行わ
れなければ、DACビツトはオフに切換わり、フ
レーム（Ｎ＋Ｐ−１）の60番目のバイトとフレー
ム（Ｎ＋Ｐ）の第１バイトとの間の比較が行われ
るまでオンに切換わることはできない。ここでＰ
は２，３，４……Ｘであり、Ｘは呼出しの間に送
信されるフレームの総数である。待ち行列制御
ROS８８はフレームが転送されるべきか否かを
決定するための所与のフレームの60番目のバイト
に関連したDACビツトのみを監視する必要があ
る。 19.2Kbps以下のデータ速度においては、送信
パターン発生器２２４は40フレーム毎に送信フレ
ーム同期信号に同期させられる。2.4Kbpsパター
ンは40フレーム毎に繰返され60バイト・カウンタ
２１７は０という値をとる。カウンタは40フレー
ム毎に線９１を介して送信フレーム同期パルスに
よつてリセツトされる。 据置きモードにおけるノード間書込ポインタの
管理は通常モードにおけるそれとは異なる。これ
は送信チヤネル・データは１つの受信フレームよ
り多くのフレーム内で受信されるからである。第
２４図は9.6Kbpsポートのための作を示す。表
は9.6Kbpsデータ・ポートの動作例を示す。前述
のように、データ・ポートは19.2Kbps以下のデ
ータ速度を有する低速データ・ポートのために２
つの連続したフレームにおいて同じチヤネルのデ
ータをデイジタル・スイツチに与える。第２４図
におけるチヤネルOAはフレーム０及び１におい
てTBBにロードされる。TBB５４は送信フレー
ム１，２，３又は４においてこのチヤネルを送信
することもできる。このためにはポートはこれに
対応した受信フレームにおいてデータを受信でき
なければならない。ノード間書込ポインタ２５６
はフレームＹ０２，Ｙ０３及びＹ０４の間通常の
場合に受信フレームＹ０１においてのみ増加され
るかわりにフレームＹ０１の始点においてとる値
にセツトされる。データは実際には１つのフレー
ムにおいてのみ送信されるので、受信局における
デイジタル・スイツチ３０から受信されるデータ
に付加されるDACビツトは、データが送信され
た上記１つのフレームに対応する受信フレームに
おいてのみオフとなる。データが送信フレームＸ
０３において送信される場合、該データは受信フ
レームＹ０３において受信され（DACビツトが
オフ）、受信RAM２３２に書込まれる。フレー
ムＹ１１の始点においては、ノード間書込ポイン
タ２５６は受信RAM２３２の次の60バイト部に
おいて動作できる。データの送信を据え置くこと
によつて生じる別の遅延を考慮に入れるため、衛
星フレーム同期時間において別の60バイトのずれ
がノード間書込ポインタ２５６と読出ポインタ２
６４の間に生じる。
ついて表を参照して説明する。前述のように、
各56Kbpsデータ・ポートはSCM５０中にこれに
関連した２個の別個のSCMスロツトを有する。
第１のSCMスロツトは例えばa1,1乃至a1,60という
第1TBB区画アドレスを含み、第2SCMスロツト
は例えばa2,1乃至a2,60のような第２（必ずしも連続
している必要はない）TBB区画を特定する。第
１のSCM走査がはじまると、第1SCMスロツト
からの最初の選択によつて、レジスタ２１６に保
持された送信RAM２１４からの第１バイトは
TBB５４中の位置a1,1に転送される。走査の継続
中、第2SCMスロツトに遭遇すると、送信RAM
２１４においてアクセスされた第２バイトが
TBB５４中の第２区画位置a2,1にロードされる。
SCM５０の第２の走査の間、この56Kbpsデー
タ・ポートに対応する第1SCMスロツトによつ
て、送信RAM２１４においてアクセスされた第
３バイトが第１のTBB区画位置a1,2にロードされ
る。第２走査の継続中、第2SCMスロツトに遭遇
すると、送信RAM２１４においてアクセスされ
た第４バイトが第2TBB区画位置a2,3にロードさ
れる。さらに走査が継続すると、第３、第４……
SCM走査が順次行われ、30番目のSCM走査が行
われる。この30番目のSCM走査において56Kbps
データ・ポートのための第1SCMスロツトに遭遇
すると、送信RAM２１４においてアクセスされ
た59番目のバイトが第1TBB区画位置a1,30にロー
ドされる。30番目のSCM走査が引き続き行われ、
56Kbpsデータ・ポートのための第2SCMスロツ
トに遭遇すると、60番目のバイトが送信フレーム
からアクセスされ第2TBB区画位置a2,30にロード
される。したがつて、送信RAM２１４において
アクセスされた第１の60バイト・チヤネルのデー
タが２個のTBB区画の最初の半分を占有する。
SCM走査が引き続き行われ31番目の走査が始ま
ると、56Kbpsデータ・ポートに対応する第
1SCMスロツトに遭遇し、これにより第２チヤネ
ルの第１バイト情報がアクセスされ、該情報は送
信RAM２１４からTBB５４に伝送される。この
第１バイトは第１のTBB区画位置a1,31にロード
される。SCM５０中で31番目の走査が引き続き
行われると、56Kbpsデータ・ポートのための第
２のSCMスロツトに遭遇し、これによつて第２
チヤネルの第２バイト情報が第2TBB区画位置
a2,31にロードされる。SCM走査がさらに行われ
て、60番目の走査が行われると、第２チヤネルの
ための59番目のバイトが第１の区画位置a1,60にロ
ードされ、第２チヤネルの60番目のバイトが第２
の区画位置a2,60にロードされる。したがつて、送
信RAM２１４においてアクセスされた第２チヤ
ネルの情報は、その半分が第１区画の別の半分に
ロードされ、他の半分がTBB５４の第２区画の
別の半分にロードされる。 TBB−Ａが衛星トランスポンダ５にバースト
される次のフレームの間、第１の区画がバースト
され、然る後に第２区画がバーストされる。第１
区画及び第２区画は受信局２におけるRBB６４
の前に指定された受信区画にロードされ、局１の
TBB５４に書き込まれた順序の逆の順序で受信
局２のRBB６４から読み取られる。したがつて、
受信局２における受信RAM２３２にデータがロ
ードされるとき、インターリーブされたパターン
がごちやまぜにされることはない。 表に示された第２フレームにおいては、105
バイトのデータのみがデータ・ポートの送信
RAM２１４に記憶され、したがつて１つの完全
なチヤネルのデータのみがTBB５４に転送可能
である。該フレームの開始点においては、バイ
ト・カウンタ２１７が１という値を送信チヤネ
ル・カウンタ２１９に転送する。送信フレーム同
期パルスは１という値をゲート２２１及び２３１
を介して送信状態レジスタ２２９及び送信選択カ
ウンタ２３３に転送する。前と同様に、各250マ
イクロ秒の走査の間、SCM５０は線７８を介し
て送信選択カウンタ２３３に２つの選択パルスを
送信する。線７８に第１選択パルスが到着すると
き、送信選択カウンタ２３３は１という値が記憶
されており、したがつて零検出器２３７は０とい
う２進値を出力する。これにより、インバータ２
２３はANDゲート２２５の一方の入力に２進値
の１の付勢パルスを供給する。ANDゲート２２
５の他方の入力は線７８の第１選択信号によつて
付勢され、これによりANDゲート２２５は線２
２７を介してレジスタ２１６に付勢パルスを出力
する。これにより線４４ａを介してTBB５４の
区画a1,1に１バイトのデータを転送することが可
能となる。線７８の第１選択信号は送信選択カウ
ンタ２３３に記憶された値を０に減少させる。し
たがつて、第２選択信号が線７８に入力されると
き、送信選択カウンタ２３３に記憶された値は零
検出器２３７によつて０と検出され、零検出器２
３７は線２２２に２進値の１を出力し、これによ
りインバータ２２３を介して２進値の０がAND
ゲート２２５の一方の入力に印加される。このよ
うに、第２選択信号が線７８に発生するとき、
ANDゲート２２５は満足されず、付勢パルスは
線２２７を介してレジスタ２１６に伝送されるこ
とはない。しかしながら、線２２２は付勢信号を
比較器２１８に転送し、これにより、比較器２１
８は線８５を介して待ち行列制御ROS８８に
DACビツトのための２進値の１を与える。第
2SCM走査の間、ゲート２３９は送信選択カウン
タ２３３の内容を１という値にリセツトする。し
たがつて、56Kbpsデータ・ポートのための２つ
のSCMスロツトのうち第１のものに遭遇すると
き、線２２７を介してレジスタ２１６に付勢パル
スが出力され、送信RAM２１４から線４４ａを
介して区画位置a1,2に第２バイトが転送される。
SCM走査が引き続き行われ、56Kbpsデータ・ポ
ートのための第２のSCMスロツトに遭遇すると
き、付勢信号は線２２７を介してレジスタ２１６
に転送されない。同様に、１という２進値を有す
る別のDACビツトが線８５を介して待ち行列制
御ROS８８に出力される。かかる処理はSCM５
０に対する60の走査すべてにわたつて行われ、第
1SCMスロツトに対応するポート活動メモリ９６
中の単一ビツト位置及びTBB５４の第１区画a1,1
乃至a1,60にはポート活動表示がなされる。第
2SCMスロツトに遭遇するとき１という値の
DACビツトがパターン発生器２２４によつて待
ち行列制御ROS８８に入力されるが、この第
2SCMスロツトに対応するポート活動メモリ９６
中の第２単一ビツト位置は活動を示さず２進値の
１となり、その累積活動値も活動を示さず２進値
の１をとる。これはTBB５４の第２区画a2,1ない
しa2,60に相当する。60番目の走査が行われると
き、第１区画a1,1乃至a1,60に対応したポート活動
メモリ９６が活動状態を示すので第１区画のアド
レスがバースト優先順位装置７４に待機させられ
る。しかしながら、第２区画a2,1乃至a2,60のため
の第2SCMスロツトに対応したポート活動メモリ
９６中の第２位置は活動状態を示さないので、バ
ースト優先順位装置７４中のバースト・リスト情
報シーケンスの間第２区画は無視される。局１か
らのバーストが行われる次のフレーム間、第１区
画a1,1乃至a1,60の内容のみがバーストされ、第２
区画a2,1乃至a2,60の内容（これは空である）はバ
ーストされない。これは、その区画アドレスがバ
ースト・リスト中に存在しないからである。この
ように、パターン発生器の動作をDACビツト発
生動作と組合わせることにより、例えば56Kbps
データ・ポートのようなデータ・ポートの整数倍
でないデータ速度をデイジタル・スイツチ３０の
基本データ速度である32Kbpsと両立させること
ができる。 表は第２フレームの間に送信されるべき単一
チヤネルのすべてのバイトが直前のフレーム１に
おいて送信された最後のバイトの繰返しすなわち
同じものであるときのデータ活動圧縮動作を示
す。この動作は、表に示された32Kbpsデー
タ・ポートのデータ活動圧縮動作と類似してい
る。表は、さらにフレームにおいて送信される
べき両チヤネル中のすべてのバイトが第３フレー
ムの間に送信された最後のバイトに等しいときの
56Kbpsデータ・ポートに対するデータ活動圧縮
動作を示す。この動作は表を参照して説明した
32Kbpsデータ・ポートの動作と類似している。
る。データ・ポートがSCM５０から線７８を介
して選択される毎に、衛星選択カウンタ２３３′
中の値は１つずつ０になるまで減少する。カウン
タ２３３′が０になると、その走査においてこれ
以上の選択は認められなくなる。これはANDゲ
ート２５４によつて行われる。ANDゲート２５
４は、インバータ２５２を介して零検出器２３
７′の出力２５１に接続された第１入力と、選択
線７８に接続された第２入力とを有する。衛星選
択カウンタ２３３′が０でない値を有する限り、
線７８の各選択信号はANDゲート２５４を満足
させる。これは、零検出器２３７′の０出力が２
進値の１に反転されてANDゲート２５４に入力
されからである。第２７図に示されているよう
に、ANDゲート２５４の出力は線２４６を介し
て受信RAM２３２の書込ポインタ２５６に接続
されている。SCM５０中でこのポートに対応し
たSCMスロツトが走査されるとき、線８２を介
してアクセスされるRBB区画の内容は線４４ｂ
を介して転送されレジスタ２３０のデータ部にロ
ード 第２１図は受信パターン発生器２４４をより詳
細に示すものである。受信パターン発生器２４４
は第２０図に示された送信パターン発生器２２４
のパターン発生と非常に類似した態様でパターン
を発生する。バイト・カウンタ２１７′は送信パ
ターン発生器２２４のバイト・カウンタ２１７と
同様に動作し、使用中の特定種類のデータ・ポー
トのためのSCCバイト・クロツク２１５を入力と
して受ける。バイト・カウンタ２１７′の他の入
力はバイト・カウンタ２１７のリセツトと同様に
40フレーム毎にバイト・カウンタ２１７′をリセ
ツトする受信フレーム同期パルス９３である。チ
ヤネル・カウンタ２１９′は15ミリ秒フレームの
それぞれの間に衛星トランスポンダ５を介して受
信されるべき60バイト・チヤネルの数を計数す
る。各15ミリ秒フレームにおいて、線９３の受信
フレーム同期信号はチヤネル・カウンタ２１９′
の内容をゲート２２１′を介して衛星状態レジス
タ２２９′に転送するとともにゲート２３１′を介
して衛星選択カウンタ２３３′に転送すされ、
RBBロード・メモリ２２６の対応する部分はレ
ジスタ２３０のDAC部に活動ビツトとしてロー
ドされる。衛星選択カウンタ２３３′の内容が０
のとき、零検出器２３７′から線２５１に与えら
れる出力は２進値の１である。この２進値の１は
インバータ２５２によつて反転され、ANDゲー
ト２５４を消勢する。したがつて、次の選択信号
が線７８を介して到来するとき、該信号はAND
ゲート２５４を通過することができず、付勢パル
スが線２４６を介して受信RAM２３２に出力さ
れることはない。SCM５０内において該デー
タ・ポートのためのSCMスロツトに遭遇するこ
の位置において、線８２を介してアクセスされる
RBB中の対応した区画の内容（空のはずである）
は受信RAM２３２にロードされない。これは、
書込ポインタ２５６の値が増加しないためであ
る。このことが表に示されている。第２チヤネ
ルが送信局１による送信から意図的に省略される
フレーム２において、受信パターン発生器２４４
の動作と送信パターン発生器２２４の動作との同
期をとることによつて、受信パターン発生器２４
４は受信RAM２３２に新しい情報が記憶される
のを禁止する。 衛星選択カウンタ２３３′に記憶された値が０
でないとき、選択パルスが線７８に入力される毎
にANDゲート２５４は満足する。これは表の
フレーム１及び３において得られる状況である。
フレーム１において、両チヤネルが送信局１から
受信局２に意図的に送られ、RBBロード・メモ
リ２２６から受信RAM２３２のDAC部にロード
されるDACビツト表示子は活動バイトがロード
され線２４１を介して読み出されるときDAC論
理回路２３４によつて繰り返し発生される必要が
ないことを示す。フレーム３においては、データ
が衛星トランスポンダから受信されてRBB６４
にロードされるべきだつたと受信パターン発生器
２４４が示すにもかかわらず、実際には情報がロ
ードされなかつたことがRBBロード・メモリ２
２６によつて示される。すなわち、受信パターン
発生器２４４の制御の下線２４６を介して書込ポ
インタ２５６に印加される付勢パルスによつて線
２０８を介して受信RAMにロードされるDACビ
ツトによつて情報がロードされなかつたことが示
される。受信RAM２３２から線２３６を介して
DAC論理回路２３４に出力されるDACビツトの
存在によつて、直前のフレームの最後に受信した
バイトが出力線２４１に再び繰り返して発生され
る。これは、56Kbpsデータ・ポートのための表
のフレーム３において得られる状況に相当する
このフレームにおいては、受信パターン発生器２
４４が線２４６を介して受信RAM２３２の書込
ポインタ２５６に与える付勢出力によつて示され
るように２つのチヤネルがRBB６４内に受信さ
れるはずであつたが、このかわりに無受信を示す
２つの連続した１というDAC値がRBBロード・
メモリ２２６から受信RAM２３２にロードされ
る。第２７図に示されるように、受信RAM２３
２の内容がDACレジスタ２４０に読み出される
とき、DACビツトが監視される。DACビツトが
オフで複製が不要な場合には、DACレジスタ２
４０には情報がロードされる。DACビツトがオ
ンすなわち２進値の１であれば、DACレジスタ
２４０の内容は更新されず、DACレジスタ２４
０に前にロードされた情報が繰り返し出力レジス
タ２４２に与えられる。これは表のフレーム４
に相当する。受信RAM２３２の各再アクセスに
続いて同じ位置への書込サイクルが行われて
DACビツトがオンになる。DACビツトはデイジ
タル・スイツチ３０から受信母線レジスタ２３０
を介して受信RAM２３２に書込まれる新しいデ
ータによつてオフとなり２進値の０となる。アク
セスされたバイトがオフ状態のDACビツトを有
するならば、それは線２４１を介して受信データ
出力に転送され、受信RAM２３２のその位置に
関連したDACビツトの状態はオン切換わり、こ
の結果、その位置が再び読み取られるとき、デイ
ジタル・スイツチ３０から新しい情報がロードさ
れない場合DACビツトがオンとなり、最後に受
信されたバイトは新しいデータが受信されるまで
出力線にロードされ続ける。 １つのデイジタル・データ処理ユニツトによつ
てサポートされる２つのポート間でパターン発生
器２２４及び２４４を共用するために、ポート０
とポート１の選択は第２２図のタイミング図に示
されているように交互に行われる必要がある。こ
れにより１つの選択カウンタ２３３を両ポートで
使用することができる。ポート０のみが動作可能
ならば、線７８に選択がある毎に選択カウンタ２
３３の値を減少させることができる。ポート０と
ポート１が動作可能ならば、選択カウンタ２３３
の内容はポート１選択のみによつて減少させられ
る。 データ・ポートの柔軟バツフア動作の概説 データ・ポートの送信側が第２５図のブロツク
図に示され、データ・ポート送信バツフアが第２
６図のブロツク図に示されている。データ・ポー
トの受信側は第２７図のブロツク図に示されてい
る。第２５図において、２本のデータ入力線１９
４及び１９４′は、入力が入力線１９４と受信ク
ロツク１９３に接続された入力シフトレジスタ１
９５とデータ入力線１９４′と受信クロツク１９
３′に接続された入力シフト・レジスタ１９５′と
を有するデータ・ポートの送信側によつてサービ
スされる。完全な８ビツト・バイトの情報が各入
力レジスタ１９５及び１９５′に受信されるとき、
これらは選択レジスタ１９６及び入力線１９８を
介して送信RAM２１４に入力される。これは、
入力レジスタ１９５のための書込ポインタ２５８
及び第２入力レジスタ１９５′のための第２書込
ポインタ２５８′の制御の下に行われる。送信パ
ターン発生器２２４から出力される付勢パルス２
２７によつて送信RAM２１４中のデータが読み
出されて送信レジスタ２１６にロードされる。送
信レジスタ２１６と出力レジスタ２２０と協働す
る比較器２１８の動作について前述した。論理回
路は２つのデータ・ストリームを取り扱うことが
できる。したがつて、第２出力レジスタ２２０′
は出力レジスタ２２０と同様に送信レジスタ２１
６と出力線４４ａを介してデイジタル・スイツチ
３０に接続されている。 読出ポインタ２６０と書込ポインタ２５８との
関係すなわち送信RAM２１４と受信RAM２３
２との関係は非線形なので、フレーム同期時間に
おいてポインタ間にずれを生じさせることが必要
である。表はサポートされるすべてのデータ速
度のための送信パターンを示し、第２４図は
96Kbpsデータ・ポートのためのパターンを示す。
表及び第２４図は、パターンが9.6Kbpsの場合
に10フレーム毎に１回ずつすなわちフレーム同期
パルス間に４回ずつ繰り返し発生することを示
す。第２４図はまた10番目のフレームの終点にお
いてポートが送信ために１チヤネル分の情報を発
生し、これによりフレーム０においてデータが
TBB５４にロード可能となることを示す。同様
に、39番目のフレームの終点において１チヤネル
分の情報が発生し、これが次のフレームにおいて
TBB５４にロードされる。したがつて、送信フ
レーム同期パルス時間においては、前述の送信状
態レジスタ２２９と選択カウンタ２３３はポート
がオンに切換わるときに１という値にセツトされ
なければならない。これは、送信状態レジスタ２
２９と選択カウンタ２３３を次の送信フレーム同
期パルス発生時にそれらがとる値に同期させるた
めである。デイジタル・スイツチ３０はフレーム
０の間に送信RAM読出ポインタ２６０を60バイ
ト増加させるのに対し、書込ポインタ２５８は12
バイト増加させられるので、48バイトのずれが必
要である。データ速度が2.4Kbpsの場合には、ず
れは57バイトである。224Kbpsまでのデータ速度
に対しては64バイトのずれが必要である。これと
は異なつたデータ速度に関連したずれは表に示
されている。フレーム同期パルスが発生される毎
に、ポインタ間の関係が検査され、ポートとデイ
ジタル・スイツチの間の同期が維持されているこ
とが確認される。 データ・ポートの受信側では、衛星状態レジス
タ２２９′と衛星選択カウンタ２３３′が衛星受信
フレーム同期時間において同期化され、送信状態
レジスタ２２９と送信選択カウンタ２３３と同じ
値にセツトされる。 上述の読出及び書込ポインタのずれに加えて、
パターン発生器２２４の入力線２１５に加えられ
るポート・クロツクと入力線１９３に加えられる
外部クロツクとの間のずれを計算に入れるために
別のずれが必要である。 第２５図を参照するに、線１９４からのデータ
が入力シフト・レジスタ１９５に累積される。シ
フト・レジスタ１９５はそれが一杯のときに送信
RAM書込要求を発生し、書込サイクルが利用可
能となつたときにシフト・レジスタの内容を
RAM２１４に与える。そして、適当な書込ポイ
ンタ２５８が増加させられる。データ及び優先順
位情報に加えて、送信RAM２１４への入口点は
該入口点に関連たポート識別子をDDPUにおけ
るポート０又はポート１と決定するとともに、デ
ータ・バイトが送信RAM２１４にロードされた
ときに受信線信号検出（以下RLSDと略称）の状
態を決定する。RLSDの状態はマルチポイント動
作の際デイジタル・スイツチ３０にとつて必要な
ものである。RLSDがオフに切換わるとき、シフ
ト・レジスタ１９２の入力がマーク・ホールドに
セツトされ、ずれ制御論理回路が送信RAM２１
４にマーク・ホールドを確実にロードするように
する。さらに、ずれカウンタ２６２は最大に融通
性が得られるようにセツトされる。RLSDがオフ
に切換わつた後送信RAM２１４をマーク・ホー
ルド表示で満たす効果は、DACビツトをオンに
切換えることと受信局２の送信データ回路をマー
ク・ホールドにセツトすることである。 パターン発生器２２４に与えられる入力線７８
上の各選択は送信RAM２１４に対する読出要求
を担持しており、これにより適当な読出ポインタ
２６０の内容が増加する。 第２６図は柔軟バツフアとしてのデータ・ポー
トの動作を示す。データ・ポートには、入力線１
９４にあらわれる送信モデムの位相シフト変動を
訂正するだけでなくSCCによつてクロツク制御さ
れ得ないモデムからのデータを同期化するための
柔軟バツフア構成が設けられている。 第２６図に示された送信バツフア２１４は、外
部クロツクとSCCクロツクの間の周波数変動を次
のような方法で補償するのに必要な融通性を有す
る。 システム・リセツト時間において、アツプ／ダ
ウン・カウンタで構成されるずれカウンタ２６２
は32バイト柔軟バツフアの場合には２進値10000
にセツトされ、16バイト柔軟バツフアの場合には
２進値01000にセツトされる。 外部クロツクは、１バイトの外部データが入力
シフトレジスタ１９５に累積される毎に発生する
バイト・クロツクである。外部クロツクの各トラ
ンジシヨン（立上り又は立下り）によつて次のこ
とが行われる。 (A) 送信RAM２１４のアドレスのうち書込ポイ
ンタ２５８によつて示されるアドレスにデータ
がロードされる。 (B) 書込ポインタ２５８は送信バツフア２１４中
の次の位置に歩進される。 (C) ずれカウンタ２６２の内容が増加される。 ポート基準クロツク２１５はSCCクロツクであ
る。外部クロツクはSCCクロツクに基いて計測さ
れ、トランジシヨン毎にずれカウンタ２６２の内
容を減少させる。SCCに取り付けられる同じデー
タ速度のすべての外部装置は同じ公称データ速度
のポート基準クロツクに基いて計測される。ポー
ト基準クロツク２１５は、デイジタル・スイツチ
がフレーム毎に送信RAM２１４から読み出すチ
ヤネルの数を決定する。 外部クロツクとポート基準クロツク２１５とが
同期がとられていると、ずれカウンタ２６２は一
定に保持され、読出ポインタ２６０と書込ポイン
タ２５８との関係が保持される。 外部クロツクがポート基準クロツク２１５より
遅いと、ずれカウンタ２６２は最終的に柔軟バツ
フアのずれを示す２進値00000に到達する。ここ
において、書込ポインタ２５８の内容は所要の柔
軟バツフアの規模に応じて16又は８だけ増加し、
ずれカウンタ２６２は10000又は01000にセツトさ
れる。これより通常の動作が再開する。 外部クロツクがポート基準クロツク２１５より
速ければ、ずれカウンタ２６２は最終的に柔軟バ
ツフアのずれを示す２進値11111に到達する。こ
こにおいて、ポート基準クロツク２１５がずれカ
ウンタ２６２の値を01000という同期値に達する
まで減少させることができるようにするために書
込ポインタ２５８及びずれカウンタ２６２の増加
が禁止される。ずれカウンタ２６２の値が01000
に到達すると、書込ポインタ２５８とずれカウン
タ２６２の値の増加が可能となり、通常の動作が
再開する。 外部クロツクが消失しても（これは、外部モデ
ムに関連した受信線信号検出器がオフに切換わつ
たときに生じる可能性がある）、書込ポインタ２
５８と読出ポインタ２６０の同期は維持される。
これは、外部クロツクの消失は外部クロツクがポ
ート基準クロツク２１５よりも遅い上述の状態と
等価だからである。 第２７図に示されているように、デイジタル・
スイツチから受信母線４４ｂを介して与えられる
データは受信母線レジスタ２３０に直接ロードさ
れ、DACビツトは線２０８からロードされる。
32Kbps以下の速度の場合、母線は表に示され
ているように、32Kbpsという基本走査速度の受
信母線レジスタ２３０にはフレームの境界を除い
てデータをロードすることはできない。受信パタ
ーン発生器２４４は、データが受信RAM２３２
に書込まれる速度を、データが受信RAM２３２
から取り出されて宛先外部ユーザに与えられる速
度に等しくする。受信RAM２３２のための書込
ポインタ２５６の内容は、データがRBB６４に
入力されたか否かにかかわらず、上述のように受
信パターン発生器２４４によつて入力線に与えら
れる選択によつて増加させられる。DACビツト
はデータとともに受信RAM２３２にロードされ
る。DACビツトがオフならば、DACレジスタ２
４０には新しい情報がロードされる。DACビツ
トがオンならば、DACレジスタ２４０は更新さ
れず、DACレジスタ２４０に前にロードされた
情報が出力シフトレジスタ２４２に繰り返しロー
ドされる。 受信RAM２３２はデータの外部宛先とデー
タ・ポート１５の間のデータ速度の相違を補償す
るために柔軟バツフアとして動作する。受信
RAM２３２内の読出ポインタ２６４は該RAM
によつてサービスされる両ポートによつて共用さ
れるが、送信RAM２１４においては２本の入力
線１９４及び１９４′に対応してそれぞれ書込ポ
インタ２５８と２５８′が設けられている。第２
７図に示されているように、第１ずれカウンタ２
６６は第１出力線１９４のための読出ポインタ２
６４に関連しており、第２ずれカウンタ２６６′
は第２出力線１９４′に関連している。 ずれカウンタ２６６又は２６６′は実効読出ア
ドレスが読出ポインタ値からずれカウンタ値を差
し引いた値に等しくなるように実効読出アドレス
を計算するのに使用される。外部バイト・クロツ
クはずれカウンタ２６６又は２６６′の値を減少
させる。読出ポインタ２６４の値はポート基準ク
ロツク・サイクル毎に増加する。外部クロツクが
ポート基準クロツクより速ければ、ずれカウンタ
２６６又は２６６′の値は０に近づく。カウンタ
２６６又は２６６′が０のとき、外部クロツクが
ずれカウンタの内容を減少させることが禁止さ
れ、ポート・バイト・クロツクがずれカウンタ内
容を増加させることができるようになる。このず
れカウンタの内容の増加は柔軟バツフアの規模に
応じて８又は16という値に到達するまで行われ
る。この値に到達すると、通常の動作が再開す
る。外部クロツクがポート基準クロツクより遅け
れば、ずれカウンタ２６６又は２６６′の値は最
大値に近づく。最大値になると、ポート・バイ
ト・クロツクがずれカウンタの内容を増加させる
のが禁止される。この禁止はずれカウンタの値が
８又は16に復帰するまで行われる。復帰すると通
常の動作が再開される。読出ポインタ２６４の値
は常にポート基準クロツク速度で増加し、したが
つて同じ受信RAM２３２と同じ読出ポインタ２
６４が互いに同期的に動作する出力線１９４及び
１９４′の双方によつて使用されることが可能と
なる。２つのポートのための実効読出アドレスは
異なるものである。 据置きデータに対するデータ・ポートの動作 １フレーム当り１チヤネル分より少ないデータ
を累積するデータ速度に適用される据置可能デー
タ・モードにおいては、そのチヤネルための
DACビツトの状態の計算はポートによつて行わ
れる。これは、フレームＮにおいてデイジタル・
スイツチ３０によつて選択された60番目のバイト
を記憶し、これとフレーム（Ｎ＋１）において選
択された60個のバイトと比較することによつて行
われる。フレーム（Ｎ＋１）において比較が行わ
れなければ、DACビツトはオフに切換わり、フ
レーム（Ｎ＋Ｐ−１）の60番目のバイトとフレー
ム（Ｎ＋Ｐ）の第１バイトとの間の比較が行われ
るまでオンに切換わることはできない。ここでＰ
は２，３，４……Ｘであり、Ｘは呼出しの間に送
信されるフレームの総数である。待ち行列制御
ROS８８はフレームが転送されるべきか否かを
決定するための所与のフレームの60番目のバイト
に関連したDACビツトのみを監視する必要があ
る。 19.2Kbps以下のデータ速度においては、送信
パターン発生器２２４は40フレーム毎に送信フレ
ーム同期信号に同期させられる。2.4Kbpsパター
ンは40フレーム毎に繰返され60バイト・カウンタ
２１７は０という値をとる。カウンタは40フレー
ム毎に線９１を介して送信フレーム同期パルスに
よつてリセツトされる。 据置きモードにおけるノード間書込ポインタの
管理は通常モードにおけるそれとは異なる。これ
は送信チヤネル・データは１つの受信フレームよ
り多くのフレーム内で受信されるからである。第
２４図は9.6Kbpsポートのための作を示す。表
は9.6Kbpsデータ・ポートの動作例を示す。前述
のように、データ・ポートは19.2Kbps以下のデ
ータ速度を有する低速データ・ポートのために２
つの連続したフレームにおいて同じチヤネルのデ
ータをデイジタル・スイツチに与える。第２４図
におけるチヤネルOAはフレーム０及び１におい
てTBBにロードされる。TBB５４は送信フレー
ム１，２，３又は４においてこのチヤネルを送信
することもできる。このためにはポートはこれに
対応した受信フレームにおいてデータを受信でき
なければならない。ノード間書込ポインタ２５６
はフレームＹ０２，Ｙ０３及びＹ０４の間通常の
場合に受信フレームＹ０１においてのみ増加され
るかわりにフレームＹ０１の始点においてとる値
にセツトされる。データは実際には１つのフレー
ムにおいてのみ送信されるので、受信局における
デイジタル・スイツチ３０から受信されるデータ
に付加されるDACビツトは、データが送信され
た上記１つのフレームに対応する受信フレームに
おいてのみオフとなる。データが送信フレームＸ
０３において送信される場合、該データは受信フ
レームＹ０３において受信され（DACビツトが
オフ）、受信RAM２３２に書込まれる。フレー
ムＹ１１の始点においては、ノード間書込ポイン
タ２５６は受信RAM２３２の次の60バイト部に
おいて動作できる。データの送信を据え置くこと
によつて生じる別の遅延を考慮に入れるため、衛
星フレーム同期時間において別の60バイトのずれ
がノード間書込ポインタ２５６と読出ポインタ２
６４の間に生じる。
【表】
【表】
ノード内動作
データ・ポートの受信側には、ノード間及びノ
ード内パターン発生器が設けられている。パター
ン発生器の動作は、第２０図に示されたノード内
状態レジスタが参照番号９１′によつて示された
送信フレーム・スイツチ時間に250マイクロ秒を
加えた時間において送信状態レジスタ２２９内の
値にプリセツトされることを除いて上述した動作
と同様である。９１′内の信号はゲート２４３が
送信状態レジスタ２２９の内容をノード内状態レ
ジスタ２４５に転送するように動作する。250マ
イクロ秒という時間はバイトがポートの送信側か
らノード内バツフア（INB）５６を介してデー
タ・ポートの受信側に到達する間の遅延時間であ
る。ノード間パターン発生器の場合、60バイト・
カウンタ２１７′は40個のフレーム時間毎に０に
リセツトされ、衛星状態レジスタ２２９′は各受
信衛星フレーム・スイツチ時間毎にチヤネル・カ
ウンタ２１９′の値にプリセツトされる。そして、
チヤネル・カウンタは０にセツトされる。送信フ
レーム同期パルスと衛星フレーム同期パルスとの
間の関係については第２３図を参照して説明す
る。送信フレーム同期パルスは１スーパー・フレ
ームおきに生じる。受信フレーム同期パルスは送
信フレームのバイト時間に同期させられる。 ノード内及びノード間パターン発生器は別個に
同期化され、互いに独立である。同様に、第２７
図に示されたノード内書込ポインタ２５６′の内
容はノード間書込ポインタ２５６の内容と独立に
増加させられる。これにより、ポートは１つのポ
ートのためのノード内接続と他のポートのための
ノード間接続のサービスを行うことができる。両
ポートが同じ種類の接続の一部をなしている場
合、これらは第２７図に示された同じ書込ポイン
タを使用する。ポートがポート０のときにSCM
５０によつてポートに提供されるポートIDは受
信RAM２３２の位置０Ｂ至２２５であり、ポー
トがポート１のとき、対応する位置は受信RAM
２３２の２５６乃至５１１である。ポートIDは
受信RAM２３２への書込アドレスの高順位ビツ
トを示す。 TDMAシステム全体にわつたて同じデータ速
度で動作するすべてのデータ・ポートのための送
信パターン発生器と受信パターン発生器との同期
をとることによつて、整数倍でないデータ速度の
データ・ポートに適応するためにビツト詰込みを
行う必要がなくなり、データ活動圧縮動作を行う
ことができる。 データ速度が整数倍のときの動作の特徴 各ポートが独自のデータ速度Riで動作している
場合に、周期的TDMAフレームの間にインター
リーブされた時間ベースでTDMA受信バースト
通信リンクから各ローカル・ユーザにチヤネル
Niのデータを転送し且つ各ローカル・ユーザか
らTDMA送信バースト通信リンクへｍ個のデー
タ・ユニツトのチヤネルNiを転送する複数の入
力／出力ポートを有するTDMA通信制御装置に
おける適用業務にデータ速度が整数倍のときの特
色を見い出すことができる。 デイジタル・スイツチ３０は送信バースト・バ
ツフア５４を含む。送信バースト・バツフア５４
は、すべてのポート１４，１６，１８及び２０の
データ出力に共通の送信母線４４ａに接続された
データ入力と、TDMA送信バースト通信リンク
に接続されたデータ出力とを有する。送信バース
ト・バツフア５４はｍ個の並置された列及び複数
の行に配列された複数のアドレス可能記憶位置を
有する。 デイジタル・スイツチ３０はさらに受信バー
ス・バツフア６４を含む。受信バースト・バツフ
ア６４はTDMA受信バースト通信リンク５に接
続されたデータ入力と、すべてのポートのデータ
入力に共通の受信母線４４ｂに接続されたデータ
出力を有する。受信バースト・バツフア６４はｍ
個の並置された列と複数の行に配列された複数の
アドレス可能記憶位置を有する。 デイジタル・スイツチ３０はさらにスキヤナ７
０を含む。スキヤナ７０は１つのTDMAフレー
ムについてｍ回の走査を行う周期的サイクルを有
し（フレーム速度はｆフレーム／秒である）、送
信バースト・バツフア及び受信バースト・バツフ
アに列アドレス入力として接続された走査計数出
力７７を有する。 デイジタル・スイツチ３０はさらにスイツチ制
御メモリ５０を含む。スイツチ制御メモリ５０
は、スキヤナの走査出力７５に接続されたアドレ
ス入力と、各ポートの制御入力に接続されたポー
ト制御出力７８と、送信バースト・バツフアと受
信バースト・バツフアの行アドレス入力に接続さ
れた記憶アドレス出力８２を有する。スイツチ制
御メモリ５０はポートのそれぞれのためにNi個
の制御ワードを記憶する。ｉ番目のポートのため
の制御ワードはスキヤナによつて走査されたとき
にｉ番目のポートにポート選択信号を与え且つ送
信バースト・バツフア及び受信バースト・バツフ
アに別個の行アドレスを与える。Niの値はRiをｆ
のｍ倍で割つた値に等しい。 このようにして、種々のデータ率を有する地理
的に離隔したポートをインターリーブされた時間
ベースでサービスすることができる。 デイジタル・スイツチ３０はまたノード内バツ
フア５６を含む。ノード内バツフア５６は、送信
母線に接続されたデータ入力と、受信母線に接続
されたデータ出力とを有し、さらに複数の行及び
２つの並置された列に配列された複数のアドレス
可能記憶位置を有する。ノード内バツフア５６
は、スイツチ制御メモリの記憶アドレス出力８２
に接続された行アドレス入力と、スキヤナの走査
計数値出力７７に接続された列アドレス入力とを
有し、第１ローカル・ポートと第２ローカル・ポ
ートとの間でデータ転送を行わせる。 同じデータ速度Riを有する第１及び第２のロー
カル・ポートはスイツチ制御メモリ中にNi対の
制御ワードを有する。これらの対のうちのｊ番目
の対の第１制御ワードは第１ポートにポート選択
信号を与えるとともにスイツチ制御メモリの偶数
番目の走査においてはノード内バツフア中のｐ番
目の行に奇数番目の走査においてはノード内バツ
フアの（ｐ＋１）番目の行に行アドレスを与え
る。ｊ番目の対の第２制御ワードは、第２ポート
にポート選択信号を与えるとともにスイツチ制御
メモリの偶数番目の走査においてはノード内バツ
フアの（ｐ＋１）番目の行に奇数番目の走査にお
いてはノード内バツフアのＰ番目の行に行アドレ
スを与える。 スイツチ制御メモリの偶数番目の走査の間、ノ
ード内バツフアの第１列に読出アクセスが行わ
れ、第２列に書込アクセスが行われる。スイツチ
制御メモリの奇数走査の間、ノード内バツフアの
第２列に読出アクセスが行われ、第１列に書込ア
クセスが行われる。 第１１図及び第１２図示されているように対を
なす記憶位置に対する行アドレス・アクセスを１
つのSCM走査おきに且つ交互に行うため及び
INB５６内の記憶位置のＡ及びＢ列に対する書
込みと読出しを１つのSCM走査おきに且つ交互
に行うために、バイト走査計数値７７の低順位ビ
ツトがノード内バツフア５６に入力される。例え
ば、バイト走査計数値７７の低順位ビツトが０な
らば、SCMワードに貯えられたｐ番目のINBア
ドレスが（ｐ＋１）番目の位置に変換され（ｐ＋
１）番目の位置がｐ番目の位置に変換されるよう
に行アドレス８２の低順位ビツトを反転させるこ
とができる。バイト走査計数値７７の低順位ビツ
トが２進値の１ならば、行アドレス８２の低順位
ビツトを変化させることなくノード内バツフア５
６の行アドレス入力に与えることができる。同様
にして、バイト走査計数値７７の低順位ビツトが
０ときには、Ａ列をINB５６から読み出し且つ
Ｂ列をINB５６に書き込むことができる。バイ
ト走査計数値７７の低順位ビツトが２進値の１の
ときには、Ａ列をINB５６に書き込み且つINB
５６からＢ列を読み出すことができる。 SCM５０中の単一SCMワードに対応する基本
TDMA伝送速度の整数倍の速度を有するデー
タ・ポートに適応できるようにNiの値を整数に
することができる。 データ速度が整数倍でないときの動作の特徴 各ポートが独自のデータ速度Riで動作する場合
において、周期的TDMA送信フレームの間イン
ターリーブされた時間ベースで各ローカル・デー
タ源からTDMA送信バースト通信リンクに１つ
のTDMA送信フレーム当り（qi＋ai）ｍ個のデー
タ・ユニツトのNiチヤネルを転送する複数の入
力／出力ポートを有するTDMA通信制御装置の
適用業務においてデータ速度が整数倍でない場合
の動作の特徴を見出すことができる。ここで、qi
は正の整数又は０、ｍは正の整数及びaiは０と１
の間の分数である。 ポート１４，１６又は１８の入力バツフア２１
４は１つのTDMA送信フレーム当り（qi＋ai）ｍ
個のデータ・ユニツトを累積するために各ローカ
ル・データ源１０に接続された入力を有する。 １つのポート内のモジユーロｍ送信カウンタ２
１７に各TDMAフレームの間に累積されるｍ個
のデータ・ユニツトからなるグループの数を計数
するために各ローカル・データ源に接続された入
力を有する。 １つのポート内の送信出力レジスタ２１６は、
入力バツフアから送信母線に連続したデータをゲ
ート可能に転送するために、入力バツフアに接続
された入力と、送信母線に接続された出力とを有
する。 送信バースト・バツフア５４は、送信母線に接
続されたデータ入力と、TDMA送信バースト通
信リンクに接続されたデータ出力とを有し、複数
の行及びｍ個の並置された列をなすように配列さ
れた複数のアドレス可能記憶位置を有する。 スキヤナ７０は１つのTDMAフレームにつき
ｍ回の走査を行う周期的サイクルを有し（フレー
ム速度はｆフレーム／秒である）、送信バース
ト・バツフアに列アドレス入力として接続された
走査計数値出力７７を有する。 スイツチ制御メモリ５０は、スキヤナの走査出
力７５に接続されたアドレス入力と、各ポートに
接続されたポート選択出力７８と、送信バース
ト・バツフアの行アドレス入力に接続された記憶
アドレス出力８２とを有し、１つのポートに対し
てqi＋１）個の制御ワードを記憶する。各制御ワ
ードはスキヤナによつて走査されるときに１つの
ポートにポート選択信号を与えるとともに送信バ
ースト・バツフアに別個の行アドレスを与える。
ここで、（qi＋ai）＝Ri／mfである。 １つのポート中の送信転送ゲート２３９は、モ
ジユーロｍ送信カウンタに接続されたデータ入力
と、スキヤナの走査計数値出力に接続された制御
入力と、出力とを有し、１つのTDMA送信フレ
ーム中に生じるｍ個の走査計数値のそれぞれの発
生時機にモジユーロｍ送信カウンタの内容を出力
に転送する。 １つのポート内の送信選択カウンタ２３３は、
送信転送ゲートの出力に接続されたデータ入力
と、スイツチ制御メモリのポート選択出力に接続
された制御入力とを有し、１つのTDMA送信フ
レーム中に生じるｍ個の走査計数値のそれぞれの
発生時にモジユーロｍ送信カウンタの内容を受信
し、いずれかの走査計数値が発生する間にスイツ
チ制御メモリから受け取られる各ポート選択信号
に応じて受信内容を１つずつ減少させる。 １つのポート内の送信零検出器２３７は、送信
選択カウンタに接続された入力と、送信出力レジ
スタ２１６のゲート入力に接続された制御出力２
２７とを有し、送信選択カウンタの内容が０でな
いときを検出し送信出力レジスタに付勢信号を送
つて入力バツフアから送信母線に１つのデータ・
ユニツトを転送する。送信選択カウンタの検出内
容が零のとき、送信零検出器は送信出力レジスタ
を介する転送を禁止する。 このようにして、スキヤナの走査計数速度mf
の整数倍でないデータ速度Riを有するローカル・
データ源からのデータを送信することができる。 受信バースト・バツフア６４は、TDMA受信
バースト通信リンク５に接続されたデータ入力
と、受信母線に接続されたデータ出力を有し、さ
らに、複数の行及びｍ個の並置された列をなすよ
うに配列された複数のアドレス可能記憶位置と、
スキヤナの走査計数出力に接続された列アドレス
入力と、スイツチ制御メモリの記憶アドレス出力
に接続された行アドレス入力を有する。 １つのポート内の受信出力バツフア２３２は、
受信母線に接続されたデータ入力と、各ローカ
ル・データ・シンク１０に接続された出力とを有
し、受信バースト・バツフアから受信されるデー
タ・フイールド中の連続したデータ・ユニツトに
対してゲート可能にバツフア動作をなし、出力線
２４１を介して各ローカル・データ・シンクにデ
ータ速度Riで転送を行う。 １つのポート内の出力クロツク２１５は、
TDMA受信バースト通信リンクから各ローカ
ル・ユーザに転送されるべき１つのTDMA受信
フレーム当りのデータ・ユニツトの数（qi＋ai）
ｍを計数する。 １つのポート内のモジユーロｍ受信カウンタ２
１７′は出力クロツクに接続された入力を有し、
各TDMA受信フレームの間にTDMA受信バース
ト通信リンクから受信出力バツフア内に累積され
るべきｍ個のデータ・ユニツトからなるグループ
の数を計数する。 １つのポート内の受信転送ゲート２３９′はモ
ジユーロｍ受信カウンタに接続されたデータ入力
と、スキヤナの走査計数値出力に接続された制御
入力と、出力とを有し、１つのTDMA受信フレ
ーム中に生じるｍ個の走査計数値の発生時にモジ
ユーロｍ受信カウンタの内容を出力に転送する。 １つのポート内の受信選択カウンタ２３３′は、
受信転送ゲートの出力に接続されたデータ入力
と、スイツチ制御メモリのポート選択出力に接続
された制御入力とを有し、１つのTDMA受信フ
レーム中に生じるｍ個の走査計数値のそれぞれの
発生時にモジユーロｍ受信カウンタの内容を受
け、走査計数値のいずれかが発生する間にスイツ
チ制御メモリから受信される各ポート選択信号に
応じて受信内容を１つずつ減少させる。 １つのポート内の受信零検出器２３７′は、受
信選択カウンタに接続された入力と、受信出力バ
ツフアのゲート入力に接続された制御出力とを有
し、受信選択カウンタの内容が零でないときを検
出して、受信出力バツフアに付勢信号を出力し、
受信母線を介して受信バースト・バツフアから転
送されるデータ・ユニツトの１つに対してバツフ
ア動作をなす。受信零検出器２３７′は受信選択
カウンタの検出内容が０のとき、出力バツフアに
おけるバツフア動作を禁止する。 このようにして、スキヤナの走査計数速度mf
の整数倍でないデータ速度Riを有するローカル・
データ・シンクに転送されるべきデータを受信す
ることができる。 ノード内バツフア５６は送信母線に接続された
データ入力と、すべてのポートのデータ入力に共
通の受信母線に接続されたデータ出力と、複数の
行及び２つの並置された列をなすように配列され
た複数のアドレス可能な記憶位置と、スイツチ制
御メモリからの記憶アドレス出力に接続された行
アドレス入力と、スキヤナの走査計数値出力７７
に接続された列アドレス入力とを有し、第１ポー
トと第２ポートとの間のデータの転送を行う。 同じデータ速度を有する第１及び第２のポート
はスイツチ制御メモリ中の（qi＋１）対の制御ワ
ードを有する。各制御ワード対は第１制御ワード
と第２制御ワードを有する。第１制御ワードは第
１ポートにポート選択信号を与えるとともにスイ
ツチ制御メモリの偶数番目の走査においてはノー
ド内バツフア中のｐ番目の行に奇数番目の走査に
おいては（ｐ＋１）番目のST行に行アドレスを
与える。第２制御ワードは第２ポートにポート選
択信号を与え、スイツチ制御メモリの偶数番目の
走査においてはノード内バツフア中の（ｐ＋１）
番目のST行に奇数番目の走査においてはノード
内バツフア中のｐ番目の行に行アドレスを与え
る。 列アドレス入力に接続された走査計数値７７
は、スイツチ制御メモリの偶数番目の走査の間ノ
ード内バツフアの第１列の読出アクセスを可能に
するとともにノード内バツフアの第２列の書込ア
クセスを可能にし、スイツチ制御メモリの奇数番
目の走査の間ノード内バツフアの第２列の読出ア
クセスを可能するとともにノード内バツフアの第
１列の書込アクセスを可能にする。 第２ポート中の受信出力バツフア２３２は、受
信母線に接続されたデータ入力と、第２のローカ
ル・データ・シンクのそれぞれに接続された出力
とを有し、ノード内バツフアから受信されたデー
タ・フイールド中の連続したデータ・ユニツトを
ゲート可能にバツフア動作を行つて、出力線を介
して第２のローカル・データ・シンクのそれぞれ
にデータ速度Riで転送を行う。 第２ポート中の出力クロツク２１５は、ノード
内バツフアから第２のローカル・ユーザのそれぞ
れに転送されるべき１つのTDMAノード内フレ
ーム当りのデータ・ユニツトの数（qi＋ai）ｍを
計数する。TDMAノード内フレームはTDMA送
信フレームに対して走査計数値７７の１つの周期
だけ遅延される。 第２ポート中のモジユーロｍノード内カウンタ
２１７は、出力クロツクに接続された入力を有
し、各TDMAノード内フレームの間ノード内バ
ツフアから受信出力バツフアに累積されるべきｍ
個のデータ・ユニツトからなるグループの数を計
数する。 第２ポート中のノード内転送ゲート２４８は、
モジユーロｍノード内カウンタに接続されたデー
タ入力と、スキヤナの走査計数値出力に接続され
た制御入力と、出力とを有し、TDMAノード内
フレームの間に生じるｍ個の走自計数値のそれぞ
れが発生するときにモジユーロｍノード内カウン
タの内容を出力に転送する。 第２ポート内のノード内選択カウンタ２４９
は、ノード内転送ゲートの出力に接続されたデー
ク入力と、スイツチ制御メモリのポート選択出力
に接続された制御入力とを有し、TDMAノード
内フレーム中に生じるｍ個の計数値のそれぞれが
発生するときにモジユーロｍノード内カウンタの
内容を受信して、いずれかの走自計数値が発生す
る間にスイツチ制御メモリから受信される各ポー
ト選択信号に応じて受信内容を１つ減少させる。 第２ポート内のノード内受信零検出器２５０
は、ノード内選択カウンタに接続された入力と、
受信出力バツフアのゲート入力に接続された制御
入力とを有し、ノード内選択カウンタの内容が０
でないときを検出して受信出力バツフアに付勢信
号を送つて、ノード内バツフアから受信母線を介
して転送されるデータ・ユニツトの１つに対して
バツフア動作を行わせる。ノード内検出器はノー
ド内選択カウンタの検出内容が０のときには受信
出力バツフア中のバツフア動作を禁止する。 このようにして、スキヤナの走査計数速度mf
の整数倍でないデータ速度Riを有する第２ローカ
ル・データ・シンクに転送されるべきデータを同
じデータ速度の別のローカル・ポートから受信す
ることができる。 ネツトワーク初期同期及び同期化のための構成 多元接続（TDMA）においては、衛星トラン
スポンダの全帯域は２個以上の地球局によつて時
間ベースで共用される。衛星における時間はフレ
ームと指称される15ミリ秒の単位に分割される。
１つのトランスポンダに関連する各地球局にはそ
のトラフイツク・バーストを送信するためにフレ
ームの一部が割当てられる。各トラフイツク・バ
ーストは１つのトランスポンダに関連するすべて
の地球局によつて受信される。各地球局のトラフ
イツク・バーストに割当てられる時間の総量は地
球局毎に異ならすこともでき且つ時間の経過とと
もに変化させることもできる。各地球局に割当て
られる時間の長さは要求割当技術によつて決定で
きる。この要求割当技術は、各地球局及び全ネツ
トワークのトラフイツク要求を考慮して、１つの
フレームにおいて各地球局に割当てられる時間の
総量を決定するものである。 第２図に示されるフレーム基準バースト
（FRB）は、15ミリ秒毎に１回基準局３によつて
送信される。基準バーストは、各フレームの開始
点をマークするものであり、すべてのSCCがフレ
ーム及びスーパーフレームの同期を維持するため
に使用される。各フレームにおける最初の３つの
チヤネルにはフレーム基準バースが割当てられ
る。 トランスポンダを介して通信を行つている活動
中の各SCCは第２図に示されるように各フレーム
時間毎に１つのトラフイツク・バーストを送るこ
とができる。トラフイツク・バーストの開始時間
及び長さは可変であり、基準SCCによつてFRB
中に割当てられる。各トラフイツク・バーストは
半チヤネルのバースト前端部とこれに続く可変数
のトラフイツク・チヤネルからなる。トラフイツ
ク・チヤネルは３つの異なつた種類のデータすな
わち、信号データ、デイジタル・ポート宛先デー
タ及び音声ポート宛先データのうちの１つを含む
ことができる。受信SCCはアドレス・フイールド
を使用してトラフイツク・チヤネルが該SCC向け
のものか否かを判断するとともに３つの種類のう
ちどのデータかを判断する。 第２図に示された送信基準バースト（XRB）
は各SCCによつて１つのスーパーフレームにつき
１回送信される。各SCCにはその送信基準バース
トをバーストするために１つのフレーム制御フイ
ールド中に固定位置が割当てられる。各SCCはそ
の送信基準バーストを使用して送信クロツク同期
を維持する。各SCCはまた特定の状況及びトラン
スポンダ容量に対する要求を送信するためにもそ
の送信基準バーストを使用する。各送信基準バー
ストにはフレーム制御フイールドに（１＋１／２） 個のチヤネルが割当てられる。このうち１／２チ
ヤネルは保護帯に割当てられる。 初期同期（イニシヤル・アクイジシヨン）バー
スト（IAB）は送信同期獲得の段階１の間SCCに
よつて送信される１／２チヤネル・バーストであ
り、SCCよつて衛星に対する範囲（range）を測
定するのに使用される。 〔初期同期（イニシヤル・アクイジシヨン）〕 第２８図はSCC初期同期獲得及び同期化論理装
置の全体を示す。初期同期は２つの処理すなわち
受信初期同期及び送信初期同期からなる。SCC発
振器４００が所定の安定度に達し且つチヤネル・
エラー率が１×10-2以下ならば、SCCは30秒以内
に初期同期を完了できるが、２分より短い時間の
間同期が消失されたのであれば平均15秒以内で初
期同期を完了できる。SCC初期同期時間はバース
ト・モデム・コード・ワード検出性能に依存す
る。ただし、バースト・モデムは次の条件を満足
するかあるいはこれ以上の性能であるものとす
る。
ード内パターン発生器が設けられている。パター
ン発生器の動作は、第２０図に示されたノード内
状態レジスタが参照番号９１′によつて示された
送信フレーム・スイツチ時間に250マイクロ秒を
加えた時間において送信状態レジスタ２２９内の
値にプリセツトされることを除いて上述した動作
と同様である。９１′内の信号はゲート２４３が
送信状態レジスタ２２９の内容をノード内状態レ
ジスタ２４５に転送するように動作する。250マ
イクロ秒という時間はバイトがポートの送信側か
らノード内バツフア（INB）５６を介してデー
タ・ポートの受信側に到達する間の遅延時間であ
る。ノード間パターン発生器の場合、60バイト・
カウンタ２１７′は40個のフレーム時間毎に０に
リセツトされ、衛星状態レジスタ２２９′は各受
信衛星フレーム・スイツチ時間毎にチヤネル・カ
ウンタ２１９′の値にプリセツトされる。そして、
チヤネル・カウンタは０にセツトされる。送信フ
レーム同期パルスと衛星フレーム同期パルスとの
間の関係については第２３図を参照して説明す
る。送信フレーム同期パルスは１スーパー・フレ
ームおきに生じる。受信フレーム同期パルスは送
信フレームのバイト時間に同期させられる。 ノード内及びノード間パターン発生器は別個に
同期化され、互いに独立である。同様に、第２７
図に示されたノード内書込ポインタ２５６′の内
容はノード間書込ポインタ２５６の内容と独立に
増加させられる。これにより、ポートは１つのポ
ートのためのノード内接続と他のポートのための
ノード間接続のサービスを行うことができる。両
ポートが同じ種類の接続の一部をなしている場
合、これらは第２７図に示された同じ書込ポイン
タを使用する。ポートがポート０のときにSCM
５０によつてポートに提供されるポートIDは受
信RAM２３２の位置０Ｂ至２２５であり、ポー
トがポート１のとき、対応する位置は受信RAM
２３２の２５６乃至５１１である。ポートIDは
受信RAM２３２への書込アドレスの高順位ビツ
トを示す。 TDMAシステム全体にわつたて同じデータ速
度で動作するすべてのデータ・ポートのための送
信パターン発生器と受信パターン発生器との同期
をとることによつて、整数倍でないデータ速度の
データ・ポートに適応するためにビツト詰込みを
行う必要がなくなり、データ活動圧縮動作を行う
ことができる。 データ速度が整数倍のときの動作の特徴 各ポートが独自のデータ速度Riで動作している
場合に、周期的TDMAフレームの間にインター
リーブされた時間ベースでTDMA受信バースト
通信リンクから各ローカル・ユーザにチヤネル
Niのデータを転送し且つ各ローカル・ユーザか
らTDMA送信バースト通信リンクへｍ個のデー
タ・ユニツトのチヤネルNiを転送する複数の入
力／出力ポートを有するTDMA通信制御装置に
おける適用業務にデータ速度が整数倍のときの特
色を見い出すことができる。 デイジタル・スイツチ３０は送信バースト・バ
ツフア５４を含む。送信バースト・バツフア５４
は、すべてのポート１４，１６，１８及び２０の
データ出力に共通の送信母線４４ａに接続された
データ入力と、TDMA送信バースト通信リンク
に接続されたデータ出力とを有する。送信バース
ト・バツフア５４はｍ個の並置された列及び複数
の行に配列された複数のアドレス可能記憶位置を
有する。 デイジタル・スイツチ３０はさらに受信バー
ス・バツフア６４を含む。受信バースト・バツフ
ア６４はTDMA受信バースト通信リンク５に接
続されたデータ入力と、すべてのポートのデータ
入力に共通の受信母線４４ｂに接続されたデータ
出力を有する。受信バースト・バツフア６４はｍ
個の並置された列と複数の行に配列された複数の
アドレス可能記憶位置を有する。 デイジタル・スイツチ３０はさらにスキヤナ７
０を含む。スキヤナ７０は１つのTDMAフレー
ムについてｍ回の走査を行う周期的サイクルを有
し（フレーム速度はｆフレーム／秒である）、送
信バースト・バツフア及び受信バースト・バツフ
アに列アドレス入力として接続された走査計数出
力７７を有する。 デイジタル・スイツチ３０はさらにスイツチ制
御メモリ５０を含む。スイツチ制御メモリ５０
は、スキヤナの走査出力７５に接続されたアドレ
ス入力と、各ポートの制御入力に接続されたポー
ト制御出力７８と、送信バースト・バツフアと受
信バースト・バツフアの行アドレス入力に接続さ
れた記憶アドレス出力８２を有する。スイツチ制
御メモリ５０はポートのそれぞれのためにNi個
の制御ワードを記憶する。ｉ番目のポートのため
の制御ワードはスキヤナによつて走査されたとき
にｉ番目のポートにポート選択信号を与え且つ送
信バースト・バツフア及び受信バースト・バツフ
アに別個の行アドレスを与える。Niの値はRiをｆ
のｍ倍で割つた値に等しい。 このようにして、種々のデータ率を有する地理
的に離隔したポートをインターリーブされた時間
ベースでサービスすることができる。 デイジタル・スイツチ３０はまたノード内バツ
フア５６を含む。ノード内バツフア５６は、送信
母線に接続されたデータ入力と、受信母線に接続
されたデータ出力とを有し、さらに複数の行及び
２つの並置された列に配列された複数のアドレス
可能記憶位置を有する。ノード内バツフア５６
は、スイツチ制御メモリの記憶アドレス出力８２
に接続された行アドレス入力と、スキヤナの走査
計数値出力７７に接続された列アドレス入力とを
有し、第１ローカル・ポートと第２ローカル・ポ
ートとの間でデータ転送を行わせる。 同じデータ速度Riを有する第１及び第２のロー
カル・ポートはスイツチ制御メモリ中にNi対の
制御ワードを有する。これらの対のうちのｊ番目
の対の第１制御ワードは第１ポートにポート選択
信号を与えるとともにスイツチ制御メモリの偶数
番目の走査においてはノード内バツフア中のｐ番
目の行に奇数番目の走査においてはノード内バツ
フアの（ｐ＋１）番目の行に行アドレスを与え
る。ｊ番目の対の第２制御ワードは、第２ポート
にポート選択信号を与えるとともにスイツチ制御
メモリの偶数番目の走査においてはノード内バツ
フアの（ｐ＋１）番目の行に奇数番目の走査にお
いてはノード内バツフアのＰ番目の行に行アドレ
スを与える。 スイツチ制御メモリの偶数番目の走査の間、ノ
ード内バツフアの第１列に読出アクセスが行わ
れ、第２列に書込アクセスが行われる。スイツチ
制御メモリの奇数走査の間、ノード内バツフアの
第２列に読出アクセスが行われ、第１列に書込ア
クセスが行われる。 第１１図及び第１２図示されているように対を
なす記憶位置に対する行アドレス・アクセスを１
つのSCM走査おきに且つ交互に行うため及び
INB５６内の記憶位置のＡ及びＢ列に対する書
込みと読出しを１つのSCM走査おきに且つ交互
に行うために、バイト走査計数値７７の低順位ビ
ツトがノード内バツフア５６に入力される。例え
ば、バイト走査計数値７７の低順位ビツトが０な
らば、SCMワードに貯えられたｐ番目のINBア
ドレスが（ｐ＋１）番目の位置に変換され（ｐ＋
１）番目の位置がｐ番目の位置に変換されるよう
に行アドレス８２の低順位ビツトを反転させるこ
とができる。バイト走査計数値７７の低順位ビツ
トが２進値の１ならば、行アドレス８２の低順位
ビツトを変化させることなくノード内バツフア５
６の行アドレス入力に与えることができる。同様
にして、バイト走査計数値７７の低順位ビツトが
０ときには、Ａ列をINB５６から読み出し且つ
Ｂ列をINB５６に書き込むことができる。バイ
ト走査計数値７７の低順位ビツトが２進値の１の
ときには、Ａ列をINB５６に書き込み且つINB
５６からＢ列を読み出すことができる。 SCM５０中の単一SCMワードに対応する基本
TDMA伝送速度の整数倍の速度を有するデー
タ・ポートに適応できるようにNiの値を整数に
することができる。 データ速度が整数倍でないときの動作の特徴 各ポートが独自のデータ速度Riで動作する場合
において、周期的TDMA送信フレームの間イン
ターリーブされた時間ベースで各ローカル・デー
タ源からTDMA送信バースト通信リンクに１つ
のTDMA送信フレーム当り（qi＋ai）ｍ個のデー
タ・ユニツトのNiチヤネルを転送する複数の入
力／出力ポートを有するTDMA通信制御装置の
適用業務においてデータ速度が整数倍でない場合
の動作の特徴を見出すことができる。ここで、qi
は正の整数又は０、ｍは正の整数及びaiは０と１
の間の分数である。 ポート１４，１６又は１８の入力バツフア２１
４は１つのTDMA送信フレーム当り（qi＋ai）ｍ
個のデータ・ユニツトを累積するために各ローカ
ル・データ源１０に接続された入力を有する。 １つのポート内のモジユーロｍ送信カウンタ２
１７に各TDMAフレームの間に累積されるｍ個
のデータ・ユニツトからなるグループの数を計数
するために各ローカル・データ源に接続された入
力を有する。 １つのポート内の送信出力レジスタ２１６は、
入力バツフアから送信母線に連続したデータをゲ
ート可能に転送するために、入力バツフアに接続
された入力と、送信母線に接続された出力とを有
する。 送信バースト・バツフア５４は、送信母線に接
続されたデータ入力と、TDMA送信バースト通
信リンクに接続されたデータ出力とを有し、複数
の行及びｍ個の並置された列をなすように配列さ
れた複数のアドレス可能記憶位置を有する。 スキヤナ７０は１つのTDMAフレームにつき
ｍ回の走査を行う周期的サイクルを有し（フレー
ム速度はｆフレーム／秒である）、送信バース
ト・バツフアに列アドレス入力として接続された
走査計数値出力７７を有する。 スイツチ制御メモリ５０は、スキヤナの走査出
力７５に接続されたアドレス入力と、各ポートに
接続されたポート選択出力７８と、送信バース
ト・バツフアの行アドレス入力に接続された記憶
アドレス出力８２とを有し、１つのポートに対し
てqi＋１）個の制御ワードを記憶する。各制御ワ
ードはスキヤナによつて走査されるときに１つの
ポートにポート選択信号を与えるとともに送信バ
ースト・バツフアに別個の行アドレスを与える。
ここで、（qi＋ai）＝Ri／mfである。 １つのポート中の送信転送ゲート２３９は、モ
ジユーロｍ送信カウンタに接続されたデータ入力
と、スキヤナの走査計数値出力に接続された制御
入力と、出力とを有し、１つのTDMA送信フレ
ーム中に生じるｍ個の走査計数値のそれぞれの発
生時機にモジユーロｍ送信カウンタの内容を出力
に転送する。 １つのポート内の送信選択カウンタ２３３は、
送信転送ゲートの出力に接続されたデータ入力
と、スイツチ制御メモリのポート選択出力に接続
された制御入力とを有し、１つのTDMA送信フ
レーム中に生じるｍ個の走査計数値のそれぞれの
発生時にモジユーロｍ送信カウンタの内容を受信
し、いずれかの走査計数値が発生する間にスイツ
チ制御メモリから受け取られる各ポート選択信号
に応じて受信内容を１つずつ減少させる。 １つのポート内の送信零検出器２３７は、送信
選択カウンタに接続された入力と、送信出力レジ
スタ２１６のゲート入力に接続された制御出力２
２７とを有し、送信選択カウンタの内容が０でな
いときを検出し送信出力レジスタに付勢信号を送
つて入力バツフアから送信母線に１つのデータ・
ユニツトを転送する。送信選択カウンタの検出内
容が零のとき、送信零検出器は送信出力レジスタ
を介する転送を禁止する。 このようにして、スキヤナの走査計数速度mf
の整数倍でないデータ速度Riを有するローカル・
データ源からのデータを送信することができる。 受信バースト・バツフア６４は、TDMA受信
バースト通信リンク５に接続されたデータ入力
と、受信母線に接続されたデータ出力を有し、さ
らに、複数の行及びｍ個の並置された列をなすよ
うに配列された複数のアドレス可能記憶位置と、
スキヤナの走査計数出力に接続された列アドレス
入力と、スイツチ制御メモリの記憶アドレス出力
に接続された行アドレス入力を有する。 １つのポート内の受信出力バツフア２３２は、
受信母線に接続されたデータ入力と、各ローカ
ル・データ・シンク１０に接続された出力とを有
し、受信バースト・バツフアから受信されるデー
タ・フイールド中の連続したデータ・ユニツトに
対してゲート可能にバツフア動作をなし、出力線
２４１を介して各ローカル・データ・シンクにデ
ータ速度Riで転送を行う。 １つのポート内の出力クロツク２１５は、
TDMA受信バースト通信リンクから各ローカ
ル・ユーザに転送されるべき１つのTDMA受信
フレーム当りのデータ・ユニツトの数（qi＋ai）
ｍを計数する。 １つのポート内のモジユーロｍ受信カウンタ２
１７′は出力クロツクに接続された入力を有し、
各TDMA受信フレームの間にTDMA受信バース
ト通信リンクから受信出力バツフア内に累積され
るべきｍ個のデータ・ユニツトからなるグループ
の数を計数する。 １つのポート内の受信転送ゲート２３９′はモ
ジユーロｍ受信カウンタに接続されたデータ入力
と、スキヤナの走査計数値出力に接続された制御
入力と、出力とを有し、１つのTDMA受信フレ
ーム中に生じるｍ個の走査計数値の発生時にモジ
ユーロｍ受信カウンタの内容を出力に転送する。 １つのポート内の受信選択カウンタ２３３′は、
受信転送ゲートの出力に接続されたデータ入力
と、スイツチ制御メモリのポート選択出力に接続
された制御入力とを有し、１つのTDMA受信フ
レーム中に生じるｍ個の走査計数値のそれぞれの
発生時にモジユーロｍ受信カウンタの内容を受
け、走査計数値のいずれかが発生する間にスイツ
チ制御メモリから受信される各ポート選択信号に
応じて受信内容を１つずつ減少させる。 １つのポート内の受信零検出器２３７′は、受
信選択カウンタに接続された入力と、受信出力バ
ツフアのゲート入力に接続された制御出力とを有
し、受信選択カウンタの内容が零でないときを検
出して、受信出力バツフアに付勢信号を出力し、
受信母線を介して受信バースト・バツフアから転
送されるデータ・ユニツトの１つに対してバツフ
ア動作をなす。受信零検出器２３７′は受信選択
カウンタの検出内容が０のとき、出力バツフアに
おけるバツフア動作を禁止する。 このようにして、スキヤナの走査計数速度mf
の整数倍でないデータ速度Riを有するローカル・
データ・シンクに転送されるべきデータを受信す
ることができる。 ノード内バツフア５６は送信母線に接続された
データ入力と、すべてのポートのデータ入力に共
通の受信母線に接続されたデータ出力と、複数の
行及び２つの並置された列をなすように配列され
た複数のアドレス可能な記憶位置と、スイツチ制
御メモリからの記憶アドレス出力に接続された行
アドレス入力と、スキヤナの走査計数値出力７７
に接続された列アドレス入力とを有し、第１ポー
トと第２ポートとの間のデータの転送を行う。 同じデータ速度を有する第１及び第２のポート
はスイツチ制御メモリ中の（qi＋１）対の制御ワ
ードを有する。各制御ワード対は第１制御ワード
と第２制御ワードを有する。第１制御ワードは第
１ポートにポート選択信号を与えるとともにスイ
ツチ制御メモリの偶数番目の走査においてはノー
ド内バツフア中のｐ番目の行に奇数番目の走査に
おいては（ｐ＋１）番目のST行に行アドレスを
与える。第２制御ワードは第２ポートにポート選
択信号を与え、スイツチ制御メモリの偶数番目の
走査においてはノード内バツフア中の（ｐ＋１）
番目のST行に奇数番目の走査においてはノード
内バツフア中のｐ番目の行に行アドレスを与え
る。 列アドレス入力に接続された走査計数値７７
は、スイツチ制御メモリの偶数番目の走査の間ノ
ード内バツフアの第１列の読出アクセスを可能に
するとともにノード内バツフアの第２列の書込ア
クセスを可能にし、スイツチ制御メモリの奇数番
目の走査の間ノード内バツフアの第２列の読出ア
クセスを可能するとともにノード内バツフアの第
１列の書込アクセスを可能にする。 第２ポート中の受信出力バツフア２３２は、受
信母線に接続されたデータ入力と、第２のローカ
ル・データ・シンクのそれぞれに接続された出力
とを有し、ノード内バツフアから受信されたデー
タ・フイールド中の連続したデータ・ユニツトを
ゲート可能にバツフア動作を行つて、出力線を介
して第２のローカル・データ・シンクのそれぞれ
にデータ速度Riで転送を行う。 第２ポート中の出力クロツク２１５は、ノード
内バツフアから第２のローカル・ユーザのそれぞ
れに転送されるべき１つのTDMAノード内フレ
ーム当りのデータ・ユニツトの数（qi＋ai）ｍを
計数する。TDMAノード内フレームはTDMA送
信フレームに対して走査計数値７７の１つの周期
だけ遅延される。 第２ポート中のモジユーロｍノード内カウンタ
２１７は、出力クロツクに接続された入力を有
し、各TDMAノード内フレームの間ノード内バ
ツフアから受信出力バツフアに累積されるべきｍ
個のデータ・ユニツトからなるグループの数を計
数する。 第２ポート中のノード内転送ゲート２４８は、
モジユーロｍノード内カウンタに接続されたデー
タ入力と、スキヤナの走査計数値出力に接続され
た制御入力と、出力とを有し、TDMAノード内
フレームの間に生じるｍ個の走自計数値のそれぞ
れが発生するときにモジユーロｍノード内カウン
タの内容を出力に転送する。 第２ポート内のノード内選択カウンタ２４９
は、ノード内転送ゲートの出力に接続されたデー
ク入力と、スイツチ制御メモリのポート選択出力
に接続された制御入力とを有し、TDMAノード
内フレーム中に生じるｍ個の計数値のそれぞれが
発生するときにモジユーロｍノード内カウンタの
内容を受信して、いずれかの走自計数値が発生す
る間にスイツチ制御メモリから受信される各ポー
ト選択信号に応じて受信内容を１つ減少させる。 第２ポート内のノード内受信零検出器２５０
は、ノード内選択カウンタに接続された入力と、
受信出力バツフアのゲート入力に接続された制御
入力とを有し、ノード内選択カウンタの内容が０
でないときを検出して受信出力バツフアに付勢信
号を送つて、ノード内バツフアから受信母線を介
して転送されるデータ・ユニツトの１つに対して
バツフア動作を行わせる。ノード内検出器はノー
ド内選択カウンタの検出内容が０のときには受信
出力バツフア中のバツフア動作を禁止する。 このようにして、スキヤナの走査計数速度mf
の整数倍でないデータ速度Riを有する第２ローカ
ル・データ・シンクに転送されるべきデータを同
じデータ速度の別のローカル・ポートから受信す
ることができる。 ネツトワーク初期同期及び同期化のための構成 多元接続（TDMA）においては、衛星トラン
スポンダの全帯域は２個以上の地球局によつて時
間ベースで共用される。衛星における時間はフレ
ームと指称される15ミリ秒の単位に分割される。
１つのトランスポンダに関連する各地球局にはそ
のトラフイツク・バーストを送信するためにフレ
ームの一部が割当てられる。各トラフイツク・バ
ーストは１つのトランスポンダに関連するすべて
の地球局によつて受信される。各地球局のトラフ
イツク・バーストに割当てられる時間の総量は地
球局毎に異ならすこともでき且つ時間の経過とと
もに変化させることもできる。各地球局に割当て
られる時間の長さは要求割当技術によつて決定で
きる。この要求割当技術は、各地球局及び全ネツ
トワークのトラフイツク要求を考慮して、１つの
フレームにおいて各地球局に割当てられる時間の
総量を決定するものである。 第２図に示されるフレーム基準バースト
（FRB）は、15ミリ秒毎に１回基準局３によつて
送信される。基準バーストは、各フレームの開始
点をマークするものであり、すべてのSCCがフレ
ーム及びスーパーフレームの同期を維持するため
に使用される。各フレームにおける最初の３つの
チヤネルにはフレーム基準バースが割当てられ
る。 トランスポンダを介して通信を行つている活動
中の各SCCは第２図に示されるように各フレーム
時間毎に１つのトラフイツク・バーストを送るこ
とができる。トラフイツク・バーストの開始時間
及び長さは可変であり、基準SCCによつてFRB
中に割当てられる。各トラフイツク・バーストは
半チヤネルのバースト前端部とこれに続く可変数
のトラフイツク・チヤネルからなる。トラフイツ
ク・チヤネルは３つの異なつた種類のデータすな
わち、信号データ、デイジタル・ポート宛先デー
タ及び音声ポート宛先データのうちの１つを含む
ことができる。受信SCCはアドレス・フイールド
を使用してトラフイツク・チヤネルが該SCC向け
のものか否かを判断するとともに３つの種類のう
ちどのデータかを判断する。 第２図に示された送信基準バースト（XRB）
は各SCCによつて１つのスーパーフレームにつき
１回送信される。各SCCにはその送信基準バース
トをバーストするために１つのフレーム制御フイ
ールド中に固定位置が割当てられる。各SCCはそ
の送信基準バーストを使用して送信クロツク同期
を維持する。各SCCはまた特定の状況及びトラン
スポンダ容量に対する要求を送信するためにもそ
の送信基準バーストを使用する。各送信基準バー
ストにはフレーム制御フイールドに（１＋１／２） 個のチヤネルが割当てられる。このうち１／２チ
ヤネルは保護帯に割当てられる。 初期同期（イニシヤル・アクイジシヨン）バー
スト（IAB）は送信同期獲得の段階１の間SCCに
よつて送信される１／２チヤネル・バーストであ
り、SCCよつて衛星に対する範囲（range）を測
定するのに使用される。 〔初期同期（イニシヤル・アクイジシヨン）〕 第２８図はSCC初期同期獲得及び同期化論理装
置の全体を示す。初期同期は２つの処理すなわち
受信初期同期及び送信初期同期からなる。SCC発
振器４００が所定の安定度に達し且つチヤネル・
エラー率が１×10-2以下ならば、SCCは30秒以内
に初期同期を完了できるが、２分より短い時間の
間同期が消失されたのであれば平均15秒以内で初
期同期を完了できる。SCC初期同期時間はバース
ト・モデム・コード・ワード検出性能に依存す
る。ただし、バースト・モデムは次の条件を満足
するかあるいはこれ以上の性能であるものとす
る。
【表】
初期同期の２つの処理について次に説明する。
〔受信初期同期〕
受信初期同期は、基準SCC３によつて各フレー
ム毎に１回送信されるFRBを配置するためにバ
ースト・モデムから受信されたデータ・ストリー
ムを探索し、誤差が±2.5シンボル時間の範囲で
次のFRBの到着を予測し得るようにSCC受信ク
ロツクを同期化させる。 基準SCCを含むすべてのSCCはトランスポンダ
を介して通信を行うために受信初期同期を行わな
ければならない。また基準SCCを除くすべての
SCCは送信初期同期を実行する前に受信初期同期
を行う。 受信初期同期処理は、SCP３２によつて開始さ
れ且つ監視されるハードウエア機能である。受信
初期同期処理が開始されると、SCCは初期同期が
完了するまですなわち該処理がSCPによつて終了
させられるまで初期同期を試み続ける。受信初期
同期のハードウエア機能はバースト・モデム２４
とSCCとが受け持つ。バースト・モデム２４がコ
ード・ワード検出機能を果し、SCCが他に必要な
すべての機能を果す。 受信初期同期が完了すると、SCCはSCPによつ
て付勢されることにより割当テーブルを形成し始
める。 〔送信初期同期〕 送信初期同期は、SCCのXRBがスーパーフレ
ーム中の適当な位置に±2.5シンボルの誤差範囲
内で到着するように、衛星に対するSCCの範囲
（range）を測定しSCCの送信クロツクを基準局
のクロツクに同期化させる処理である。基準局を
除くすべての局は、衛星トランスポンダを介する
通信を行うために送信初期同期を行わなければな
らない。送信初期同期を開始する前に、SCCは受
信同期がとられているはずであり、基準局から次
のデータ、すなわち基準局で計算された衛星に対
する現在の範囲の偏差の基準化されたものと、
SCCための現在のトラフイツク・バーストの割当
てとを受信したはずである。 第２８図のSCP及びSCCタイミング及び初期同
期のハードウエアは送信初期同期を行う責任があ
る。SCPは受信及び送信クロツクずれを求めるた
めの計算を行い、SCCハードウエアは実際の範囲
を求める送信クロツクを最終的に調整する。送信
初期同期方法は次の通りである。 (1) 基準SCCによつて送信される遅延偏差の基準
化された予測値と、公称ラウンド・トリツプ伝
搬遅延に関する知識とに基いてSCC受信クロツ
クとの間の初期ずれを計算する。この計算値は
SCCが割当てられたトラフイツク・バースト・
スロツトの中央部にそのIABを±30マイクロ秒
の範囲内で配置するのに十分な精度を有するも
のである。 (2) 送信クロツクを始動させる前に、SCCは、現
在の受信クロツク平均訂正率を使用して所要の
平均送信クロツク訂正率を見積る。このように
見積られた訂正率は送信同期時間を減少させる
ために送信クロツクによつて使用される。 (3) 本発明によれば、SCCは１つのスーパーフレ
ームの期間につ１フレーム毎に１回IABを送信
する。SCCはその９チヤネル初期同期スペース
の８番目の半チヤネルの終点においてIABを送
信する。この時点は第２８図に示された送信バ
ースト制御装置４３４中の割当てられたトラフ
イツク部の始点から半チヤネルを８個分遅延さ
せることによつて決定される。ラウンド・トリ
ツプ伝搬遅延は各IABのために求められ、SCP
３２はその値が求められると割込まれる。 (4) SCP３２は測定されたIABラウンド・トリツ
プ伝搬遅延の新しい平均値を計算する。この計
算値は、SCCが割当てられたスロツトにその
XRB（送信基準バースト）を±１／４チヤネル
の範囲で配置するのを可能にするのに十分な精
度を有する。 (5) SCP３２は最終的に計算されたラウンド・ト
リツプ伝搬遅延を装置にロードするとともに、
XRBに割当てられた時間スロツトの値をハー
ドウエア・レジスタにロードする。これによ
り、ハードウエアが送信初期同期の最終段階の
動作を行う準備が完了する。 (6) そして、第２８図のSCCタイミング及び初期
同期ハードウエアは割当られた時間スロツトの
間に１つのスーパーフレームにつき１回その
XRBを送信する。SCCハードウエアは、XRB
の実際の到着を検出し、XRBがアパチヤーの
中心にくるまで送信クロツクを訂正する。
XRBがアパチヤーの中心にくると、送信初期
同期が完了し、通常の送信クロツク同期モード
に入る。 〔チヤネル割当〕 トラフイツク・バースト割当位置及び長さは基
準SCC３によつてすべてのノードに送られる。基
準SCCは各フレームの始点においてFRBによつ
て割当てを送信する。割当ては要求割当てを使用
して基準SCCによつて判断される。１つのFRB
は21個の割当てを含み全部で105個の割当てを含
ませるために５つのFRBが使用される。完全な
割当ての組は１つのスーパーフレームにつき４回
繰り返される。 割当ては１つのスーパーフレームにつき４回送
信されるが、これらの割当てはスーパーフレーム
の境界においてのみ変化する。基準局によつてス
ーパーフレーム“Ｎ”において送信される割当て
はすべてのSCCにとつてスーパーフレーム“Ｎ＋
２”において有効となる。 各SCCはFRBによつて受信された割当てを割
当てバツフア４３０に記憶する。割当てバツフア
はそれぞれ１組の割当てを含む４つのセグメント
に分割される。１つのスーパーフレームにつき１
回更新するという最大更新速度を維持するために
は３組の割当てのみが必要なので、割当バツフア
はその動作を維持しつつ障害セグメントを構成か
ら外すことができる。 各スーパーフレームにおいて、SCCは各FRB
によつて送られる21個の割当てからサブセツトか
ら105個の新しいセツトを形成する。バツフアに
関連したポインタは、割当てセツトが形成される
セグメントを決定する。21個の割当てからなるサ
ブセツトがエラー無しにバツフアにロードされる
と、それは妥当とマークされ、スーパーフレーム
中において該サブセツトがさらに受信されてもそ
れは無視される。１つのスーパーフレームにおい
て５つの割当てサブセツトがすべて受信される
と、割当てセツトは妥当とマークされ、該スーパ
ーフレームにおいて割当てがさらに受信されても
それは無視される。SCCが（エラーのため）スー
パーフレーム中に妥当な割当てセツトを形成でき
ないときには、SCP３２にエラーが表示され、
SCCは最後の妥当な割当てセツトを使用する。
SCCは無視フラグがオンであることを検出する
と、スーパーフレーム中に割当てセツトを形成す
ることを中止し、最後の妥当な割当てセツトを使
用し続ける。 SCP３２は割当バツフア４３０の内容を読出す
ことができ、診断モードにおいては、割当てバツ
フアはSCPによつてロードされ得る。 多数のユーザが割当てバツフアをアクセスでき
るので、サービスに対する要求に優先順位が付さ
れる。割当てバツフアに対する優先順位は次の通
りである。 (1) 割当て形成要求 (2) 送信バースト制御要求 (3) 受信アパチヤー要求 (4) SCP要求 割当バツフアは最も高い優先順位を要求でき、
また既に進行中の送信バースト制御要求を優先さ
せることもできる。（受信アパチヤー要求はFRB
が受信された後に発生し始めるように予定されて
いるので優先的に扱われることはない。）割当形
成要求の間送信バースト制御要求を優先できるの
で、バースト割当の終点をそれが要求される前に
確実に取り出せるようにするために（０より大き
なバースト対して）最小バースト長割当が行われ
るにちがいない。この最小割当長は2.125チヤネ
ルに（0.25チヤネル×Ｎ）を加えたものである。
ここで、Ｎは妥当な割当ての間に取り出される連
続した空白割当ての最大数である。 各SCCのためのノード識別子はSCP内に含まれ
ている。SCCの指定が行われると、SCPは次の４
つのパラメータをハードウエア・レジスタにロー
ドする。 ●SCCノードID＝ネツトワーク内のSCCのアド
レス ●SCCネツトワークID＝SCCが属する15個のネ
ツトワークの１つを示すもの ●SCC割当て＝SCCがトラフイツク・バーストの
最初の境界として105個のバースト割当てのう
ちのどれを使用するかを示す ●XRB割当て＝このSCCのXRBのために使用さ
れるスーパーフレーム中の位置を示す 十分なSCPメモリ容量を有し且つ外部周波数標
準に適合するすべてのSCCは基準SCCになること
ができるが、一時に１つのSCCのみが基準SCCと
して指定される。基準局の指定はプログラム制御
の下に行われる。新しい基準SCCに切換えるに
は、SCPがFRB情報をロードし、そのXRBを更
新し、且つSCC中の基準局状況ラツチをセツトす
る必要がある。 〔SCCクロツクの同期化〕 SCC発振器４００は通常のビツト速度より１フ
レームにつき１ビツトすなわち66２／３Hzだけ速い 速度で動作するようにセツトされる。受信及び送
信クロツクのビツト速度を通常のビツト速度に等
しくするために、クロツク同期化回路は通常１フ
レームにつき１ビツト削除する。受信又は送信ク
ロツク訂正論理回路が訂正必要と判断すると、フ
レーム毎に更に別のビツトを削除するか又は各フ
レームにおいて通常削除されるビツトを削除しな
いことによつてクロツクが調整される。これによ
つて、±66２／３Hzの最大クロツク訂正能力を得るこ とができる。第２９図参照。 〔受信クロツクの同期化〕 受信クロツクの同期化論理回路は、SCC受信ク
ロツクをバースト・モデム２４を介して受信され
るFRBに同期させるために必要なものである。
SCCの受信クロツクをFRBに同期させると、
SCCが信頼できるアパチヤーをモデム２４に与え
ることができ且つ受信フレーム中の位置データを
識別できるようになる。 以下、第３０図を参照して受信クロツク同期化
動作について説明する。なお、第３０図中、
RSTCは受信短期訂正を、TSTCは送信短期訂正
を、DPSはデイジタル位相変換を、RLTCは受信
長期訂正を、TLTCは送信長期訂正をそれぞれ示
す。SCCは、位相検出器４０４において受信クロ
ツクによつて予測されるFRBの到着予測時間と
FRBの実際の到着時間とを比較することによつ
て受信クロツク同期を維持する。 位相検出器４０４の出力は、FRBが中心位置
にあるか、早い位置にあるか、遅い位置にあるか
又は失われたかを示す。受信クロツク同期化論理
回路４０６は受信クロツクの短期間及び長期間の
訂正を計算するために位相検出器４０４の出力を
使用する。 各フレームにおいて、受信同期化制御装置４０
６は受信訂正の総量を計算する。この訂正量は、
該フレームの短期間訂正４１６、公称訂正及び長
期間訂正４１８を加えたものである。総量は１フ
レームにつき０乃至15／８ビツトに限定され、こ
れが受信クロツクに適用される。次に、短期間及
び長期間訂正をどのように計算するかを説明す
る。 短期間訂正４１６は各フレーム毎に現在（Po）
及び前（Po-1）の位相測定を使用して計算算され
る。訂正の方向は現在の測定によつて決定され、
大きさは２つの測定の関数である。表を参照さ
れたい。
ム毎に１回送信されるFRBを配置するためにバ
ースト・モデムから受信されたデータ・ストリー
ムを探索し、誤差が±2.5シンボル時間の範囲で
次のFRBの到着を予測し得るようにSCC受信ク
ロツクを同期化させる。 基準SCCを含むすべてのSCCはトランスポンダ
を介して通信を行うために受信初期同期を行わな
ければならない。また基準SCCを除くすべての
SCCは送信初期同期を実行する前に受信初期同期
を行う。 受信初期同期処理は、SCP３２によつて開始さ
れ且つ監視されるハードウエア機能である。受信
初期同期処理が開始されると、SCCは初期同期が
完了するまですなわち該処理がSCPによつて終了
させられるまで初期同期を試み続ける。受信初期
同期のハードウエア機能はバースト・モデム２４
とSCCとが受け持つ。バースト・モデム２４がコ
ード・ワード検出機能を果し、SCCが他に必要な
すべての機能を果す。 受信初期同期が完了すると、SCCはSCPによつ
て付勢されることにより割当テーブルを形成し始
める。 〔送信初期同期〕 送信初期同期は、SCCのXRBがスーパーフレ
ーム中の適当な位置に±2.5シンボルの誤差範囲
内で到着するように、衛星に対するSCCの範囲
（range）を測定しSCCの送信クロツクを基準局
のクロツクに同期化させる処理である。基準局を
除くすべての局は、衛星トランスポンダを介する
通信を行うために送信初期同期を行わなければな
らない。送信初期同期を開始する前に、SCCは受
信同期がとられているはずであり、基準局から次
のデータ、すなわち基準局で計算された衛星に対
する現在の範囲の偏差の基準化されたものと、
SCCための現在のトラフイツク・バーストの割当
てとを受信したはずである。 第２８図のSCP及びSCCタイミング及び初期同
期のハードウエアは送信初期同期を行う責任があ
る。SCPは受信及び送信クロツクずれを求めるた
めの計算を行い、SCCハードウエアは実際の範囲
を求める送信クロツクを最終的に調整する。送信
初期同期方法は次の通りである。 (1) 基準SCCによつて送信される遅延偏差の基準
化された予測値と、公称ラウンド・トリツプ伝
搬遅延に関する知識とに基いてSCC受信クロツ
クとの間の初期ずれを計算する。この計算値は
SCCが割当てられたトラフイツク・バースト・
スロツトの中央部にそのIABを±30マイクロ秒
の範囲内で配置するのに十分な精度を有するも
のである。 (2) 送信クロツクを始動させる前に、SCCは、現
在の受信クロツク平均訂正率を使用して所要の
平均送信クロツク訂正率を見積る。このように
見積られた訂正率は送信同期時間を減少させる
ために送信クロツクによつて使用される。 (3) 本発明によれば、SCCは１つのスーパーフレ
ームの期間につ１フレーム毎に１回IABを送信
する。SCCはその９チヤネル初期同期スペース
の８番目の半チヤネルの終点においてIABを送
信する。この時点は第２８図に示された送信バ
ースト制御装置４３４中の割当てられたトラフ
イツク部の始点から半チヤネルを８個分遅延さ
せることによつて決定される。ラウンド・トリ
ツプ伝搬遅延は各IABのために求められ、SCP
３２はその値が求められると割込まれる。 (4) SCP３２は測定されたIABラウンド・トリツ
プ伝搬遅延の新しい平均値を計算する。この計
算値は、SCCが割当てられたスロツトにその
XRB（送信基準バースト）を±１／４チヤネル
の範囲で配置するのを可能にするのに十分な精
度を有する。 (5) SCP３２は最終的に計算されたラウンド・ト
リツプ伝搬遅延を装置にロードするとともに、
XRBに割当てられた時間スロツトの値をハー
ドウエア・レジスタにロードする。これによ
り、ハードウエアが送信初期同期の最終段階の
動作を行う準備が完了する。 (6) そして、第２８図のSCCタイミング及び初期
同期ハードウエアは割当られた時間スロツトの
間に１つのスーパーフレームにつき１回その
XRBを送信する。SCCハードウエアは、XRB
の実際の到着を検出し、XRBがアパチヤーの
中心にくるまで送信クロツクを訂正する。
XRBがアパチヤーの中心にくると、送信初期
同期が完了し、通常の送信クロツク同期モード
に入る。 〔チヤネル割当〕 トラフイツク・バースト割当位置及び長さは基
準SCC３によつてすべてのノードに送られる。基
準SCCは各フレームの始点においてFRBによつ
て割当てを送信する。割当ては要求割当てを使用
して基準SCCによつて判断される。１つのFRB
は21個の割当てを含み全部で105個の割当てを含
ませるために５つのFRBが使用される。完全な
割当ての組は１つのスーパーフレームにつき４回
繰り返される。 割当ては１つのスーパーフレームにつき４回送
信されるが、これらの割当てはスーパーフレーム
の境界においてのみ変化する。基準局によつてス
ーパーフレーム“Ｎ”において送信される割当て
はすべてのSCCにとつてスーパーフレーム“Ｎ＋
２”において有効となる。 各SCCはFRBによつて受信された割当てを割
当てバツフア４３０に記憶する。割当てバツフア
はそれぞれ１組の割当てを含む４つのセグメント
に分割される。１つのスーパーフレームにつき１
回更新するという最大更新速度を維持するために
は３組の割当てのみが必要なので、割当バツフア
はその動作を維持しつつ障害セグメントを構成か
ら外すことができる。 各スーパーフレームにおいて、SCCは各FRB
によつて送られる21個の割当てからサブセツトか
ら105個の新しいセツトを形成する。バツフアに
関連したポインタは、割当てセツトが形成される
セグメントを決定する。21個の割当てからなるサ
ブセツトがエラー無しにバツフアにロードされる
と、それは妥当とマークされ、スーパーフレーム
中において該サブセツトがさらに受信されてもそ
れは無視される。１つのスーパーフレームにおい
て５つの割当てサブセツトがすべて受信される
と、割当てセツトは妥当とマークされ、該スーパ
ーフレームにおいて割当てがさらに受信されても
それは無視される。SCCが（エラーのため）スー
パーフレーム中に妥当な割当てセツトを形成でき
ないときには、SCP３２にエラーが表示され、
SCCは最後の妥当な割当てセツトを使用する。
SCCは無視フラグがオンであることを検出する
と、スーパーフレーム中に割当てセツトを形成す
ることを中止し、最後の妥当な割当てセツトを使
用し続ける。 SCP３２は割当バツフア４３０の内容を読出す
ことができ、診断モードにおいては、割当てバツ
フアはSCPによつてロードされ得る。 多数のユーザが割当てバツフアをアクセスでき
るので、サービスに対する要求に優先順位が付さ
れる。割当てバツフアに対する優先順位は次の通
りである。 (1) 割当て形成要求 (2) 送信バースト制御要求 (3) 受信アパチヤー要求 (4) SCP要求 割当バツフアは最も高い優先順位を要求でき、
また既に進行中の送信バースト制御要求を優先さ
せることもできる。（受信アパチヤー要求はFRB
が受信された後に発生し始めるように予定されて
いるので優先的に扱われることはない。）割当形
成要求の間送信バースト制御要求を優先できるの
で、バースト割当の終点をそれが要求される前に
確実に取り出せるようにするために（０より大き
なバースト対して）最小バースト長割当が行われ
るにちがいない。この最小割当長は2.125チヤネ
ルに（0.25チヤネル×Ｎ）を加えたものである。
ここで、Ｎは妥当な割当ての間に取り出される連
続した空白割当ての最大数である。 各SCCのためのノード識別子はSCP内に含まれ
ている。SCCの指定が行われると、SCPは次の４
つのパラメータをハードウエア・レジスタにロー
ドする。 ●SCCノードID＝ネツトワーク内のSCCのアド
レス ●SCCネツトワークID＝SCCが属する15個のネ
ツトワークの１つを示すもの ●SCC割当て＝SCCがトラフイツク・バーストの
最初の境界として105個のバースト割当てのう
ちのどれを使用するかを示す ●XRB割当て＝このSCCのXRBのために使用さ
れるスーパーフレーム中の位置を示す 十分なSCPメモリ容量を有し且つ外部周波数標
準に適合するすべてのSCCは基準SCCになること
ができるが、一時に１つのSCCのみが基準SCCと
して指定される。基準局の指定はプログラム制御
の下に行われる。新しい基準SCCに切換えるに
は、SCPがFRB情報をロードし、そのXRBを更
新し、且つSCC中の基準局状況ラツチをセツトす
る必要がある。 〔SCCクロツクの同期化〕 SCC発振器４００は通常のビツト速度より１フ
レームにつき１ビツトすなわち66２／３Hzだけ速い 速度で動作するようにセツトされる。受信及び送
信クロツクのビツト速度を通常のビツト速度に等
しくするために、クロツク同期化回路は通常１フ
レームにつき１ビツト削除する。受信又は送信ク
ロツク訂正論理回路が訂正必要と判断すると、フ
レーム毎に更に別のビツトを削除するか又は各フ
レームにおいて通常削除されるビツトを削除しな
いことによつてクロツクが調整される。これによ
つて、±66２／３Hzの最大クロツク訂正能力を得るこ とができる。第２９図参照。 〔受信クロツクの同期化〕 受信クロツクの同期化論理回路は、SCC受信ク
ロツクをバースト・モデム２４を介して受信され
るFRBに同期させるために必要なものである。
SCCの受信クロツクをFRBに同期させると、
SCCが信頼できるアパチヤーをモデム２４に与え
ることができ且つ受信フレーム中の位置データを
識別できるようになる。 以下、第３０図を参照して受信クロツク同期化
動作について説明する。なお、第３０図中、
RSTCは受信短期訂正を、TSTCは送信短期訂正
を、DPSはデイジタル位相変換を、RLTCは受信
長期訂正を、TLTCは送信長期訂正をそれぞれ示
す。SCCは、位相検出器４０４において受信クロ
ツクによつて予測されるFRBの到着予測時間と
FRBの実際の到着時間とを比較することによつ
て受信クロツク同期を維持する。 位相検出器４０４の出力は、FRBが中心位置
にあるか、早い位置にあるか、遅い位置にあるか
又は失われたかを示す。受信クロツク同期化論理
回路４０６は受信クロツクの短期間及び長期間の
訂正を計算するために位相検出器４０４の出力を
使用する。 各フレームにおいて、受信同期化制御装置４０
６は受信訂正の総量を計算する。この訂正量は、
該フレームの短期間訂正４１６、公称訂正及び長
期間訂正４１８を加えたものである。総量は１フ
レームにつき０乃至15／８ビツトに限定され、こ
れが受信クロツクに適用される。次に、短期間及
び長期間訂正をどのように計算するかを説明す
る。 短期間訂正４１６は各フレーム毎に現在（Po）
及び前（Po-1）の位相測定を使用して計算算され
る。訂正の方向は現在の測定によつて決定され、
大きさは２つの測定の関数である。表を参照さ
れたい。
【表】
受信長期間訂正４１８は一連の概算によつて計
算される。訂正論理回路は受信長期間訂正カウン
タ（RLTCC）４１７と受信長期間訂正レジスタ
（RLTCR）４１９を含む。RLTCC及びRLTCR
は受信初期同期の間零にセツトされる。その後、
RLTCCの値は各フレーム毎に増加（FRBが遅
い）又は減少（FRBが早い）させられ、位相検
出器４０４はFRBが中心位置にないことを測定
する。１つのスーパーフレームにつき２回（すな
わち10フレーム毎に）、RLTCCの値がRLTCRに
ロードされる。RLTCRの値は次の10フレーム間
隔の間に長期間訂正論理回路によつて受信クロツ
クに適用される１／８ビツト訂正の数を示す。上
記説明から明らかなように、10フレーム間隔
“ｎ”の間のRLTCRの値は RLTCRo＝RLTCRo-1＋NLo-1−NEo-1 と表現できる。ここで、NLo-1及びNEo-1は前の
10フレーム間隔の間にFRBが遅かつた及び早か
つた回数を示す。RLTCRがFRBの到着と受信ク
ロツクの間の平均ドリフト・レートの概算値であ
る最終値に近づくと、NL及びNEは０に近づき、
実際にはいくつかの10フレーム間隔の間０になる
可能性がある。各フレームに適用されるRLTCR
の部分は平滑ROS４３８を使用して決定される。
ROS４３８は該10フレーム間隔に訂正総量を分
布させるものである。RLTCRの精度を１／８ビ
ツトの精度とすると、長期間訂正論理回路の精度
は約0.83Hzとなる。RLTCがその最終値に達する
と、受信クロツクは３秒というFRB出力の間受
信同期を維持できる。 SCC受信クロツク同期化を行うと基準SCCと受
信SCCの間の遅延の変動を補償でき、また最大
180の遅延調整周期にわたるクロツク周波数偏差
を補償できる。基準SCCと受信SCCの間の遅延変
化速度は、毎秒30ナノ秒を越えることはない。 第３０図の平滑ROS４３８はクロツク・ジツ
ターを生じさせることなく、グループに属するい
くつかのフレームにわたつてクロツク訂正を分布
させる。平均訂正は平滑RCS４３８に記憶され
た分布パターンに従つてグループ内の数フレーム
にわたつて均等に分布される。平滑ROS４３８
はグループ間隔の間行われるべき訂正の数及びフ
レーム計数値によつてアクセスされる。記憶パタ
ーンは、特定のフレーム間隔の間に訂正が行われ
るべきか否かということと平均訂正のどの部分が
クロツクに適用されるかを決定する。例えば、平
均訂正が16フレーム当り“Ｘ”個の訂正増加の量
として表現されるならば、訂正増加が行われるべ
きフレーム番号が次に示すROSパターン・テー
ブルにおいてｙとして与えられる。 ｘ＝２の場合、ｙ＝８（0111） ｙ＝16（1111） （ここで、LSB１乃至３は１である） ｘ＝４の場合、ｙ＝４（0011） ｙ＝８（0111） ｙ＝12（1011） ｙ＝16（1111） （ここで、LSB１乃至２は１である） ｘ＝８の場合、ｙ＝２（0011） ｙ＝４（0011） ｙ＝６（0101） 〓 〓 ｙ＝16（1111） （ここで、LSB１は１である） ROS４３８は最下位ビツトが（LSB）が上記
のようになつているフレーム計数値で示されるフ
レームの間訂正を要求する。 〔送信クロツクの同期化〕 基準SCC３はトランスポンダ５を介して通信を
行うすべてのSCCのための時間基礎を与える。 基準SCCは、送信クロツクのタイミングをとる
ために誤差が１／109の精度の外部周波数基準を
使用する。他のすべてのSCCはそれらの送信クロ
ツクを基準SCC３の送信クロツクに同期させるた
めに、デイジタル位相変換器４０８を使用してそ
れらの水晶発振器４００を訂正する。 送信クロツク同期化論理回路は、基準局送信ク
ロツクに対する偏差が４／109の範囲内に収まる
ようにSCCの送信クロツクの平均周波数を維持で
き、SCCのバーストを、フレームにおけるそれら
の割当位置において典型的な場合±１シンボル、
最悪の場合±2.5シンボルの範囲内に維持するこ
とができる。 送信同期論理回路は、毎秒３ナノ秒という基準
SCCと他のSCCとの間の最大遅延速度及び誤差が
±200／109以下という精度の基準SCCの外部周波
数標準と他のSCCの主水晶発振器４００との間の
総合クロツク周波数偏差に応じて動作できる。 SCCは、位相検出器４０４においてSCCの
XRBの実際の到着時間とFRBに関する到着予定
時間とを比較することによつて送信クロツク同期
を維持する（第３０図参照）。位相検出器４０４
の出力はXRBが中心位置にあるか、早い位置に
あるか、遅い位置にあるか又は消失されたかを示
す。送信同期論理回路４１０は短期間訂正及び長
期間訂正を計算するために位相検出器４０４の出
力を使用する。 各スーパーフレームにおいて、短期間訂正４１
２、長期間訂正４１４及び公称訂正は該スーパー
フレームの総送信クロツク訂正を求める為に組合
わされる。XRB及び（XRB−１）フレームを除
く各フレームにおいて、ROS４３８と同様に平
滑ROS４４０は、総長期訂正のどの部分が適用
されるべきかを決定する。この値は、１つのフレ
ームにつき０、１、２ビツト時間である総訂正を
決定するために公称訂正に加算される。XRB及
び（XRB−１）フレームにおいて、これらのフ
レームの総訂正を求めるために短期訂正４１２が
公総訂正に組合わされる。表Ｘは送信短期訂正分
布を示す。
算される。訂正論理回路は受信長期間訂正カウン
タ（RLTCC）４１７と受信長期間訂正レジスタ
（RLTCR）４１９を含む。RLTCC及びRLTCR
は受信初期同期の間零にセツトされる。その後、
RLTCCの値は各フレーム毎に増加（FRBが遅
い）又は減少（FRBが早い）させられ、位相検
出器４０４はFRBが中心位置にないことを測定
する。１つのスーパーフレームにつき２回（すな
わち10フレーム毎に）、RLTCCの値がRLTCRに
ロードされる。RLTCRの値は次の10フレーム間
隔の間に長期間訂正論理回路によつて受信クロツ
クに適用される１／８ビツト訂正の数を示す。上
記説明から明らかなように、10フレーム間隔
“ｎ”の間のRLTCRの値は RLTCRo＝RLTCRo-1＋NLo-1−NEo-1 と表現できる。ここで、NLo-1及びNEo-1は前の
10フレーム間隔の間にFRBが遅かつた及び早か
つた回数を示す。RLTCRがFRBの到着と受信ク
ロツクの間の平均ドリフト・レートの概算値であ
る最終値に近づくと、NL及びNEは０に近づき、
実際にはいくつかの10フレーム間隔の間０になる
可能性がある。各フレームに適用されるRLTCR
の部分は平滑ROS４３８を使用して決定される。
ROS４３８は該10フレーム間隔に訂正総量を分
布させるものである。RLTCRの精度を１／８ビ
ツトの精度とすると、長期間訂正論理回路の精度
は約0.83Hzとなる。RLTCがその最終値に達する
と、受信クロツクは３秒というFRB出力の間受
信同期を維持できる。 SCC受信クロツク同期化を行うと基準SCCと受
信SCCの間の遅延の変動を補償でき、また最大
180の遅延調整周期にわたるクロツク周波数偏差
を補償できる。基準SCCと受信SCCの間の遅延変
化速度は、毎秒30ナノ秒を越えることはない。 第３０図の平滑ROS４３８はクロツク・ジツ
ターを生じさせることなく、グループに属するい
くつかのフレームにわたつてクロツク訂正を分布
させる。平均訂正は平滑RCS４３８に記憶され
た分布パターンに従つてグループ内の数フレーム
にわたつて均等に分布される。平滑ROS４３８
はグループ間隔の間行われるべき訂正の数及びフ
レーム計数値によつてアクセスされる。記憶パタ
ーンは、特定のフレーム間隔の間に訂正が行われ
るべきか否かということと平均訂正のどの部分が
クロツクに適用されるかを決定する。例えば、平
均訂正が16フレーム当り“Ｘ”個の訂正増加の量
として表現されるならば、訂正増加が行われるべ
きフレーム番号が次に示すROSパターン・テー
ブルにおいてｙとして与えられる。 ｘ＝２の場合、ｙ＝８（0111） ｙ＝16（1111） （ここで、LSB１乃至３は１である） ｘ＝４の場合、ｙ＝４（0011） ｙ＝８（0111） ｙ＝12（1011） ｙ＝16（1111） （ここで、LSB１乃至２は１である） ｘ＝８の場合、ｙ＝２（0011） ｙ＝４（0011） ｙ＝６（0101） 〓 〓 ｙ＝16（1111） （ここで、LSB１は１である） ROS４３８は最下位ビツトが（LSB）が上記
のようになつているフレーム計数値で示されるフ
レームの間訂正を要求する。 〔送信クロツクの同期化〕 基準SCC３はトランスポンダ５を介して通信を
行うすべてのSCCのための時間基礎を与える。 基準SCCは、送信クロツクのタイミングをとる
ために誤差が１／109の精度の外部周波数基準を
使用する。他のすべてのSCCはそれらの送信クロ
ツクを基準SCC３の送信クロツクに同期させるた
めに、デイジタル位相変換器４０８を使用してそ
れらの水晶発振器４００を訂正する。 送信クロツク同期化論理回路は、基準局送信ク
ロツクに対する偏差が４／109の範囲内に収まる
ようにSCCの送信クロツクの平均周波数を維持で
き、SCCのバーストを、フレームにおけるそれら
の割当位置において典型的な場合±１シンボル、
最悪の場合±2.5シンボルの範囲内に維持するこ
とができる。 送信同期論理回路は、毎秒３ナノ秒という基準
SCCと他のSCCとの間の最大遅延速度及び誤差が
±200／109以下という精度の基準SCCの外部周波
数標準と他のSCCの主水晶発振器４００との間の
総合クロツク周波数偏差に応じて動作できる。 SCCは、位相検出器４０４においてSCCの
XRBの実際の到着時間とFRBに関する到着予定
時間とを比較することによつて送信クロツク同期
を維持する（第３０図参照）。位相検出器４０４
の出力はXRBが中心位置にあるか、早い位置に
あるか、遅い位置にあるか又は消失されたかを示
す。送信同期論理回路４１０は短期間訂正及び長
期間訂正を計算するために位相検出器４０４の出
力を使用する。 各スーパーフレームにおいて、短期間訂正４１
２、長期間訂正４１４及び公称訂正は該スーパー
フレームの総送信クロツク訂正を求める為に組合
わされる。XRB及び（XRB−１）フレームを除
く各フレームにおいて、ROS４３８と同様に平
滑ROS４４０は、総長期訂正のどの部分が適用
されるべきかを決定する。この値は、１つのフレ
ームにつき０、１、２ビツト時間である総訂正を
決定するために公称訂正に加算される。XRB及
び（XRB−１）フレームにおいて、これらのフ
レームの総訂正を求めるために短期訂正４１２が
公総訂正に組合わされる。表Ｘは送信短期訂正分
布を示す。
【表】
−２ ０ ０
短期送信クロツク訂正４１２は各スーパーフレ
ームにおいて現在（Po）及び前の（Po-1）XRB
位相測定値を用いて計算される。表XIは２つの位
相測定値の関数として短期送信クロツク訂正を示
す。
短期送信クロツク訂正４１２は各スーパーフレ
ームにおいて現在（Po）及び前の（Po-1）XRB
位相測定値を用いて計算される。表XIは２つの位
相測定値の関数として短期送信クロツク訂正を示
す。
【表】
送信長期訂正４１４は受信長期訂正４１８と同
様に一連の概算値として計算される。訂正論理回
路４１４は送信長期訂正カウンタ（TLTCC）４
１３及び送信長期訂正レジスタ４１５を含む。
TLTCC４１３及びTLTCR４１５は第３０図に
示されるように送信クロツクがスタートするとき
に受信長期訂正カウンタ４１７によつて初期設定
される。初期設定の後であつて且つXRBがその
アパチヤーの中心を横切ることが検出された後、
TLTCC４１３が計数できるようになる。
TLTCCは位相検出器が中心位置にないXRBを
検出する毎に増加（XRBが早い場合）又減少
（XRBが遅い場合）させられる。XRBが３つの
連続したスーパーフレームの間同じ側にあれは、
TLTCCは中心を横切るまで更新されない。８個
のスーパーフレーム毎に１回、TLTCRには
TLTCCの値がロードされる。TLTCR中の値は
次の８つのスーパーフレーム間隔の間に長期訂正
論理回路から送信クロツクに適用される訂正の数
を示す。TLTCCの値の単位は半ビツト時間であ
り、訂正論理回路はその低順位ビツトを無視す
る。上記説明から明らかなように、８個のスーパ
ーフレーム間隔ｎの終点におけるTLTCCの値
は、 TLTCCo＝TLTCCo-1＋NEo-1−NLo-1 で表現できる。ここで、NEo-1及びNLo-1は前の
８スーパーフレーム間隔の間それぞれXRBが早
かつたか又は遅かつた回数を示す。ただし、位相
関係が３回とも連続して同じであつた場合は無視
するものとする。TLTCRの値がその最終値に近
づくと、（NEo-1−NLo-1）の和は０に近づく。
TLTCRにおけるビツト時間訂正の総数は平滑
ROS４４０を使用して８スーパーフレーム間隔
にわたつて分布させられる。送信長期訂正論理回
路の精度が１ビツト時間の場合、周波数の精度は
約0.146Hzである。 〔発振器〕 外部周波数標準を使用する基準局又はこの基準
局のかわりに使用される局を除く各局には安定化
水晶発振器４００が設けられる。発振器４００は
送信位相変換器４０８及び受信位相変換器４２４
に信号を供給する。送信及び受信位相変換器４０
８及び４２４において基準局の発振器に対するド
リフト及び遅延路変動効果を補償するように位相
が調整される。基準局３においては、送信クロツ
クには訂正が加えられず、ラウンド・トリツプ遅
延路変動のみが受信クロツクから訂正される。 発振器の仕様は次の通りである。 長期ドリフト ５日間の平均で１日当り１／
109 最大で１日当り２／109 短期ドリフト １分当り２／1010 累積ドリフト ６ケ月につき±180／109 周波数 43.00806667MHz 精度 １／109 調整頻度 180日に１回 〔受信クロツク〕 受信クロツク論理装置の主構成要素は、デイジ
タル位相変換器４２４、受信クロツク・カウンタ
４２２、受信半チヤネル比較器４２６、及びアパ
チヤー発生器及び受信バースト・タグ４２８であ
る。 まず受信デイジタル位相変換器４２４について
説明する。受信クロツクはローカル発振器４００
から導出され、訂正が計算され、各フレームにお
いて受信クロツクに適用される。受信クロツクの
訂正は、８セグメント・デイジタル位相変換器４
２４を使用して行われる。該変換器４２４は受信
クロツクを各フレームにおいて１ビツト時間の
１／８だけ移行するのを可能にする。受信デイジ
タル位相変換器は各フレームにおいて最大15×
１／８ビツト時間の移行を可能にする。これは最大 訂正速度である＋66２／３Hz及び−58１／３Hzに相当す る。 次に、受信クロツク・カウンタ４２２にづいて
説明する。訂正された受信クロツクである受信デ
イジタル位相変換器４２４の出力は、受信クロツ
ク・カウンタ４２２を駆動する。受信クロツク・
カウンタ４２２はビツト・カウンタ、半ワード・
カウンタ、半チヤネル・カウンタ、フレーム・カ
ウンタ、フレーム・グループ・カウンタ及びスー
パーフレーム・カウンタからなる。これらのカウ
ンタの初期設定は受信初期同期において行われ
る。受信初期同期のスタート時に、ビツト・カウ
ンタ、半ワード・カウンタ及び半チヤネル・カウ
ンタがプリセツトされ、第１のFRBが到着する
と、フレーム・カウンタ、フレーム・グループ・
カウンタ及びスーパーフレーム・カウンタはこの
FRBを第１のものとするフレームの数を示すよ
うになる。同期が確立されると、これらのカウン
タは受信クロツクに関連したすべての機能のため
のタイミングを提供する。受信カウンタの内容を
復号したものは、FRB及びXRBの到着予定時刻
を受信時分割スイツチ及びアパチヤー発生器４２
８に示すのに使用され、受信フレーム、スーパー
フレーム及び40個のフレーム同期パルスをSCCに
提供する。 次に、半チヤネル比較器４２６について説明す
る。半チヤネル比較器４２６は、受信クロツクが
到着予定時刻及びトラフイツク・バーストの長さ
を決定するのに使用される。これは、受信半チヤ
ネル・カウンタと割当バツフア４３０中の割当と
を比較することによつて行われる。７ビツト・カ
ウンタ及び現在の受信割当に対するポインタを使
用することによつて、各フレームのスタート点に
おいて、第１の妥当な割当てが比較器４２６にロ
ードされる。比較が行われると、トラフイツク・
バーストの始点（及び前のトラフイツク・バース
トの終点）が識別され、カウンタの内容が増加さ
れ、次の割当てが比較器４２６にロードされる。
割当ての走査はトランスポンダ割当ての終点が検
出されるまで続けられる。 次に、アパチヤー発生器及び受信バースト・タ
グ４２８について説明する。アパチヤー発生器４
２８はバースト・モデム２４にアパチヤーを供給
する。アパチヤーの中心位置はユニークワードの
到着予定時間と一致するように選ばれる。アパチ
ヤー発生器４２８は受信クロツク・カウンタ４２
２の内容を復号したものを使用してFRB及び
XRBの到着予定時間を決定し、受信半チヤネル
比較器の出力を使用してトラフイツク・バースト
の到着予定時間を決定する。アパチヤー発生器４
２８は通常すべてのバーストに対して５つのシン
ボルからなるアパチヤー幅を出力る。しかし、初
期同期の間、種々のアパチヤー幅が次のように使
用される。
様に一連の概算値として計算される。訂正論理回
路４１４は送信長期訂正カウンタ（TLTCC）４
１３及び送信長期訂正レジスタ４１５を含む。
TLTCC４１３及びTLTCR４１５は第３０図に
示されるように送信クロツクがスタートするとき
に受信長期訂正カウンタ４１７によつて初期設定
される。初期設定の後であつて且つXRBがその
アパチヤーの中心を横切ることが検出された後、
TLTCC４１３が計数できるようになる。
TLTCCは位相検出器が中心位置にないXRBを
検出する毎に増加（XRBが早い場合）又減少
（XRBが遅い場合）させられる。XRBが３つの
連続したスーパーフレームの間同じ側にあれは、
TLTCCは中心を横切るまで更新されない。８個
のスーパーフレーム毎に１回、TLTCRには
TLTCCの値がロードされる。TLTCR中の値は
次の８つのスーパーフレーム間隔の間に長期訂正
論理回路から送信クロツクに適用される訂正の数
を示す。TLTCCの値の単位は半ビツト時間であ
り、訂正論理回路はその低順位ビツトを無視す
る。上記説明から明らかなように、８個のスーパ
ーフレーム間隔ｎの終点におけるTLTCCの値
は、 TLTCCo＝TLTCCo-1＋NEo-1−NLo-1 で表現できる。ここで、NEo-1及びNLo-1は前の
８スーパーフレーム間隔の間それぞれXRBが早
かつたか又は遅かつた回数を示す。ただし、位相
関係が３回とも連続して同じであつた場合は無視
するものとする。TLTCRの値がその最終値に近
づくと、（NEo-1−NLo-1）の和は０に近づく。
TLTCRにおけるビツト時間訂正の総数は平滑
ROS４４０を使用して８スーパーフレーム間隔
にわたつて分布させられる。送信長期訂正論理回
路の精度が１ビツト時間の場合、周波数の精度は
約0.146Hzである。 〔発振器〕 外部周波数標準を使用する基準局又はこの基準
局のかわりに使用される局を除く各局には安定化
水晶発振器４００が設けられる。発振器４００は
送信位相変換器４０８及び受信位相変換器４２４
に信号を供給する。送信及び受信位相変換器４０
８及び４２４において基準局の発振器に対するド
リフト及び遅延路変動効果を補償するように位相
が調整される。基準局３においては、送信クロツ
クには訂正が加えられず、ラウンド・トリツプ遅
延路変動のみが受信クロツクから訂正される。 発振器の仕様は次の通りである。 長期ドリフト ５日間の平均で１日当り１／
109 最大で１日当り２／109 短期ドリフト １分当り２／1010 累積ドリフト ６ケ月につき±180／109 周波数 43.00806667MHz 精度 １／109 調整頻度 180日に１回 〔受信クロツク〕 受信クロツク論理装置の主構成要素は、デイジ
タル位相変換器４２４、受信クロツク・カウンタ
４２２、受信半チヤネル比較器４２６、及びアパ
チヤー発生器及び受信バースト・タグ４２８であ
る。 まず受信デイジタル位相変換器４２４について
説明する。受信クロツクはローカル発振器４００
から導出され、訂正が計算され、各フレームにお
いて受信クロツクに適用される。受信クロツクの
訂正は、８セグメント・デイジタル位相変換器４
２４を使用して行われる。該変換器４２４は受信
クロツクを各フレームにおいて１ビツト時間の
１／８だけ移行するのを可能にする。受信デイジ
タル位相変換器は各フレームにおいて最大15×
１／８ビツト時間の移行を可能にする。これは最大 訂正速度である＋66２／３Hz及び−58１／３Hzに相当す る。 次に、受信クロツク・カウンタ４２２にづいて
説明する。訂正された受信クロツクである受信デ
イジタル位相変換器４２４の出力は、受信クロツ
ク・カウンタ４２２を駆動する。受信クロツク・
カウンタ４２２はビツト・カウンタ、半ワード・
カウンタ、半チヤネル・カウンタ、フレーム・カ
ウンタ、フレーム・グループ・カウンタ及びスー
パーフレーム・カウンタからなる。これらのカウ
ンタの初期設定は受信初期同期において行われ
る。受信初期同期のスタート時に、ビツト・カウ
ンタ、半ワード・カウンタ及び半チヤネル・カウ
ンタがプリセツトされ、第１のFRBが到着する
と、フレーム・カウンタ、フレーム・グループ・
カウンタ及びスーパーフレーム・カウンタはこの
FRBを第１のものとするフレームの数を示すよ
うになる。同期が確立されると、これらのカウン
タは受信クロツクに関連したすべての機能のため
のタイミングを提供する。受信カウンタの内容を
復号したものは、FRB及びXRBの到着予定時刻
を受信時分割スイツチ及びアパチヤー発生器４２
８に示すのに使用され、受信フレーム、スーパー
フレーム及び40個のフレーム同期パルスをSCCに
提供する。 次に、半チヤネル比較器４２６について説明す
る。半チヤネル比較器４２６は、受信クロツクが
到着予定時刻及びトラフイツク・バーストの長さ
を決定するのに使用される。これは、受信半チヤ
ネル・カウンタと割当バツフア４３０中の割当と
を比較することによつて行われる。７ビツト・カ
ウンタ及び現在の受信割当に対するポインタを使
用することによつて、各フレームのスタート点に
おいて、第１の妥当な割当てが比較器４２６にロ
ードされる。比較が行われると、トラフイツク・
バーストの始点（及び前のトラフイツク・バース
トの終点）が識別され、カウンタの内容が増加さ
れ、次の割当てが比較器４２６にロードされる。
割当ての走査はトランスポンダ割当ての終点が検
出されるまで続けられる。 次に、アパチヤー発生器及び受信バースト・タ
グ４２８について説明する。アパチヤー発生器４
２８はバースト・モデム２４にアパチヤーを供給
する。アパチヤーの中心位置はユニークワードの
到着予定時間と一致するように選ばれる。アパチ
ヤー発生器４２８は受信クロツク・カウンタ４２
２の内容を復号したものを使用してFRB及び
XRBの到着予定時間を決定し、受信半チヤネル
比較器の出力を使用してトラフイツク・バースト
の到着予定時間を決定する。アパチヤー発生器４
２８は通常すべてのバーストに対して５つのシン
ボルからなるアパチヤー幅を出力る。しかし、初
期同期の間、種々のアパチヤー幅が次のように使
用される。
【表】
期同期に使用される
受信バースト・タグ論理装置はアパチヤー発生
器及び受信半チヤネル比較器とともに動作し、デ
イジタル・スイツチの受信時分割スイツチ
（RTDS）、受信スペース信号バツフア及びアドレ
ス解釈領域６０にバースト・タグを出力する。こ
れらのタグはSCCに到着するバーストを識別する
のに使用される。 FRB＝フレーム基準バースト XRB＝送信基準バースト 自身のXRB＝SCC自身の送信基準バースト IAB＝SCC自身の初期獲得バースト トラフイツク＝あらゆるトラフイツク・バース
ト 自身のトラフイツク＝SCC自身のトラフイツ
ク・バースト 自身のネツトワーク＝SCCのネツトワークに属
するトラフイツク・バースト 〔送信クロツク〕 送信基準クロツク論理回路の主構成要素は、送
信位相変換論理回路４０８、送信クロツク・カウ
ンタ４０２、送信半チヤネル比較器４３２及び範
囲レジスタ４０２′である。 まず送信デイジタル位相変換論理回路４０８に
ついて説明する。送信クロツクはSCC発振器４０
０から導出され、各スーパーフレームについて訂
正が計算される。送信クロツクの訂正は送信位相
変換論理回路４０８を使用して行われる。送信位
相変換論理回路４０８はSCC発振器の出力から１
度に１ビツト削除することができる。送信ビツト
移行論理回路は通常各フレームにつき１回付勢さ
れる。送信ビツト移行論理回路は、送信同期論理
回路４１０によつて決定された訂正の関数として
１つのフレーム中で０乃至２ビツトの移行を行
う。８個のスーパーフレーム期間において送信同
期論理回路によつて得られる最大の訂正は±79の
訂正すなわち約±32.9Hzの訂正である。 次に、送信クロツク・カウンタ４０２について
説明する。送信クロツクに接続された送信位相変
換論理回路の出力は送信クロツク・カウンタ４０
２を駆動する。送信クロツク・カウンタ４０２は
ビツト・カウンタ、シンボル・カウンタ、半ワー
ド・カウンタ、半チヤネル・カウンタ、フレー
ム・カウンタ、フレーム・グループ・カウンタ及
びスーパーフレーム・カウンタからなる。基準局
以外の局に設けられたこれらのカウンタの初期設
定は、送信初期同期の間に行われる。半ワード・
カウンタ、半チヤネル・カウンタ、フレーム・カ
ウンタ及びフレーム・グループ・カウンタは送信
初期同期の各段階の始点においてSCPによつて停
止且つロードされる。これらのカウンタは獲得が
可能になつて、スーパーフレーム中の最初の
FRBが受信されたときに再スタートされる。そ
してこの時点において、送信スーパーフレーム・
カウンタには受信スーパーフレーム・カウンタの
内容がロードされる。送信初期同期の間、ビツト
及びシンボル・カウンタが連続的に動作して、送
信シンボル、デイジツト及び半ワード・クロツク
をSCCに出力する。一旦同期がとられると、送信
クロツク・カウンタは送信に関連した機能のため
のタイミングを与える。送信カウンタの内容を復
号たものは、フレーム、フレーム・グループ、ス
ーパーフレーム及び40個のフレーム同期パルスを
SCCに与える。 次に送信半チヤネル比較器４３２について説明
する。各SCCのトラフイツク・バーストの開始時
点及び終了時点は送信半チヤネル比較器４３２を
使用して決定される。送信バースト制御論回路の
制御の下に、割当てバツフア４３０がアクセスさ
れ、SCCのスタート・バースト割当てが比較器４
３２にロードされる。スタート割当てが半チヤネ
ル・カウンタの内容に等しいとき、トラフイツ
ク・バーストの始点が示される。そして、送信バ
ースト制御論理回路４３４は割当てバツフア４３
０をアクセスし比較器４３２に次に妥当な割当て
をロードする。次の割当てが半チヤネル・カウン
タの内容に等しいとき、トラフイツク・バースト
の終点が示される。 次に、範囲レジスタ４０２′について説明する。
範囲レジスタ４０２′は、SCCから衛星までのラ
ウンド・トリツプ遅延路長の測定に使用される。 初期同期の間、IABがSCCに到着する毎に、
IABのラウンド・トリツプ伝搬遅延の平均値が測
定され、範囲レジスタ４０２′にロードされる。
通常の動作においては、範囲レジスタ４０２′は
各受信スーパーフレームの始点においてXRBの
平均ラウンド・トリツプ伝搬遅延時間の現在値が
ロードされる。範囲レジスタまたは、送信クロツ
ク・カウンタをロードするためにSCPに対する読
戻し路を提供し、送信初期同期の間それらが適当
に設定されることを確保する。 次に、送信バースト制御装置４３４について説
明する。送信バースト制御論理回路４３４はSCC
が送信し得る種々のバーストの始点と終点を送信
時分割制御論理回路に示す。以下に示す４つの制
御信号が送信時分割スイツチに送られる。 SFRB＝FRB送信時間の始点を示すマーク SXRB＝XRB送信時間の始点を示すマーク STRAFFIC＝トラフイツク又はIAB時間の始
点を示すマーク EOB＝各バーストの終点を示すマーク 送信バースト制御装置４３４は送信半チヤネル
比較器４３２を使用してトラフイツク・バースト
の開始及び停止時間を決定する。XRBの開始及
び停止時間は送信クロツク・カウンタ４０２の内
容を復号したもの及びXRB割当てレジスタ４６
４により決定される。XRB割当てレジスタ４６
４はSCCのXRBをバーストするフレーム及び制
御フイールド位置を決定するものである。 次にポート・クロツク４３６について説明す
る。データ・ポート、音声ポート、デイジタル・
スイツチ及びSCCの他の領域のためのタイミング
を提供するために、バースト速度とは独立の固定
周波数クロツクが必要である。この固定周波数ク
ロツクは、送信ビツト・クロツクを直接分周する
ことによつて、あるいはまず送信ビツト・クロツ
クを5.376MHzに分周し、然る後に所要のクロツ
クを導出することによつて得ることができる。タ
イミング領域によつて発生される固定周波数クロ
ツクは次の通りである。 5.376MHz信号源 バースト速度信号源 1.344MHz 3.36MHz 384KHz 1.68MHz 224KHz 1.544MHz 19.2KHz SCCによつて発生される固定周波数クロツクの
精度はSCC送信同期がとられているときには基準
局クロツクに対して偏差が４／109の範囲内にあ
り、他の場合には、SCCの発振器の精度に等し
い。 フオーマツト 送信初期同期装置の詳細説明を行う前に、初期
同期動作に使用されるバースト及び割当てのため
のフオーマツトについて説明する。 表XIIは各TDMAフレームにおける最初の３つ
のチヤネルを占めるフレームを基準バースト
（FRB）のためのフオーマツトを示す。
受信バースト・タグ論理装置はアパチヤー発生
器及び受信半チヤネル比較器とともに動作し、デ
イジタル・スイツチの受信時分割スイツチ
（RTDS）、受信スペース信号バツフア及びアドレ
ス解釈領域６０にバースト・タグを出力する。こ
れらのタグはSCCに到着するバーストを識別する
のに使用される。 FRB＝フレーム基準バースト XRB＝送信基準バースト 自身のXRB＝SCC自身の送信基準バースト IAB＝SCC自身の初期獲得バースト トラフイツク＝あらゆるトラフイツク・バース
ト 自身のトラフイツク＝SCC自身のトラフイツ
ク・バースト 自身のネツトワーク＝SCCのネツトワークに属
するトラフイツク・バースト 〔送信クロツク〕 送信基準クロツク論理回路の主構成要素は、送
信位相変換論理回路４０８、送信クロツク・カウ
ンタ４０２、送信半チヤネル比較器４３２及び範
囲レジスタ４０２′である。 まず送信デイジタル位相変換論理回路４０８に
ついて説明する。送信クロツクはSCC発振器４０
０から導出され、各スーパーフレームについて訂
正が計算される。送信クロツクの訂正は送信位相
変換論理回路４０８を使用して行われる。送信位
相変換論理回路４０８はSCC発振器の出力から１
度に１ビツト削除することができる。送信ビツト
移行論理回路は通常各フレームにつき１回付勢さ
れる。送信ビツト移行論理回路は、送信同期論理
回路４１０によつて決定された訂正の関数として
１つのフレーム中で０乃至２ビツトの移行を行
う。８個のスーパーフレーム期間において送信同
期論理回路によつて得られる最大の訂正は±79の
訂正すなわち約±32.9Hzの訂正である。 次に、送信クロツク・カウンタ４０２について
説明する。送信クロツクに接続された送信位相変
換論理回路の出力は送信クロツク・カウンタ４０
２を駆動する。送信クロツク・カウンタ４０２は
ビツト・カウンタ、シンボル・カウンタ、半ワー
ド・カウンタ、半チヤネル・カウンタ、フレー
ム・カウンタ、フレーム・グループ・カウンタ及
びスーパーフレーム・カウンタからなる。基準局
以外の局に設けられたこれらのカウンタの初期設
定は、送信初期同期の間に行われる。半ワード・
カウンタ、半チヤネル・カウンタ、フレーム・カ
ウンタ及びフレーム・グループ・カウンタは送信
初期同期の各段階の始点においてSCPによつて停
止且つロードされる。これらのカウンタは獲得が
可能になつて、スーパーフレーム中の最初の
FRBが受信されたときに再スタートされる。そ
してこの時点において、送信スーパーフレーム・
カウンタには受信スーパーフレーム・カウンタの
内容がロードされる。送信初期同期の間、ビツト
及びシンボル・カウンタが連続的に動作して、送
信シンボル、デイジツト及び半ワード・クロツク
をSCCに出力する。一旦同期がとられると、送信
クロツク・カウンタは送信に関連した機能のため
のタイミングを与える。送信カウンタの内容を復
号たものは、フレーム、フレーム・グループ、ス
ーパーフレーム及び40個のフレーム同期パルスを
SCCに与える。 次に送信半チヤネル比較器４３２について説明
する。各SCCのトラフイツク・バーストの開始時
点及び終了時点は送信半チヤネル比較器４３２を
使用して決定される。送信バースト制御論回路の
制御の下に、割当てバツフア４３０がアクセスさ
れ、SCCのスタート・バースト割当てが比較器４
３２にロードされる。スタート割当てが半チヤネ
ル・カウンタの内容に等しいとき、トラフイツ
ク・バーストの始点が示される。そして、送信バ
ースト制御論理回路４３４は割当てバツフア４３
０をアクセスし比較器４３２に次に妥当な割当て
をロードする。次の割当てが半チヤネル・カウン
タの内容に等しいとき、トラフイツク・バースト
の終点が示される。 次に、範囲レジスタ４０２′について説明する。
範囲レジスタ４０２′は、SCCから衛星までのラ
ウンド・トリツプ遅延路長の測定に使用される。 初期同期の間、IABがSCCに到着する毎に、
IABのラウンド・トリツプ伝搬遅延の平均値が測
定され、範囲レジスタ４０２′にロードされる。
通常の動作においては、範囲レジスタ４０２′は
各受信スーパーフレームの始点においてXRBの
平均ラウンド・トリツプ伝搬遅延時間の現在値が
ロードされる。範囲レジスタまたは、送信クロツ
ク・カウンタをロードするためにSCPに対する読
戻し路を提供し、送信初期同期の間それらが適当
に設定されることを確保する。 次に、送信バースト制御装置４３４について説
明する。送信バースト制御論理回路４３４はSCC
が送信し得る種々のバーストの始点と終点を送信
時分割制御論理回路に示す。以下に示す４つの制
御信号が送信時分割スイツチに送られる。 SFRB＝FRB送信時間の始点を示すマーク SXRB＝XRB送信時間の始点を示すマーク STRAFFIC＝トラフイツク又はIAB時間の始
点を示すマーク EOB＝各バーストの終点を示すマーク 送信バースト制御装置４３４は送信半チヤネル
比較器４３２を使用してトラフイツク・バースト
の開始及び停止時間を決定する。XRBの開始及
び停止時間は送信クロツク・カウンタ４０２の内
容を復号したもの及びXRB割当てレジスタ４６
４により決定される。XRB割当てレジスタ４６
４はSCCのXRBをバーストするフレーム及び制
御フイールド位置を決定するものである。 次にポート・クロツク４３６について説明す
る。データ・ポート、音声ポート、デイジタル・
スイツチ及びSCCの他の領域のためのタイミング
を提供するために、バースト速度とは独立の固定
周波数クロツクが必要である。この固定周波数ク
ロツクは、送信ビツト・クロツクを直接分周する
ことによつて、あるいはまず送信ビツト・クロツ
クを5.376MHzに分周し、然る後に所要のクロツ
クを導出することによつて得ることができる。タ
イミング領域によつて発生される固定周波数クロ
ツクは次の通りである。 5.376MHz信号源 バースト速度信号源 1.344MHz 3.36MHz 384KHz 1.68MHz 224KHz 1.544MHz 19.2KHz SCCによつて発生される固定周波数クロツクの
精度はSCC送信同期がとられているときには基準
局クロツクに対して偏差が４／109の範囲内にあ
り、他の場合には、SCCの発振器の精度に等し
い。 フオーマツト 送信初期同期装置の詳細説明を行う前に、初期
同期動作に使用されるバースト及び割当てのため
のフオーマツトについて説明する。 表XIIは各TDMAフレームにおける最初の３つ
のチヤネルを占めるフレームを基準バースト
（FRB）のためのフオーマツトを示す。
【表】
【表】
間の保護
衛星トランスポンダを介して通信を行う各活動
中のSCCは各フレーム時間において１つのトラフ
イツク・バーストを送る。トラフイツク・バース
トのためのフオーマツトは表に示されてい
る。
衛星トランスポンダを介して通信を行う各活動
中のSCCは各フレーム時間において１つのトラフ
イツク・バーストを送る。トラフイツク・バース
トのためのフオーマツトは表に示されてい
る。
【表】
される
【表】
ータ
送信基準バースト（XRB）はスーパーフレー
ムにつき１回各局によつて送信される。各SCCに
はそのXRBをバーストするために１つのフレー
ム制御フイールドに固定位置が割当てられる。各
XRBには１１／２チヤネル位置が割当てられる。そ のフオーマツトが表に示されている。
送信基準バースト（XRB）はスーパーフレー
ムにつき１回各局によつて送信される。各SCCに
はそのXRBをバーストするために１つのフレー
ム制御フイールドに固定位置が割当てられる。各
XRBには１１／２チヤネル位置が割当てられる。そ のフオーマツトが表に示されている。
【表】
間
【表】
【表】
【表】
は送信論理回路によつて読出
される次の割当てに対するポ
インタと解釈する。
される次の割当てに対するポ
インタと解釈する。
【表】
対するポインタである。この
フイールドの解釈はフラグに
依存している。
初期同期バースト−送信基準バースト動作の詳細
説明 送信初期同期モードの第１段階において、SCC
受信クロツクからSCC送信クロツクのための正し
い時間オフセツト値が得られるので、SCCから送
信されるバーストはTDMAフレームに対する正
しい時間位置において衛星に到着し、また衛星位
置変動によつて生じる送信路長変化が調整され
る。これは、SCCによつて初期同期バーストが送
信される時間と該バーストがSCCによつて受信さ
れる時間との時間間隔を測定することによつて、
すなわちラウンド・トリツプ・パス遅延2Tiを測
定することによつて行われる。 第３１Ａ図及び第３１Ｂ図のタイミング図はあ
る問題を示している。基準局３は各15ミリ秒フレ
ームのはじまりにおいてフレーム基準バースト送
出する。フレームは20個のフレームからなり300
ミリ秒の長さを有するスーパーフレームにおいて
周期的に発生する。衛星５と受信局２との間の伝
搬時間はTiであり、フレーム基準バーストが衛星
に到着する時刻Tfrb/satはフレーム基準バーストが
受信局２において受信される時刻Tfrb/recから伝
搬遅延時間Tiを差し引いた時刻に等しい。すなわ
ち、次の関係がある。 Tfrb/sat＝Tfrb/rec−Ti 補助局２が、基準局からのフレーム基準バース
トの到着と同時に衛星５に到着する仮の“フレー
ム基準バースト”を送信するためには、補助局２
は時刻Tfrb/xnit＝Tfrb/sat−Ti＝Tfrb/rec−2Tiに信号
を送信しなければならない。補助局２から衛星５
に信号を伝搬させるのに要する一方向伝搬時間の
２倍の値が、局２からの信号の送信と、衛星トラ
スポンダを介した局２における信号の受信との遅
延に等しい。 このことが第３１Ａ図と第３１Ｂ図にされてい
る。フレーム基準バーストは各300ミリ秒スーパ
ーフレームにおいて０乃至19の番号が付されてい
る。衛星トランスポンダ５は、地球の表面の上約
36203Km（22500マイル）の軌道上にあるので、
ラウンド・トリツプ・パス遅延2Tiは約242ミリ秒
である。基準局３からのフレーム基準バーストが
局２において受信されると受信初期同期モードが
確立するので、送信クロツクのタイミングはフレ
ーム基準バーストの受信時から導出されなければ
ならない。第３１図から明らかなように、基準局
３から出力されるスーパーフレームにおける最初
のフレーム基準バーストの受信時から、次のフレ
ームにおいて局２から送信されるべき次のフレー
ム基準バーストの仮の送信時間までのオフセツト
は、300ミリ秒というスーパーフレーム周期から
ラウンド・トリツプ伝搬遅延時間2Tiを差し引い
たものに等しい。これは、第３２Ａ図及び第３２
Ｂ図に示された初期同期化装置において受信フレ
ーム・タイミングから送信フレーム・タイミング
を導出するために使用されるオフセツト値であ
る。 第３２Ａ図及び第３２Ｂ図は送信初期同期モー
ドの間に初期同期バースト発生動作及び送信基準
バースト発生動作を行う初期同期獲得及び同期化
装置の部分を示す。SCC受信クロツクとSCC送信
クロツクとの間の偏差は、FRBによつて基準局
３から送信された遅延偏差の基準化された見積値
及びそれ自身の公称ラウンド・トリツプ伝搬遅延
2Tiの先行知識から計算される。この計算はSCC
２がその初期同期バースト（IAB）を割当てトラ
フイツク・バーストの中心位置に±50マイクロ秒
の誤差範囲で配置するのに十分な精度を有する。 送信クロツクの発生開始に先立つて、送信同期
化及びクロツク制御装置４１０は、前述のよう
に、受信同期化及びクロツク制御装置４０６を付
勢する現在の受信クロツク訂正速度を使用して所
要の平均送信クロツク訂正速度を得る。 受信同期化及びクロツク制御装置４０６及び受
信位相変換器４２４は訂正された43MHz受信クロ
ツク信号を受信半チヤネル・カウンタ４２２に与
える。受信半チヤネル・カウンタ４２２は受信フ
レーム同期９３によつて各受信スーパーフレーム
の始点においてリセツトされる。 各チヤネルの持続時間は約12マイクロ秒なの
で、各半チヤネルの持続時間は約６マイクロ秒で
ある。この例の場合、300ミリ秒遅延を示すレジ
スタ４４１中に記憶された量は、50×103半チヤ
ネルであり、2Tiに相当する242ミリ秒を示す範囲
レジスタ４０２′は40×103半チヤネルである。こ
れらの量の差は、減算器４４３中で計算される。
減算器４４３は10×103半チヤネルという値を比
較器４２６に出力する。第３１Ａ図に示されてい
るように、比較器４２６は、受信半チヤネル・カ
ウンタ４２２が前述の送信オフセツトに相当する
10×103を計数したときに線９１に送信フレーム
同期時間を示す信号を出力する。送信フレーム同
期信号は第１の仮の“フレーム基準バースト”
FRB０が局２から送信フレームによつて送信さ
れる時点で生じる。線９１に発生する送信フレー
ム同期時間信号は半チヤネル・カウンタ４０２の
リセツト信号として使用される。送信半チヤネ
ル・カウンタ４０２は前述のように送信同期化及
びクロツク制御装置４１０及び送信位相変換器４
０８によつて駆動される。送信半チヤネル・カウ
ンタ４０２はFRB０を有する送信フレームに対
して０から始まる半チヤネル計数値を出力する。
１つのTDMAフレームにつき1260個のチヤネル
すなわち2520個の半チヤネルが存在する。したが
つて送信半チヤネル・カウンタ４０２は2520個の
半チヤネルを計数するモジユーロ2520カウンタで
あり、スーパーフレームの各フレームの始点にお
いて自動的に０にリセツトされる。 第３３Ａ図及び第３３Ｂ図には、第２図に関連
して説明したTDMAフレームの制御部がどのよ
うにして０乃至20の番号が付された半チヤネルを
占有するかということ、及びフレームのトラフイ
ツク部がどのようにして半チヤネル２１において
はじまり半チヤネル２５２０において終わるかと
いうことが示されている。比較器４４６は、送信
半チヤネル・カウンタ４０２がTDMAフレーム
の制御部に相当する０乃至20の計数値を出力する
ときにゲート４６０に付勢信号を出力し、送信半
チヤネル・カウンタ４０２がTDMAフレームの
トラフイツク部に相当する21以上の値を出力する
ときにゲート４４７に付勢信号を出力する。 SCP３２は送信初期同期動作を制御し、段階１
すなわち初期同期バースト（IAB）段階の間に線
４５６に付勢信号を出力し、段階２及びSCC動作
の通常のトラフイツク段階の間、線４４５に付勢
信号を出力する。送信初期同期IAB段階の間、線
４４５に付勢信号は発生せず、送信基準バースト
（XRB）を発生するのに使用されるデコーダ４６
２に送信半チヤネル・カウンタ４０２の出力を接
続するゲート４４４は付勢されない。したがつ
て、送信初期動作の段階１において、送信半チヤ
ネル・カウンタ４０２が０乃至20の計数値を発生
する間、第３２Ａ図及び第３２Ｂ図に示されたタ
イミング及び初期同期装置は送信基準バーストを
出力するための活動は行わない。 送信半チヤネル計数値が21という値になると、
比較器４４６はゲート４４７に付勢信号を出力
し、これにより計数値が比較器４３２に与えられ
る。次割当てレジスタ４４８はトラフイツク送信
割当てテーブル４３０に記憶されている105個の
割当てのうち最初のものがはじめにロードされ
る。各フレームのはじめにおいて基準SCC３は
FRBよつて割当てを送信し、受信初期同期の間、
割当てがトラフイツク送信割当てテーブル４３０
にロードされた。各割当ては16ビツトの長さを有
し、４ビツトのフラグ・フイールドと12ビツトの
計数値フイールドからなる。通常の割当てにおい
て、12ビツト計数値フイールドはネツトワーク中
の各局のトラフイツク・バーストのための最初の
半チヤネルを示す。トランスポンダ・ネツトワー
ク中の105個のSCC局のすべてに対する割当ては、
半チヤネル２１における最初の割当てをはじめと
してTDMAフレーム中の最後の割当てを最後と
する連続的バースト順序Ｍに従つて記憶される。
各局にはTDMAフレーム中の特定の位置が他局
との関連において割当てられる。局のトラフイツ
ク・バーストの順序は局番号Ｍによつて示され
る。 各連続フレームＮにおいてそれらのXRBをバ
ーストする局の識別子ＰはＰ＝Ｎ、Ｎ＋20、Ｎ＋
40、Ｎ＋60及びＮ＋80である。ここでＮは０から
19までの数である。各局Ｐのための送信基準バー
スト（XRB）割当ては基準局３からネツトワー
ク中の各局に送信されてXRB送信割当てレジス
タ４６４にロードされる。これは、該局のための
トラフイツク送信割当てのバースト順序Ｍが該局
に送信されてトラフイツク送信割当てレジスタ４
５２にロードされるのと同時に行われる。第３図
及び第３３Ａ図及び第３３Ｂ図に示されるよう
に、所与の局のための送信基準バーストは各スー
パーフレーム毎に１回５つの位置のうちの１つの
位置において制御フイールド中の３つの半チヤネ
ル幅で生じるので、XRB割当ては１回のみ行わ
れればよい。ここで、０乃至104という値をとる
識別子Ｐがフレーム中のトラフイツク・バースト
順序Ｍすなわちトラフイツク送信割当てテーブル
に記憶されるトラフイツク送信割当ての記憶の順
序と同一と仮定する。ただし、本発明はこのよう
な場合に限定されるわけではなく、テーブル４３
０中のトラフイツク割当ての記憶の順序がフレー
ム中のトラフイツクのバースト順序Ｍと同一でな
い場合にも適用できるものはもちろんである。 次割当てレジスタ４４８には、当初、テーブル
４３０中の最初のトラフイツク送信割当てがロー
ドされる。次割当てレジスタ４４８の出力はゲー
ト４４７を介して与えられる半チヤネル計数値と
比較器４３２に於て比較され、両者が一致する
と、比較器４３２から出力が生じる。比較器４３
２の出力からゲート４４９に付勢信号が与えら
れ、これにより次割当てレジスタ４４８の21とい
う値が現在割当てレジスタ４５０に転送される。
比較器４３２の出力はまた０から104まで計数す
る割当てカウンタ４５１に入力される。割当てカ
ウンタ４５１はこの時点でトラフイツク送信割当
てテーブル４３０のアドレス入力に１という値を
出力する。トラフイツク送信割当てテーブル４３
０は位置１に記憶された第２のトラフイツク割当
てを次割当てレジスタ４４８に出力する。 例えば、局２には初期同期バーストを送信する
ためにフレーム中の第TDMAトラフイツク・バ
ーストが割当てられるものとする。初期同期バー
ストは半チヤネル幅であり、スーパーフレームの
周期全体にわたつて各フレームにつき１回ずつ９
個の完全チヤネルすなわち18個の半チヤネルから
なる割当てスペース中で送信される。SCCは９個
の完全チヤネルからなる初期同期スペースの８番
目の半チヤネルの終点においてIABを送信する。
したがつて第３３Ａ図及び第３３Ｂ図に示された
例においては、第１局の第１のTDMAトラフイ
ツク・バーストには半チヤネル２１乃至７９が割
当てられ、第１局のTDMAバーストのための割
当ては、トラフイツク送信割当てテーブル４３０
の第１位置に記憶された値21である。フレーム中
の第２のTDMAバーストのための第２局の割当
ては半チヤネル８０において開始され、したがつ
て、80という値がトラフイツク送信割当てテーブ
ル４３０の第２位置に記憶される。第３局はこの
例では補助局２であり、割当てトラフイツク・ス
ペースを構成する９個のチヤネルは半チヤネル２
０１からはじまる。したがつて、トラフイツク送
信割当てテーブル４３０中の第３位置には値２０
１が記憶される。第４局の割当ては半チヤネル２
１９からはじまる。このようにして、補助局２に
よる初期同期のための18個の半チヤネル・スペー
スが画定される。 ゲート４４７を通る半チヤネル計数値が21のと
きには、比較器４３２は割当てカウンタ４５１に
トラフイツク送信割当てテーブル４３０中の第２
位置１をアクセスさせる。これにより、トラフイ
ツク送信割当てテーブル４３０は第2TDMAバー
ストのための割当てスペースをなす第１半チヤネ
ルとして値８０を出力する。値８０は次割当てレ
ジスタ４４８にロードされる。 21という半チヤネル計数値が比較器４３２に入
力されるとき、割当てカウンタ４５１から出力さ
れる０という現在値は比較器４５３に入力され
る。比較器４５３の他の入力はレジスタ４５２に
接続されている。レジスタ４５２はローカルSCC
のバースト位置割当てを記憶している。ローカル
SCCのバースト位置は値Ｍ＝２（Ｍは０、１、２
……という値をとり得る）を有するTDMAフレ
ーム中の第３位置なので、比較器４５３は満足さ
れず、比較器４５３からゲート４５４に付勢信号
が与えられることはない。 送信半チヤネル・カウンタ４０２がゲート４４
７を介して比較器４３２に与えられる計数値を増
加し続け、80という値に達すると、比較器４３２
において次割当てレジスタ４４８に記憶された80
という値との一致が検出される。これにより、比
較器４３２は付勢信号を出力するが、割当てカウ
ンタ４５１の現在値は１なので、比較器４５３は
満足されず、したがつて、ゲート４５４は付勢さ
れない。比較器４３２の出力はゲート４４９を付
勢し、次割当てレジスタ４４８から現在割当てレ
ジスタ４５０に値８０が転送される。比較器４３
２の出力は割当てカウンタ４５１の値を１という
現在値から２という次の値に増加させ、２という
次の値がトラフイツク送信割当てテーブル４３０
のアドレス入力に出力され、値２０１を有する第
３割当てのための位置２がアクセスされ、この値
２０１が次割当てレジスタ４４８に記憶される。 次の割当て値２０１はローカルSCCにとつて興
味ある値である。該値がTDMAフレームのトラ
フイツク部において割当てられた初期同期バース
ト・スペースのはじまりだからである。割当てカ
ウンタ４５１に記憶された現在値は、ローカル・
トラフイツク・バースト割当ての順序としてレジ
スタ４５２に記憶された値Ｍに等しい２である。
送信半チヤネル・カウンタ４０２から出力されゲ
ート４４７に与えられる計数値が201に達すると、
比較器４３２が満足されゲート４５４に付勢信号
を出力する。SCP３２は初期同期バースト段階と
してこれを指定するので、線４５６の付勢信号に
よつてゲート４５５が付勢され、比較器４３２か
ら出力された付勢信号は８個の半チヤネル時間遅
延を生じさせる遅延回路４５７を介して送信スペ
ース信号バツフア及び範囲クロツク４５８に与え
られる。 送信スペース信号バツフア１２６は、遅延回路
４５７から信号が受信されたときにバースト・モ
デム２４に出力される256ビツトの初期同期バー
スト・ワードを記憶している。したがつて、第３
３Ａ図及び第３３Ｂ図に示されるように８番目の
半チヤネルの終了点においてIABがTDMAフレ
ーム中の割当初期同期バースト・スペースのほぼ
中心に配置される。この時点で範囲クロツク４５
８が動作し始め、約242ミリ秒遅れてIABが受信
され該IABが第４図の時分割スイツチを通つて入
力線４５９を介してクロツク４５８に与えられる
まで動作し続ける。したがつて、ラウンド・トリ
ツプ伝搬遅延時間2Tiが測定される。この測定値
はこの初期同期段階の各受信フレームの間SCP３
２に転送される。SCPは連続したTDMAフレー
ム中の各初期同期バーストのラウンド・トリツプ
伝搬遅延時間の平均値を計算する。この計算値は
SCCがその送信基準バースト（XRB）をその割
当スロツトに±１／４チヤネル時間の誤差で配置す るのに十分な精度を有する。ラウンド・トリツプ
伝搬遅延時間のこの新しい値はSCP３２から範囲
レジスタ４０２′に転送される。SCP３２によつ
て範囲レジスタ４０２′に最終値がロードされる
と、SCPは送信初期同期段階２を開始する。 送信初期同期段階２においては、ローカルSCC
に割当てられたTDMAフレームのトラフイツク
部がこのSCC又はネツトワーク中の他のSCCから
トラフイツクを送信するのに使用され、はじめ初
期同期バーストによつて果たされていた範囲測定
（ranging）機能は送信基準バースト（XRB）に
よつて受け持たれる。範囲測定動作は各スーパー
フレームにつき１回行われ、５つのXRB周期の
うちの１つにおいて１１／２チヤネルが割当てられ る。SCP３２は線４５６に消勢信号を出力し線４
４５に付勢信号を出力して、送信初期同期の段階
２を開始することができること及び通常のトラフ
イツク送信を行うことができることを示す。 タイミング及び初期同期装置は、各スーパーフ
レーム毎にXRBの形でSCC範囲測定バーストを
送信するとともに、範囲測定バーストの受信時点
をTDMAフレーム中の制御フイールドのXRB部
中の範囲測定受信アパチヤーの中央に動かすよう
に送信クロツク位相を自動的に調整することによ
つてTDMAフレームに送信クロツクを最終的に
同期させる。 この例においては、Ｍ＝２のXRB割当てはテ
ーブル４３０中のトラフイツク送信割当てと同じ
であり、フレーム０，１及び２においてXRBを
送信する局が第３４Ａ図及び第３４Ｂ図に示され
ている。これらのフレームのそれぞれの間、通常
トラフイツクは第3TDMAトラフイツク・バース
トに割当てられる９個のチヤネルからなるトラフ
イツク・フイールドにおいてネツトワーク中の
SCCからバーストできる。第３トラフイツク・バ
ーストの寸法は変化させることもできる。しか
し、ここでは、ローカル局のためのトラフイツク
割当ては変更できないものと仮定する。スーパー
フレーム中の各フレームは０乃至19のの番号が付
されたFRBを有し、該FRB番号は、ローカル局
のためのXRBが割当てられるスーパーフレーム
中の20個のフレームのうちの１つを決定するのに
使用される。FRB０を有するフレーム０から説
明すると、送信フレーム同期９１は送信半チヤネ
ル・カウンタ４０２を０にリセツトする。半チヤ
ネル計数値が０乃至20の間は、比較器４４６はゲ
ート４６０を付勢する。段階２モード及び通常の
トラフイツク・モードにおいて線４４５の信号は
ゲート４４４を付勢するので、０乃至20の計数値
はデコーダ４６２に入力される。デコーダは計数
値入力６，９，１２，１５及び１８に対応してそ
れぞれ値０、20、40、60及び８０を出力する。デ
コーダ４６２のこれらの出力は加算器４６３の一
方の側に入力される。加算器４６３の他方の入力
には線４６１のFRB計数値Ｎが入力される。加
算器４６３の和出力は現在フレームのうち利用可
能な５つの周期の間にXRBがバーストされるべ
き局の識別子Ｐに相当する。 加算器４６３の出力は比較器４６５に入力され
る。比較器４６５の他の入力はローカルSCCの
XRB送信割当てＰ＝Ｍ＝２を記憶するレジスタ
４６４に接続されている。比較器４６５が満足さ
れるとゲート４６６が付勢され、これにより加算
器４６３の和出力がXRBバースト送信指令とし
て送信スペース信号バツフア（TSSB）１２６に
与えられる。FRB０及びFRB１を含む第１及び
第２のフレームはこの局の比較器４６５を満足さ
せないので、TSSB１２６には入力が印加されな
い。第３４Ａ図及び第３４Ｂ図においてフレーム
２として示された第３フレームの間、Ｎ＝２を有
するFRB２の第１のXRB部はローカルSCCの
XRBに割当てられる。各フレームの最初に０に
リセツトされる送信半チヤネル・カウンタ４０２
は６という値を出力し、この値はゲート４６０及
び４４４を介してデコーダ４６２に転送される。
これにより、デコーダから加算器４６３に０とい
う値が出力される。加算器４６３はこの値と
FRB計数値Ｎ＝２とを加算し、２という和出力
を発生する。比較器４６５はこの出力とレジスタ
４６４に記憶されたＰ＝Ｍ＝２という値との一致
を検出する。これにより、加算器４６３から出力
された２という値はゲート４６６を通過し、送信
スペース信号バツフア１２６に対するXRBバー
スト送信指令として作用する。 送信スペース信号バツフア１２６はSCCによつ
て１つのスーパーフレームにつき１回送信される
送信基準バースト（XRB）を記憶する。XRBに
は１つのフレーム中において１１／２チヤネル位置 が割当てられ、半チヤネルが保護帯に割当てられ
る。比較器４６５から送信スペース信号バツフア
１２６に線４６７を介して信号が与えられると
き、第３４Ａ図及び第３４Ｂ図に示されるよう
に、XRBがSCCからバースト・モデム２４を介
してフレーム番号２の第1XRB位置において送信
される。これは、各スーパーフレームの各フレー
ム番号２の間に行われる。送信初期同期の段階２
の間、隣接バーストを妨害することなく範囲測定
XRBを送信する上で許容される一方向位置決め
の誤差は±64シンボル時間である。SCCがトラフ
イツク送信モードにある限り、隣接バーストを干
渉することなくトラフイツク・バーストを送信す
る上での総合位置決め誤差は±2.5シンボル時間
である。各トラフイツク・バーストの前後にはこ
の送信時間量からなる保護帯が割当てられる。こ
れと同じアパチヤーがトラフイツク送信モードの
間XRB範囲設定バーストにも適用される。 第３２Ａ図及び第３２Ｂ図に示された装置の上
記動作説明から明らかなように、送信初期同期を
行わんとしているSCCには９個の完全チヤネルか
らなる比較的大きな初期同期バースト・スペース
が割当てられる。送信局と衛星との間のラウン
ド・トリツプ伝搬遅延時間2Tiの精確な値が得ら
れた後、送信初期同期動作の段階１が完了し、段
階２が開始される。この段階２においては、範囲
測定バーストはスーパーフレーム中の20個の
TDMAフレームの１つの間にTDMAフレームの
制御部中に位置する送信基準バーストに含まれ
る。送信基準バーストのために20個の制御フレー
ムのうちの１つ１１／２チヤネル分のバースト・ス ペースを割当てると、初期同期バーストのために
１のスーパーフレームにつき全体で180個のチヤ
ネルからなるスペースが割当てられたが、ローカ
ルSCCの通常のトラフイツク動作及び送信初期同
期の段階２のためには１つのスーパーフレームに
つき制御フイールドに送信基準バースト用に１
１／２チヤネルが割当てられることとなり、割当チ ヤネルが著しく減少する。段階１における粗調節
段階及び段階２における精密調節段階を特徴付け
る範囲測定動作を行うのに必要な帯域が著しく減
少するので、範囲測定動作に必要な帯域がかなり
減少する。段階１すなわち初期同期バースト周期
における範囲測定動作の効率が比較的低いと、ロ
ーカルSCCから初期同期バーストを全電力で送信
できるので、受信局は小さなアンテナを使用でき
且つTDMAフレームにおける隣接トラフイツ
ク・バーストを妨害することなく初期同期バース
トを受信できる。SCCの通常のトラフイツク動作
及び段階２の間の送信基準バースト動作を効率良
く行うことにより、範囲測定動作を引き続き狭い
帯域で行うことができる。
フイールドの解釈はフラグに
依存している。
初期同期バースト−送信基準バースト動作の詳細
説明 送信初期同期モードの第１段階において、SCC
受信クロツクからSCC送信クロツクのための正し
い時間オフセツト値が得られるので、SCCから送
信されるバーストはTDMAフレームに対する正
しい時間位置において衛星に到着し、また衛星位
置変動によつて生じる送信路長変化が調整され
る。これは、SCCによつて初期同期バーストが送
信される時間と該バーストがSCCによつて受信さ
れる時間との時間間隔を測定することによつて、
すなわちラウンド・トリツプ・パス遅延2Tiを測
定することによつて行われる。 第３１Ａ図及び第３１Ｂ図のタイミング図はあ
る問題を示している。基準局３は各15ミリ秒フレ
ームのはじまりにおいてフレーム基準バースト送
出する。フレームは20個のフレームからなり300
ミリ秒の長さを有するスーパーフレームにおいて
周期的に発生する。衛星５と受信局２との間の伝
搬時間はTiであり、フレーム基準バーストが衛星
に到着する時刻Tfrb/satはフレーム基準バーストが
受信局２において受信される時刻Tfrb/recから伝
搬遅延時間Tiを差し引いた時刻に等しい。すなわ
ち、次の関係がある。 Tfrb/sat＝Tfrb/rec−Ti 補助局２が、基準局からのフレーム基準バース
トの到着と同時に衛星５に到着する仮の“フレー
ム基準バースト”を送信するためには、補助局２
は時刻Tfrb/xnit＝Tfrb/sat−Ti＝Tfrb/rec−2Tiに信号
を送信しなければならない。補助局２から衛星５
に信号を伝搬させるのに要する一方向伝搬時間の
２倍の値が、局２からの信号の送信と、衛星トラ
スポンダを介した局２における信号の受信との遅
延に等しい。 このことが第３１Ａ図と第３１Ｂ図にされてい
る。フレーム基準バーストは各300ミリ秒スーパ
ーフレームにおいて０乃至19の番号が付されてい
る。衛星トランスポンダ５は、地球の表面の上約
36203Km（22500マイル）の軌道上にあるので、
ラウンド・トリツプ・パス遅延2Tiは約242ミリ秒
である。基準局３からのフレーム基準バーストが
局２において受信されると受信初期同期モードが
確立するので、送信クロツクのタイミングはフレ
ーム基準バーストの受信時から導出されなければ
ならない。第３１図から明らかなように、基準局
３から出力されるスーパーフレームにおける最初
のフレーム基準バーストの受信時から、次のフレ
ームにおいて局２から送信されるべき次のフレー
ム基準バーストの仮の送信時間までのオフセツト
は、300ミリ秒というスーパーフレーム周期から
ラウンド・トリツプ伝搬遅延時間2Tiを差し引い
たものに等しい。これは、第３２Ａ図及び第３２
Ｂ図に示された初期同期化装置において受信フレ
ーム・タイミングから送信フレーム・タイミング
を導出するために使用されるオフセツト値であ
る。 第３２Ａ図及び第３２Ｂ図は送信初期同期モー
ドの間に初期同期バースト発生動作及び送信基準
バースト発生動作を行う初期同期獲得及び同期化
装置の部分を示す。SCC受信クロツクとSCC送信
クロツクとの間の偏差は、FRBによつて基準局
３から送信された遅延偏差の基準化された見積値
及びそれ自身の公称ラウンド・トリツプ伝搬遅延
2Tiの先行知識から計算される。この計算はSCC
２がその初期同期バースト（IAB）を割当てトラ
フイツク・バーストの中心位置に±50マイクロ秒
の誤差範囲で配置するのに十分な精度を有する。 送信クロツクの発生開始に先立つて、送信同期
化及びクロツク制御装置４１０は、前述のよう
に、受信同期化及びクロツク制御装置４０６を付
勢する現在の受信クロツク訂正速度を使用して所
要の平均送信クロツク訂正速度を得る。 受信同期化及びクロツク制御装置４０６及び受
信位相変換器４２４は訂正された43MHz受信クロ
ツク信号を受信半チヤネル・カウンタ４２２に与
える。受信半チヤネル・カウンタ４２２は受信フ
レーム同期９３によつて各受信スーパーフレーム
の始点においてリセツトされる。 各チヤネルの持続時間は約12マイクロ秒なの
で、各半チヤネルの持続時間は約６マイクロ秒で
ある。この例の場合、300ミリ秒遅延を示すレジ
スタ４４１中に記憶された量は、50×103半チヤ
ネルであり、2Tiに相当する242ミリ秒を示す範囲
レジスタ４０２′は40×103半チヤネルである。こ
れらの量の差は、減算器４４３中で計算される。
減算器４４３は10×103半チヤネルという値を比
較器４２６に出力する。第３１Ａ図に示されてい
るように、比較器４２６は、受信半チヤネル・カ
ウンタ４２２が前述の送信オフセツトに相当する
10×103を計数したときに線９１に送信フレーム
同期時間を示す信号を出力する。送信フレーム同
期信号は第１の仮の“フレーム基準バースト”
FRB０が局２から送信フレームによつて送信さ
れる時点で生じる。線９１に発生する送信フレー
ム同期時間信号は半チヤネル・カウンタ４０２の
リセツト信号として使用される。送信半チヤネ
ル・カウンタ４０２は前述のように送信同期化及
びクロツク制御装置４１０及び送信位相変換器４
０８によつて駆動される。送信半チヤネル・カウ
ンタ４０２はFRB０を有する送信フレームに対
して０から始まる半チヤネル計数値を出力する。
１つのTDMAフレームにつき1260個のチヤネル
すなわち2520個の半チヤネルが存在する。したが
つて送信半チヤネル・カウンタ４０２は2520個の
半チヤネルを計数するモジユーロ2520カウンタで
あり、スーパーフレームの各フレームの始点にお
いて自動的に０にリセツトされる。 第３３Ａ図及び第３３Ｂ図には、第２図に関連
して説明したTDMAフレームの制御部がどのよ
うにして０乃至20の番号が付された半チヤネルを
占有するかということ、及びフレームのトラフイ
ツク部がどのようにして半チヤネル２１において
はじまり半チヤネル２５２０において終わるかと
いうことが示されている。比較器４４６は、送信
半チヤネル・カウンタ４０２がTDMAフレーム
の制御部に相当する０乃至20の計数値を出力する
ときにゲート４６０に付勢信号を出力し、送信半
チヤネル・カウンタ４０２がTDMAフレームの
トラフイツク部に相当する21以上の値を出力する
ときにゲート４４７に付勢信号を出力する。 SCP３２は送信初期同期動作を制御し、段階１
すなわち初期同期バースト（IAB）段階の間に線
４５６に付勢信号を出力し、段階２及びSCC動作
の通常のトラフイツク段階の間、線４４５に付勢
信号を出力する。送信初期同期IAB段階の間、線
４４５に付勢信号は発生せず、送信基準バースト
（XRB）を発生するのに使用されるデコーダ４６
２に送信半チヤネル・カウンタ４０２の出力を接
続するゲート４４４は付勢されない。したがつ
て、送信初期動作の段階１において、送信半チヤ
ネル・カウンタ４０２が０乃至20の計数値を発生
する間、第３２Ａ図及び第３２Ｂ図に示されたタ
イミング及び初期同期装置は送信基準バーストを
出力するための活動は行わない。 送信半チヤネル計数値が21という値になると、
比較器４４６はゲート４４７に付勢信号を出力
し、これにより計数値が比較器４３２に与えられ
る。次割当てレジスタ４４８はトラフイツク送信
割当てテーブル４３０に記憶されている105個の
割当てのうち最初のものがはじめにロードされ
る。各フレームのはじめにおいて基準SCC３は
FRBよつて割当てを送信し、受信初期同期の間、
割当てがトラフイツク送信割当てテーブル４３０
にロードされた。各割当ては16ビツトの長さを有
し、４ビツトのフラグ・フイールドと12ビツトの
計数値フイールドからなる。通常の割当てにおい
て、12ビツト計数値フイールドはネツトワーク中
の各局のトラフイツク・バーストのための最初の
半チヤネルを示す。トランスポンダ・ネツトワー
ク中の105個のSCC局のすべてに対する割当ては、
半チヤネル２１における最初の割当てをはじめと
してTDMAフレーム中の最後の割当てを最後と
する連続的バースト順序Ｍに従つて記憶される。
各局にはTDMAフレーム中の特定の位置が他局
との関連において割当てられる。局のトラフイツ
ク・バーストの順序は局番号Ｍによつて示され
る。 各連続フレームＮにおいてそれらのXRBをバ
ーストする局の識別子ＰはＰ＝Ｎ、Ｎ＋20、Ｎ＋
40、Ｎ＋60及びＮ＋80である。ここでＮは０から
19までの数である。各局Ｐのための送信基準バー
スト（XRB）割当ては基準局３からネツトワー
ク中の各局に送信されてXRB送信割当てレジス
タ４６４にロードされる。これは、該局のための
トラフイツク送信割当てのバースト順序Ｍが該局
に送信されてトラフイツク送信割当てレジスタ４
５２にロードされるのと同時に行われる。第３図
及び第３３Ａ図及び第３３Ｂ図に示されるよう
に、所与の局のための送信基準バーストは各スー
パーフレーム毎に１回５つの位置のうちの１つの
位置において制御フイールド中の３つの半チヤネ
ル幅で生じるので、XRB割当ては１回のみ行わ
れればよい。ここで、０乃至104という値をとる
識別子Ｐがフレーム中のトラフイツク・バースト
順序Ｍすなわちトラフイツク送信割当てテーブル
に記憶されるトラフイツク送信割当ての記憶の順
序と同一と仮定する。ただし、本発明はこのよう
な場合に限定されるわけではなく、テーブル４３
０中のトラフイツク割当ての記憶の順序がフレー
ム中のトラフイツクのバースト順序Ｍと同一でな
い場合にも適用できるものはもちろんである。 次割当てレジスタ４４８には、当初、テーブル
４３０中の最初のトラフイツク送信割当てがロー
ドされる。次割当てレジスタ４４８の出力はゲー
ト４４７を介して与えられる半チヤネル計数値と
比較器４３２に於て比較され、両者が一致する
と、比較器４３２から出力が生じる。比較器４３
２の出力からゲート４４９に付勢信号が与えら
れ、これにより次割当てレジスタ４４８の21とい
う値が現在割当てレジスタ４５０に転送される。
比較器４３２の出力はまた０から104まで計数す
る割当てカウンタ４５１に入力される。割当てカ
ウンタ４５１はこの時点でトラフイツク送信割当
てテーブル４３０のアドレス入力に１という値を
出力する。トラフイツク送信割当てテーブル４３
０は位置１に記憶された第２のトラフイツク割当
てを次割当てレジスタ４４８に出力する。 例えば、局２には初期同期バーストを送信する
ためにフレーム中の第TDMAトラフイツク・バ
ーストが割当てられるものとする。初期同期バー
ストは半チヤネル幅であり、スーパーフレームの
周期全体にわたつて各フレームにつき１回ずつ９
個の完全チヤネルすなわち18個の半チヤネルから
なる割当てスペース中で送信される。SCCは９個
の完全チヤネルからなる初期同期スペースの８番
目の半チヤネルの終点においてIABを送信する。
したがつて第３３Ａ図及び第３３Ｂ図に示された
例においては、第１局の第１のTDMAトラフイ
ツク・バーストには半チヤネル２１乃至７９が割
当てられ、第１局のTDMAバーストのための割
当ては、トラフイツク送信割当てテーブル４３０
の第１位置に記憶された値21である。フレーム中
の第２のTDMAバーストのための第２局の割当
ては半チヤネル８０において開始され、したがつ
て、80という値がトラフイツク送信割当てテーブ
ル４３０の第２位置に記憶される。第３局はこの
例では補助局２であり、割当てトラフイツク・ス
ペースを構成する９個のチヤネルは半チヤネル２
０１からはじまる。したがつて、トラフイツク送
信割当てテーブル４３０中の第３位置には値２０
１が記憶される。第４局の割当ては半チヤネル２
１９からはじまる。このようにして、補助局２に
よる初期同期のための18個の半チヤネル・スペー
スが画定される。 ゲート４４７を通る半チヤネル計数値が21のと
きには、比較器４３２は割当てカウンタ４５１に
トラフイツク送信割当てテーブル４３０中の第２
位置１をアクセスさせる。これにより、トラフイ
ツク送信割当てテーブル４３０は第2TDMAバー
ストのための割当てスペースをなす第１半チヤネ
ルとして値８０を出力する。値８０は次割当てレ
ジスタ４４８にロードされる。 21という半チヤネル計数値が比較器４３２に入
力されるとき、割当てカウンタ４５１から出力さ
れる０という現在値は比較器４５３に入力され
る。比較器４５３の他の入力はレジスタ４５２に
接続されている。レジスタ４５２はローカルSCC
のバースト位置割当てを記憶している。ローカル
SCCのバースト位置は値Ｍ＝２（Ｍは０、１、２
……という値をとり得る）を有するTDMAフレ
ーム中の第３位置なので、比較器４５３は満足さ
れず、比較器４５３からゲート４５４に付勢信号
が与えられることはない。 送信半チヤネル・カウンタ４０２がゲート４４
７を介して比較器４３２に与えられる計数値を増
加し続け、80という値に達すると、比較器４３２
において次割当てレジスタ４４８に記憶された80
という値との一致が検出される。これにより、比
較器４３２は付勢信号を出力するが、割当てカウ
ンタ４５１の現在値は１なので、比較器４５３は
満足されず、したがつて、ゲート４５４は付勢さ
れない。比較器４３２の出力はゲート４４９を付
勢し、次割当てレジスタ４４８から現在割当てレ
ジスタ４５０に値８０が転送される。比較器４３
２の出力は割当てカウンタ４５１の値を１という
現在値から２という次の値に増加させ、２という
次の値がトラフイツク送信割当てテーブル４３０
のアドレス入力に出力され、値２０１を有する第
３割当てのための位置２がアクセスされ、この値
２０１が次割当てレジスタ４４８に記憶される。 次の割当て値２０１はローカルSCCにとつて興
味ある値である。該値がTDMAフレームのトラ
フイツク部において割当てられた初期同期バース
ト・スペースのはじまりだからである。割当てカ
ウンタ４５１に記憶された現在値は、ローカル・
トラフイツク・バースト割当ての順序としてレジ
スタ４５２に記憶された値Ｍに等しい２である。
送信半チヤネル・カウンタ４０２から出力されゲ
ート４４７に与えられる計数値が201に達すると、
比較器４３２が満足されゲート４５４に付勢信号
を出力する。SCP３２は初期同期バースト段階と
してこれを指定するので、線４５６の付勢信号に
よつてゲート４５５が付勢され、比較器４３２か
ら出力された付勢信号は８個の半チヤネル時間遅
延を生じさせる遅延回路４５７を介して送信スペ
ース信号バツフア及び範囲クロツク４５８に与え
られる。 送信スペース信号バツフア１２６は、遅延回路
４５７から信号が受信されたときにバースト・モ
デム２４に出力される256ビツトの初期同期バー
スト・ワードを記憶している。したがつて、第３
３Ａ図及び第３３Ｂ図に示されるように８番目の
半チヤネルの終了点においてIABがTDMAフレ
ーム中の割当初期同期バースト・スペースのほぼ
中心に配置される。この時点で範囲クロツク４５
８が動作し始め、約242ミリ秒遅れてIABが受信
され該IABが第４図の時分割スイツチを通つて入
力線４５９を介してクロツク４５８に与えられる
まで動作し続ける。したがつて、ラウンド・トリ
ツプ伝搬遅延時間2Tiが測定される。この測定値
はこの初期同期段階の各受信フレームの間SCP３
２に転送される。SCPは連続したTDMAフレー
ム中の各初期同期バーストのラウンド・トリツプ
伝搬遅延時間の平均値を計算する。この計算値は
SCCがその送信基準バースト（XRB）をその割
当スロツトに±１／４チヤネル時間の誤差で配置す るのに十分な精度を有する。ラウンド・トリツプ
伝搬遅延時間のこの新しい値はSCP３２から範囲
レジスタ４０２′に転送される。SCP３２によつ
て範囲レジスタ４０２′に最終値がロードされる
と、SCPは送信初期同期段階２を開始する。 送信初期同期段階２においては、ローカルSCC
に割当てられたTDMAフレームのトラフイツク
部がこのSCC又はネツトワーク中の他のSCCから
トラフイツクを送信するのに使用され、はじめ初
期同期バーストによつて果たされていた範囲測定
（ranging）機能は送信基準バースト（XRB）に
よつて受け持たれる。範囲測定動作は各スーパー
フレームにつき１回行われ、５つのXRB周期の
うちの１つにおいて１１／２チヤネルが割当てられ る。SCP３２は線４５６に消勢信号を出力し線４
４５に付勢信号を出力して、送信初期同期の段階
２を開始することができること及び通常のトラフ
イツク送信を行うことができることを示す。 タイミング及び初期同期装置は、各スーパーフ
レーム毎にXRBの形でSCC範囲測定バーストを
送信するとともに、範囲測定バーストの受信時点
をTDMAフレーム中の制御フイールドのXRB部
中の範囲測定受信アパチヤーの中央に動かすよう
に送信クロツク位相を自動的に調整することによ
つてTDMAフレームに送信クロツクを最終的に
同期させる。 この例においては、Ｍ＝２のXRB割当てはテ
ーブル４３０中のトラフイツク送信割当てと同じ
であり、フレーム０，１及び２においてXRBを
送信する局が第３４Ａ図及び第３４Ｂ図に示され
ている。これらのフレームのそれぞれの間、通常
トラフイツクは第3TDMAトラフイツク・バース
トに割当てられる９個のチヤネルからなるトラフ
イツク・フイールドにおいてネツトワーク中の
SCCからバーストできる。第３トラフイツク・バ
ーストの寸法は変化させることもできる。しか
し、ここでは、ローカル局のためのトラフイツク
割当ては変更できないものと仮定する。スーパー
フレーム中の各フレームは０乃至19のの番号が付
されたFRBを有し、該FRB番号は、ローカル局
のためのXRBが割当てられるスーパーフレーム
中の20個のフレームのうちの１つを決定するのに
使用される。FRB０を有するフレーム０から説
明すると、送信フレーム同期９１は送信半チヤネ
ル・カウンタ４０２を０にリセツトする。半チヤ
ネル計数値が０乃至20の間は、比較器４４６はゲ
ート４６０を付勢する。段階２モード及び通常の
トラフイツク・モードにおいて線４４５の信号は
ゲート４４４を付勢するので、０乃至20の計数値
はデコーダ４６２に入力される。デコーダは計数
値入力６，９，１２，１５及び１８に対応してそ
れぞれ値０、20、40、60及び８０を出力する。デ
コーダ４６２のこれらの出力は加算器４６３の一
方の側に入力される。加算器４６３の他方の入力
には線４６１のFRB計数値Ｎが入力される。加
算器４６３の和出力は現在フレームのうち利用可
能な５つの周期の間にXRBがバーストされるべ
き局の識別子Ｐに相当する。 加算器４６３の出力は比較器４６５に入力され
る。比較器４６５の他の入力はローカルSCCの
XRB送信割当てＰ＝Ｍ＝２を記憶するレジスタ
４６４に接続されている。比較器４６５が満足さ
れるとゲート４６６が付勢され、これにより加算
器４６３の和出力がXRBバースト送信指令とし
て送信スペース信号バツフア（TSSB）１２６に
与えられる。FRB０及びFRB１を含む第１及び
第２のフレームはこの局の比較器４６５を満足さ
せないので、TSSB１２６には入力が印加されな
い。第３４Ａ図及び第３４Ｂ図においてフレーム
２として示された第３フレームの間、Ｎ＝２を有
するFRB２の第１のXRB部はローカルSCCの
XRBに割当てられる。各フレームの最初に０に
リセツトされる送信半チヤネル・カウンタ４０２
は６という値を出力し、この値はゲート４６０及
び４４４を介してデコーダ４６２に転送される。
これにより、デコーダから加算器４６３に０とい
う値が出力される。加算器４６３はこの値と
FRB計数値Ｎ＝２とを加算し、２という和出力
を発生する。比較器４６５はこの出力とレジスタ
４６４に記憶されたＰ＝Ｍ＝２という値との一致
を検出する。これにより、加算器４６３から出力
された２という値はゲート４６６を通過し、送信
スペース信号バツフア１２６に対するXRBバー
スト送信指令として作用する。 送信スペース信号バツフア１２６はSCCによつ
て１つのスーパーフレームにつき１回送信される
送信基準バースト（XRB）を記憶する。XRBに
は１つのフレーム中において１１／２チヤネル位置 が割当てられ、半チヤネルが保護帯に割当てられ
る。比較器４６５から送信スペース信号バツフア
１２６に線４６７を介して信号が与えられると
き、第３４Ａ図及び第３４Ｂ図に示されるよう
に、XRBがSCCからバースト・モデム２４を介
してフレーム番号２の第1XRB位置において送信
される。これは、各スーパーフレームの各フレー
ム番号２の間に行われる。送信初期同期の段階２
の間、隣接バーストを妨害することなく範囲測定
XRBを送信する上で許容される一方向位置決め
の誤差は±64シンボル時間である。SCCがトラフ
イツク送信モードにある限り、隣接バーストを干
渉することなくトラフイツク・バーストを送信す
る上での総合位置決め誤差は±2.5シンボル時間
である。各トラフイツク・バーストの前後にはこ
の送信時間量からなる保護帯が割当てられる。こ
れと同じアパチヤーがトラフイツク送信モードの
間XRB範囲設定バーストにも適用される。 第３２Ａ図及び第３２Ｂ図に示された装置の上
記動作説明から明らかなように、送信初期同期を
行わんとしているSCCには９個の完全チヤネルか
らなる比較的大きな初期同期バースト・スペース
が割当てられる。送信局と衛星との間のラウン
ド・トリツプ伝搬遅延時間2Tiの精確な値が得ら
れた後、送信初期同期動作の段階１が完了し、段
階２が開始される。この段階２においては、範囲
測定バーストはスーパーフレーム中の20個の
TDMAフレームの１つの間にTDMAフレームの
制御部中に位置する送信基準バーストに含まれ
る。送信基準バーストのために20個の制御フレー
ムのうちの１つ１１／２チヤネル分のバースト・ス ペースを割当てると、初期同期バーストのために
１のスーパーフレームにつき全体で180個のチヤ
ネルからなるスペースが割当てられたが、ローカ
ルSCCの通常のトラフイツク動作及び送信初期同
期の段階２のためには１つのスーパーフレームに
つき制御フイールドに送信基準バースト用に１
１／２チヤネルが割当てられることとなり、割当チ ヤネルが著しく減少する。段階１における粗調節
段階及び段階２における精密調節段階を特徴付け
る範囲測定動作を行うのに必要な帯域が著しく減
少するので、範囲測定動作に必要な帯域がかなり
減少する。段階１すなわち初期同期バースト周期
における範囲測定動作の効率が比較的低いと、ロ
ーカルSCCから初期同期バーストを全電力で送信
できるので、受信局は小さなアンテナを使用でき
且つTDMAフレームにおける隣接トラフイツ
ク・バーストを妨害することなく初期同期バース
トを受信できる。SCCの通常のトラフイツク動作
及び段階２の間の送信基準バースト動作を効率良
く行うことにより、範囲測定動作を引き続き狭い
帯域で行うことができる。
第１図は地球に関連したトランスポンダを示す
概略図、第２図はTDMAスーパーフレーム・フ
オーマツトを示す説明図、第３図はTDMAネツ
トワークにおける衛星通信制御局全体を示すブロ
ツク図、第４図は衛星通信制御装置中のデイジタ
ル・スイツチ・アーキテクチヤを示すブロツク
図、第５図は送信バースト・バツフアのためのオ
ーガニゼーシヨンを示すブロツク図、第６図はス
イツチ制御オーガニゼーシヨンを示す説明図、第
７図は音声ポート送信動作を示す説明図、第８図
は音声ポート受信動作を示す説明図、第９図は、
ポイント・ツー・ポイントで動作する56Kbpsデ
ータ・ポートのためのメツセージ路を示す説明
図、第１０図は１つのスーパーフレームの間に第
９図の56Kbpsポート向けに送られるポート・チ
ヤネルのフオーマツトを示す説明図、第１１図は
偶数番目のSCM走査の間のノード内通信のメツ
セージ路を示す説明図、第１２図は奇数番目の
SCM走査の間のノード内通信のメツセージ路を
示す説明図、第１３図はスイツチ制御メモリを示
す概略構成図、第１４図は第１４Ａ図と第１４Ｂ
図の結合態様を示す説明図、第１４Ａ図と第１４
Ｂ図は１つに組合わされてバースト優先順位割当
装置を示すブロツク図、第１５図はバースト優先
順位RAMのオーガニゼーシヨンを示す説明図、
第１６図はバースト優先順位RAM中の送信リス
ト・アーキテクチヤを示す説明図、第１７図は第
１７Ａ図と第１７Ｂ図の組合せ態様を示す説明
図、第１７Ａ図と第１７Ｂ図は１つに組合わされ
てバースト優先順位割当装置の動作を示すタイミ
ング図、第１８図はデイジタル・データ・ポート
全体を示すブロツク図、第１９図は第１９Ａ図と
第１９Ｂ図の結合態様を示すブロツク図、第１９
Ａ図と第１９Ｂ図は１つに組合わされて送信デー
タ・ポートから衛星トランスポンダを介して受信
データ・ポートに至る信号路を示すブロツク図、
第２０図はデータ・ポート中の送信パターン発生
器を示すブロツク図、第２１図はデータ・ポート
中の受信パターン発生器を示すブロツク図、第２
２図はデイジタル・スイツチによるデータ・ポー
ト選択を示すタイミング図、第２３図はデータ・
ポート同期化パルスを示すタイミング図、第２４
図は9.6Kbpsポートのための送信及び受信デー
タ・スロツトを示すタイミング図、第２５図はデ
ータ・ポートの送信側を示すブロツク図、第２６
図はデータ・ポート送信バツフアを示すブロツク
図、第２７図はデータ・ポートの受信側を示すブ
ロツク図、第２８図はSCCのタイミング及び初期
同期装置３４の初期同期及び同期化装置を示すブ
ロツク図、第２９図はSCCクロツク同期化技術を
示すタイミング図、第３０図は同期化装置を示す
ブロツク図、第３１Ａ図及び第３１Ｂ図は送信フ
レーム偏差を示すタイミング図、第３２Ａ図及び
第３２Ｂ図は送信初期同期装置をより詳細に示す
ブロツク図、第３３Ａ図及び第３３Ｂ図は補助局
が送信初期同期の段階１にあるTDMAフレーム
を示す説明図、第３４Ａ図及び第３４Ｂ図は補助
局が送信初期同期及び通常のトラフイツク送信動
作を行う３つの連続したTDMAフレームを示す
説明図である。 １，２……地球補助局、３……基準局、５……
トランスポンダ、３４……タイミング及び初期同
期装置、４０２……送信チヤネル・カウンタ、４
０２′……2Ti範囲レジスタ、４２６，４３２，４
４６，４６５……比較器、４３０……トラフイツ
ク送信割当テーブル、４５１……割当カウンタ、
４５７……遅延回路、４５８……範囲測定クロツ
ク。
概略図、第２図はTDMAスーパーフレーム・フ
オーマツトを示す説明図、第３図はTDMAネツ
トワークにおける衛星通信制御局全体を示すブロ
ツク図、第４図は衛星通信制御装置中のデイジタ
ル・スイツチ・アーキテクチヤを示すブロツク
図、第５図は送信バースト・バツフアのためのオ
ーガニゼーシヨンを示すブロツク図、第６図はス
イツチ制御オーガニゼーシヨンを示す説明図、第
７図は音声ポート送信動作を示す説明図、第８図
は音声ポート受信動作を示す説明図、第９図は、
ポイント・ツー・ポイントで動作する56Kbpsデ
ータ・ポートのためのメツセージ路を示す説明
図、第１０図は１つのスーパーフレームの間に第
９図の56Kbpsポート向けに送られるポート・チ
ヤネルのフオーマツトを示す説明図、第１１図は
偶数番目のSCM走査の間のノード内通信のメツ
セージ路を示す説明図、第１２図は奇数番目の
SCM走査の間のノード内通信のメツセージ路を
示す説明図、第１３図はスイツチ制御メモリを示
す概略構成図、第１４図は第１４Ａ図と第１４Ｂ
図の結合態様を示す説明図、第１４Ａ図と第１４
Ｂ図は１つに組合わされてバースト優先順位割当
装置を示すブロツク図、第１５図はバースト優先
順位RAMのオーガニゼーシヨンを示す説明図、
第１６図はバースト優先順位RAM中の送信リス
ト・アーキテクチヤを示す説明図、第１７図は第
１７Ａ図と第１７Ｂ図の組合せ態様を示す説明
図、第１７Ａ図と第１７Ｂ図は１つに組合わされ
てバースト優先順位割当装置の動作を示すタイミ
ング図、第１８図はデイジタル・データ・ポート
全体を示すブロツク図、第１９図は第１９Ａ図と
第１９Ｂ図の結合態様を示すブロツク図、第１９
Ａ図と第１９Ｂ図は１つに組合わされて送信デー
タ・ポートから衛星トランスポンダを介して受信
データ・ポートに至る信号路を示すブロツク図、
第２０図はデータ・ポート中の送信パターン発生
器を示すブロツク図、第２１図はデータ・ポート
中の受信パターン発生器を示すブロツク図、第２
２図はデイジタル・スイツチによるデータ・ポー
ト選択を示すタイミング図、第２３図はデータ・
ポート同期化パルスを示すタイミング図、第２４
図は9.6Kbpsポートのための送信及び受信デー
タ・スロツトを示すタイミング図、第２５図はデ
ータ・ポートの送信側を示すブロツク図、第２６
図はデータ・ポート送信バツフアを示すブロツク
図、第２７図はデータ・ポートの受信側を示すブ
ロツク図、第２８図はSCCのタイミング及び初期
同期装置３４の初期同期及び同期化装置を示すブ
ロツク図、第２９図はSCCクロツク同期化技術を
示すタイミング図、第３０図は同期化装置を示す
ブロツク図、第３１Ａ図及び第３１Ｂ図は送信フ
レーム偏差を示すタイミング図、第３２Ａ図及び
第３２Ｂ図は送信初期同期装置をより詳細に示す
ブロツク図、第３３Ａ図及び第３３Ｂ図は補助局
が送信初期同期の段階１にあるTDMAフレーム
を示す説明図、第３４Ａ図及び第３４Ｂ図は補助
局が送信初期同期及び通常のトラフイツク送信動
作を行う３つの連続したTDMAフレームを示す
説明図である。 １，２……地球補助局、３……基準局、５……
トランスポンダ、３４……タイミング及び初期同
期装置、４０２……送信チヤネル・カウンタ、４
０２′……2Ti範囲レジスタ、４２６，４３２，４
４６，４６５……比較器、４３０……トラフイツ
ク送信割当テーブル、４５１……割当カウンタ、
４５７……遅延回路、４５８……範囲測定クロツ
ク。
Claims (1)
- 【特許請求の範囲】 １ それぞれ制御部及びトラフイツク部を有する
フレームが複数集まつてスーパーフレームを構成
しているTDMAネツトワークにおいて、所与の
局で送信同期を得るために、 前記所与の局から前記トラフイツク部中の割当
てられたトラフイツク・バースト時間スロツトを
利用してフレーム毎に連続的に初期同期バースト
を送信して伝搬遅延を測定し、 前記伝搬遅延に基づいて前記所与の局の送信タ
イミングを調整し、 前記スーパーフレーム中の特定のフレームの制
御部において前記所与の局に割当てられ且つ前記
トラフイツク・バースト時間スロツトよりも短い
送信基準バースト時間スロツトを利用して前記調
整された送信タイミングに従い前記所与の局から
送信基準バーストを送信することにより、前記調
整された送信タイミングを再調整することを特徴
とする初期同期方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/132,708 US4346470A (en) | 1980-03-21 | 1980-03-21 | Initial acquisition of synchronization for a station in a TDMA satellite communication network |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS56141632A JPS56141632A (en) | 1981-11-05 |
| JPH0217973B2 true JPH0217973B2 (ja) | 1990-04-24 |
Family
ID=22455245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3003981A Granted JPS56141632A (en) | 1980-03-21 | 1981-03-04 | Initial synchronizing method |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4346470A (ja) |
| JP (1) | JPS56141632A (ja) |
| CA (1) | CA1158788A (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4418425A (en) * | 1981-08-31 | 1983-11-29 | Ibm Corporation | Encryption using destination addresses in a TDMA satellite communications network |
| US4625308A (en) * | 1982-11-30 | 1986-11-25 | American Satellite Company | All digital IDMA dynamic channel allocated satellite communications system and method |
| US4574379A (en) * | 1983-06-16 | 1986-03-04 | At&T Bell Laboratories | Synchronization technique for non-colocated TV signals in a TDMA satellite communication system |
| US4569042A (en) * | 1983-12-23 | 1986-02-04 | At&T Bell Laboratories | Time measurements in a transmission path |
| US4688217A (en) * | 1984-08-31 | 1987-08-18 | Nec Corporation | Method of implementing burst acquisition control in TDMA system |
| JPS61170150A (ja) * | 1985-01-24 | 1986-07-31 | Nec Corp | 時分割多元接続方式における基準局の従局制御装置 |
| US6847611B1 (en) | 1990-12-10 | 2005-01-25 | At&T Corp. | Traffic management for frame relay switched data service |
| US5434850A (en) | 1993-06-17 | 1995-07-18 | Skydata Corporation | Frame relay protocol-based multiplex switching scheme for satellite |
| US6771617B1 (en) | 1993-06-17 | 2004-08-03 | Gilat Satellite Networks, Ltd. | Frame relay protocol-based multiplex switching scheme for satellite mesh network |
| US5515056A (en) * | 1993-08-11 | 1996-05-07 | Intelsat | Burst tone range processing system and method |
| US5440562A (en) * | 1993-12-27 | 1995-08-08 | Motorola, Inc. | Communication through a channel having a variable propagation delay |
| ES2078179B1 (es) * | 1993-12-31 | 1997-10-16 | Alcaltel Standard Electrica S | Metodo y dispositivo de sincronizacion automatica de rafagas de datos. |
| JP2800679B2 (ja) * | 1994-06-01 | 1998-09-21 | 日本電気株式会社 | 通信システム |
| US5590161A (en) * | 1994-08-23 | 1996-12-31 | Tektron Micro Electronics, Inc. | Apparatus for synchronizing digital data without using overhead frame bits by using deliberately introduced errors for indicating superframe synchronization of audio signals |
| GB2301734B (en) * | 1995-05-31 | 1999-10-20 | Motorola Ltd | Communications system and method of operation |
| US5657323A (en) * | 1995-07-24 | 1997-08-12 | Motorola, Inc. | Method and apparatus for signal transmission in a communication system |
| US5734867A (en) * | 1995-07-28 | 1998-03-31 | Motorola, Inc. | Method, device, microprocessor and microprocessor memory for instantaneous preemption of packet data |
| GB2310106B (en) * | 1996-02-12 | 2000-07-05 | Northern Telecom Ltd | Communications in a distribution network |
| US6404811B1 (en) | 1996-05-13 | 2002-06-11 | Tektronix, Inc. | Interactive multimedia system |
| US5717686A (en) * | 1997-01-21 | 1998-02-10 | Lockheed Martin Corporation | Cellular spacecraft TDMA communications system with call interrupt coding system for maximizing traffic throughput |
| US6081524A (en) | 1997-07-03 | 2000-06-27 | At&T Corp. | Frame relay switched data service |
| US6839330B1 (en) | 1997-07-15 | 2005-01-04 | Viasat, Inc. | Method and apparatus for improving asynchronous transfer mode operation over noisy, high speed wireless links |
| WO1999004509A1 (en) * | 1997-07-15 | 1999-01-28 | Comsat Corporation | Method and apparatus for minimizing delay variance via time divided transmissions |
| US6711140B1 (en) * | 1997-07-15 | 2004-03-23 | Comsat Corporation | Method and apparatus for fast acquisition and synchronization of transmission frames |
| EP0994612B1 (en) * | 1997-07-24 | 2007-06-27 | Kabushiki Kaisha Kenwood | Circuit for detecting the pase of received signal |
| US6999440B2 (en) * | 1997-10-22 | 2006-02-14 | Matsushita Electric Industrial Co., Ltd. | TDMA radio terminal capable of adjusting transmit timing by using measured delay time |
| JP3180735B2 (ja) | 1997-10-22 | 2001-06-25 | 松下電器産業株式会社 | 送信タイミング補正機能付き無線端末及びその製造方法 |
| US6606297B1 (en) | 1998-05-29 | 2003-08-12 | Tellabs Operations, Inc. | Bi-directional ring network having minimum spare bandwidth allocation and corresponding connection admission control |
| US20040208158A1 (en) | 1998-08-19 | 2004-10-21 | Fellman Ronald D. | Methods and apparatus for providing quality-of-service guarantees in computer networks |
| JP3852533B2 (ja) * | 1999-01-20 | 2006-11-29 | 三菱電機株式会社 | 初期捕捉回路 |
| GB2347828B (en) * | 1999-03-05 | 2004-05-19 | Internat Mobile Satellite Orga | Communication methods and apparatus |
| FR2790888B1 (fr) * | 1999-03-11 | 2003-04-25 | Agence Spatiale Europeenne | Procede de synchronisation entre une horloge de reference d'une station au sol et une horloge d'au moins un dispositif distant |
| DE19914355A1 (de) * | 1999-03-30 | 2000-10-05 | Wolfgang Schaefer | Verfahren zur Synchronisation von Entfernten Uhren über Satellit an eine Zentrale Uhr |
| US6434361B1 (en) * | 1999-09-29 | 2002-08-13 | Trw Inc. | Synchronization burst processor for a processing satellite |
| US6819930B1 (en) * | 2000-11-03 | 2004-11-16 | Lucent Technologies Inc. | Apparatus and method for use in allocating a channel resource in wireless multiple access communications systems |
| US7027414B2 (en) * | 2001-08-09 | 2006-04-11 | Hughes Network Systems, Llc | Method, apparatus, and system for identifying and efficiently treating classes of traffic |
| US7248559B2 (en) | 2001-10-17 | 2007-07-24 | Nortel Networks Limited | Scattered pilot pattern and channel estimation method for MIMO-OFDM systems |
| US20030099218A1 (en) * | 2001-11-29 | 2003-05-29 | Tillotson Brian Jay | Apparatus and method for improving noise tolerance of TDMA links |
| US7274327B2 (en) * | 2001-12-31 | 2007-09-25 | Xm Satellite Radio, Inc. | Method and apparatus for determining location in a satellite communication system |
| US7020567B2 (en) * | 2002-10-31 | 2006-03-28 | Finisar Corporation | System and method of measuring a signal propagation delay |
| US20040114522A1 (en) * | 2002-12-12 | 2004-06-17 | Alcatel Canada Inc. | Efficient non-user data transmission method |
| US8100824B2 (en) | 2003-05-23 | 2012-01-24 | Intuitive Surgical Operations, Inc. | Tool with articulation lock |
| DE10349476A1 (de) * | 2003-10-21 | 2005-05-25 | Siemens Ag | Zeitgenaue Durchführung einer Mess- oder Steueraktion sowie Synchronisation mehrerer solcher Aktionen |
| US7299013B2 (en) * | 2004-06-04 | 2007-11-20 | The Boeing Company | Apparatus and method for correcting doppler shift in mobile communication systems |
| US7826374B2 (en) * | 2005-12-19 | 2010-11-02 | Trilliant Networks, Inc. | Method and apparatus for efficient transfer of data over a network |
| US7596153B2 (en) * | 2006-10-13 | 2009-09-29 | Honeywell International Inc. | Clock-state correction and/or clock-rate correction using relative drift-rate measurements |
| EP2045937B1 (en) * | 2007-10-04 | 2019-06-19 | Microchip Technology Germany GmbH | System and method for real time synchronization through a communication system |
| US8315229B2 (en) * | 2008-07-07 | 2012-11-20 | Research In Motion Limited | Methods and apparatus for wireless communication |
| US8811339B2 (en) * | 2008-07-07 | 2014-08-19 | Blackberry Limited | Handover schemes for wireless systems |
| EP2288058B1 (en) * | 2009-08-21 | 2012-05-23 | SMSC Europe GmbH | System and method for detection of multiple timing masters in a network |
| US8406789B1 (en) * | 2011-12-22 | 2013-03-26 | Anite Finland Oy | Apparatus and method for detecting co-channels signals |
| US12372643B2 (en) * | 2019-01-11 | 2025-07-29 | Texas Instruments Incorporated | Coded ultrasonic sensing with staggered bursts |
| CN115243356B (zh) * | 2022-07-13 | 2024-09-17 | 厦门九华通信设备厂 | 一种基于绝对时间同步的静止轨道卫星通信同步方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3530252A (en) * | 1966-11-16 | 1970-09-22 | Communications Satellite Corp | Acquisition technique for time division multiple access satellite communication system |
| US3838221A (en) * | 1971-08-11 | 1974-09-24 | Communications Satellite Corp | Tdma satellite communications system having special reference bursts |
| AR204189A1 (es) * | 1974-01-14 | 1975-11-28 | Siemens Ag | Disposicion de transmision de informacion por satelite |
| JPS577490B2 (ja) * | 1974-02-26 | 1982-02-10 | ||
| JPS52122027A (en) * | 1975-12-10 | 1977-10-13 | Nec Corp | Burst synchronizing method and unit of time-sharing pluralistic connec tion communication system |
| US4168398A (en) * | 1976-11-10 | 1979-09-18 | Nippon Electric Co., Ltd. | Initial acquisition signal detection system for TDMA satellite communication |
| JPS53136910A (en) * | 1977-05-06 | 1978-11-29 | Nec Corp | Initial connection system for time division multiple connecting communication system |
-
1980
- 1980-03-21 US US06/132,708 patent/US4346470A/en not_active Expired - Lifetime
-
1981
- 1981-03-02 CA CA000372040A patent/CA1158788A/en not_active Expired
- 1981-03-04 JP JP3003981A patent/JPS56141632A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| US4346470A (en) | 1982-08-24 |
| JPS56141632A (en) | 1981-11-05 |
| CA1158788A (en) | 1983-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4346470A (en) | Initial acquisition of synchronization for a station in a TDMA satellite communication network | |
| US4330857A (en) | Dynamically variable priority, variable position channels in a TDMA burst | |
| US4507781A (en) | Time domain multiple access broadcasting, multipoint, and conferencing communication apparatus and method | |
| US4332026A (en) | Multiple data rate digital switch for a TDMA communications controller | |
| US4328543A (en) | Control architecture for a communications controller | |
| CA1143879A (en) | Priority threaded message burst mechanism for tdma communication | |
| US4315330A (en) | Multiple data rate testing of communication equipment | |
| US4009345A (en) | External management of satellite linked exchange network | |
| US4009344A (en) | Inter-related switching, activity compression and demand assignment | |
| US4009343A (en) | Switching and activity compression between telephone lines and digital communication channels | |
| US4009347A (en) | Modular branch exchange and nodal access units for multiple access systems | |
| US4009346A (en) | Distributional activity compression | |
| US4726020A (en) | Multiplex information transmission system | |
| EP1719266B1 (en) | Satellite modem with a dynamic bandwidth | |
| US4418409A (en) | Byte data activity compression | |
| US4307461A (en) | Call processor for a satellite communications controller | |
| US4298979A (en) | Decoding TIM bus structure | |
| US4320504A (en) | Mechanism for synchronization of data ports in TDMA communication | |
| EP0035230B1 (en) | Time division multiple access broadcasting, multipoint, and conferencing communication apparatus and method | |
| EP0035232B1 (en) | Method and apparatus for the initial acquisition of synchronization for a station in a tdma satellite communication network | |
| JPS5913439A (ja) | 通信システム | |
| EP0035231B1 (en) | Tdma satellite communications system | |
| EP0035233B1 (en) | Method and apparatus for multiplexing data of a plurality of data ports in ground stations of a tdma satellite communication system | |
| US6370158B1 (en) | Wireless T/E Transceiver frame signaling subcontroller | |
| EP0037458B1 (en) | Time division multiple access satellite communications controller |