JPH02179906A

JPH02179906A - 磁気ヘッド回路

Info

Publication number: JPH02179906A
Application number: JP12189A
Authority: JP
Inventors: Masahiko Ishihara; 正彦石原
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-01-05
Filing date: 1989-01-05
Publication date: 1990-07-12

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］この発明は、例えば磁気ディスク装置に用いられる磁気
ヘッド回路に関し、特にＳＮ比を向上させた磁気ヘッド
回路に間するものである。

［従来の技術１第５図は、例えば、インターニツクス株式会社発行の、
ｒシリコンシステムズ（Ｓｉｌｉｃｏｎ　ｓｙｓｔｅｍ
ｓ）、Ｖｏｌ、１、’　８４−’　８５、ロークリ・メ
モリ・デバイス総合データブック」の第３７頁に記載さ
れた、従来の磁気ヘッド回路を示す回路図である。

図において、（１）は磁気ヘッド、（ｌａ）Ｊよ磁気ヘ
ッド（１）のセンタタップ端子、（２）は磁気ヘッド（
１）の両端間に接続された抵抗器、（３）は抵抗器（２
）の両端に接続された差動アンプ、〈４）はセンタタッ
プ端子（１ａ）とグランドとの間に挿入されたバイアス
電圧回路、（５）は差動アンプ（３）及びバイアス電圧
回路（４）を含むｒｃである。

次に、第５図に示した従来の磁気ヘッド回路の動作につ
いて説明する。

電磁誘導により磁気ヘッド（１）に発生した読み出し信
号は、抵抗器（２）を負荷として差動アンプ（３）に入
力される。この読み出し信号は、差動アンプ（３）で増
幅され、更にＩＣ（５）内の図示しない他の回路を介し
てＩＣ（５）がら出力される。

このとき、読み出し信号には、外部から飛来するノイズ
（外来ノイズ）、差動アンプ（３）の入力部で発生する
ノイズ（インピーダンスノイズ）、及び差動アンプ（３
）の内部で発生するノイズ（アンプノイズ）などが重畳
する。

これらノイズの中で、外来ノイズ及びインピーダンスノ
イズは、差動アンプ（３）の入力端子からグランドを含
む磁気ヘッド回路を見た場合のインピーダンス、即ち、
差動アンプ（３）の入力端子から磁気ヘッド（１）を経
由してグランドに至る経路のインピーダンス（コモンモ
ードインピーダンス）に対して強い相関関係を持ってい
る。

特に、外来ノイズは、主に磁気ヘッド（１）の両端から
差動アンプ（３）に至る信号線とグランドとの間にコモ
ンモードノイズとして印加されるため、コモンモードイ
ンピーダンスに大きく依存し、又、信号線に混入しやす
い。

第６図は差動アンプ（３）の入力端子からグランドに至
る経路、即ちコモンモードインピーダンスに相当する等
価回路図である０図において、Ｌ／２及びＬ／２は磁気
ヘッド（１）に相当するインダクタンス、Ｒは抵抗器（
２）に相当する抵抗であり、抵抗Ｒは、一方のインダク
タンスＬ／２と直列回路を構成し且つ他方のインダクタ
ンスＬ／２と並列接続されている。

ここで、第６図のコモンモードインピーダンスをＺｌ［
Ω］とすれば、２＋＝（（ω２Ｌ２Ｒ）２＋（ω’Ｌ’＋２ω１．Ｒ２
）２１１／２÷４（Ｒ２＋ω２Ｌ２）　　　　　・・・
■但し、Ｌ：磁気ヘッド（１）のインダクタンスＲ：抵
抗器（２）の抵抗値 ω：読み出し信号の角周波数で表わされる。■式から明らかなように、コモンモード
インピーダンスＺ、は、ＳＮ比に対して特に重要な影響
を持つ高周波側で大きくなる。従って、外来ノイズも大
きくなってＳＮ比が悪くなることが分かる。

更に、ＩＣ（５）の外部に実装される抵抗器（２）は、
磁気ヘッド（１）の数に比例して増えるが、この抵抗器
（２）の実装部分がアンテナとして作用し、外来ノイズ
が信号線に重畳し易くなる。そのうえ、抵抗ａ（２）を
実装するための面積をプリント基板上に確保する必要が
あり、小形化が困難となっている。

［発明が解決しようとする課題］従来の磁気ヘッド回路は以上のように、コモンモードイ
ンピーダンスＺｌが大きいので、インピーダンスノイズ
が大きいうえ、外来ノイズにより磁気ヘッド（１）の両
端からの信号線にコモンモードノイズが重畳し、ＳＮ比
が悪くなるという問題点があった。

又、抵抗器（２）がＩＣ（５）の外部に実装されている
ので、抵抗器（２）がアンテナとなって外来ノイズをひ
ろうため更にＳＮ比が悪化すると共に、プリント基板上
に実装するための面積を確保しなければならず小形化が
実現できないという問題点があった。

この発明は上記のような問題点を解決するためになされ
たもので、コモンモードインピーダンスを低減してイン
ピーダンスノイズを抑制すると共に、外来ノイズによる
コモンモードノイズを抑制し、ＳＮ比を向上させた磁気
ヘッド回路を得ることを目的としたものである。

又、この発明の別の発明は、差動アンプの入力側に接続
されている抵抗器をＩＣ内に構成することにより、ＳＮ
比を更に向上させると共に小形化を実現した磁気ヘッド
回路を得ることを目的としたものである。

［課題を解決するための手段］この発明に係る磁気ヘッド回路は、抵抗器の中間点をセ
ンタタップ端子に接続し、センタタップ端子と共にバイ
アス電圧回路に接続したものである。

又、この発明の別の発明に係る磁気ヘッド回路は、抵抗
器を、差動アンプ及びバイアス電圧回路と共にＩＣ内に
含ませたものである。

［作用］この発明においては、高周波側のコモンモードインピー
ダンスを低減させて、ＳＮ比を向上させる。

又、この発明の別の発明においては、抵抗器のアンテナ
作用を除去させてＳＮ比を更に向上させると共に小形化
を実現する。

［実施例］以下、この発明の一実施例を図について説明する。第１
図はこの発明の一実施例を示す回路図であり、（１）〜
（５）は前述と同様のものである。

（２ｍ）は抵抗器（２）の中間点であり、磁気へ・ノド
（１）のセンタタップ端子（１ａ）に接続され、センタ
タップ端子（１ａ）と共にバイアス電圧回路（４）に接
続されている。

次に第１図に示したこの発明の一実施例の動作について
説明する。

前述と同様に、磁気ヘッド（１）からの読み出し信号は
、抵抗器（２）を負荷として差動アンプ（３）に入力さ
れる。このとき、磁気へ・７ド（１）から差動アンプ（
３）の入力端子に至る回路のインピーダンスは第５図の
場合と変わらないので、読み出し信号は、何の支障もな
く増幅されてＩＣ（５）から出力される。

第２図はコモンモードインピーダンスに相当する等価回
路図であり、磁気ヘッド（１）に相当するインダクタン
スＬ／２と、抵抗器（２）に相当する抵抗Ｒ／２との並
列回路からなっている。

ここで、第２図のコモンモードインピーダンスを２２［
Ω］とすれば、Ｚ　２＝　＋（ω２Ｌ２Ｒ）”＋（ωｔ、　Ｒ２）２１
１　／２÷２（Ｒ２＋ω２Ｌ２）　　　　・・・■で表
わされる。

■式のコモンモードインピーダンスＺ、を、■式のコモ
ンモードインピーダンスＺ１と比較すると、角周波数ω
によって変化するが、特に、高周波側で、ｉ＜Ｚとなり、コモンモードノイズも低減することが分かる。

第３図は、磁気ヘッド（１）のインダクタンスＬを１６
μＨ１抵抗器（２）の抵抗値を１にΩとしたときの、Ｓ
Ｎ比と読み出し信号周波数との関係を示す周波数特性図
であり、破線はＺ、によるＳＮ比、実線はＺ２によるＳ
Ｎ比である。この場合、特にデータ読み出し信号の周波
数帯域内の１０ＭＨｚ以上の周波数に対して、ｚ２の増
加が抑制されて飽和状態となり、ＳＮ比が顕著に向上し
ている。

このように、抵抗器（２）の中間点（２ａ）をセンタタ
ップ端子（１ａ）と接続することにより、ＳＮ比に重要
な影響を持つ高周波側のコモンモードインピーダンスＺ
２を低減することができる。

次に、第４図を参照しながら、この発明の別の発明につ
いて説明する。第４図において、（１）〜（４）は前述
と同様のものであり、（５＾）はＩＣ（５）の対応して
いる。

抵抗器（２）はＩＣ（５＾）内に含まれており、その中
間点（２ａ）はバイアス電圧回路（４）に接続されてい
る。又、磁気ヘッド（１）に対応して複数の抵抗器（２
）を含む場合は、各中間点（２ａ）は全てバイアス電圧
回路（４）に接続されることになる。

第４図の場合、抵抗器（２）がＩＣ（５＾）内に設けら
れているため、アンテナとして作用することがなく、更
に外来ノイズが低減されてＳＮ比を向上させることがで
きる。又、抵抗器（２）をプリント基板上に実装する必
要がないため、回路全体を小形化することができる。

尚、上記実施例では、磁気ヘッド（１）の両端間に抵抗
器（２）のみを接続したが、抵抗器（２）と並列にコン
デンサ（図示せず）を接続し、高周波側のコモンモード
インピーダンスＺ２を更に低減させてもよい。

［発明の効果コ以上のようにこの発明によれば、抵抗器の中間点をセン
タタップ端子に接続し、センタタ・ツブ端子と共にバイ
アス電圧回路に接続し、高周波側のコモンモードインピ
ーダンスを低減させたので、ＳＮ比を向上させた磁気ヘ
ッド回路が得られる効果がある。

又、この発明の別の発明によれば、抵抗器を、差動アン
プ及びバイアス電圧回路と共にＩＣ内に含ませたので、
ＳＮ比を更に向上させると共に小形化を実現した磁気ヘ
ッド回路が得られる効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図は第
１図におけるコモンモードインピーダンスを示す等価回
路図、第３図はＳＮ比の低減効果を示す周波数特性図、
第４図はこの発明の別の発明の一実施例を示す回路図、
第５図は従来の磁気ヘッド回路を示す回路図、第６図は
第５図におけるコモンモードインピーダンスを示す等価
回路図である。（１）・・・磁気ヘッド（１ａ）・・・センタタップ端子（２）・・・抵抗器　　　　　（２ａ）・・・中間点（
３）・・差動アンプ〈４）・・・バイアス電圧回路（５）、（５＾）・・・ＩＣ尚、図中、同一符号は同−又は相当部分を示す。

Claims

【特許請求の範囲】

（１）磁気ヘッドと、この磁気ヘッドの両端間に接続さ
れた抵抗器と、この抵抗器の両端に接続された差動アン
プと、前記磁気ヘッドのセンタタップ端子とグランドと
の間に挿入されたバイアス電圧回路とを備えた磁気ヘッ
ド回路において、前記抵抗器の中間点を前記センタタップ端子に接続した
ことを特徴とする磁気ヘッド回路。
（２）抵抗器は、差動アンプ及びバイアス電圧回路と共
にＩＣ内に含まれることを特徴とする特許請求の範囲第
１項記載の磁気ヘッド回路。