JPH021812A - 階調制御方法、階調制御装置および多階調表示システム - Google Patents

階調制御方法、階調制御装置および多階調表示システム

Info

Publication number
JPH021812A
JPH021812A JP14525188A JP14525188A JPH021812A JP H021812 A JPH021812 A JP H021812A JP 14525188 A JP14525188 A JP 14525188A JP 14525188 A JP14525188 A JP 14525188A JP H021812 A JPH021812 A JP H021812A
Authority
JP
Japan
Prior art keywords
gradation
data
control
signal
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14525188A
Other languages
English (en)
Inventor
Takatoshi Ishii
石井 孝寿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASCII Corp
Original Assignee
ASCII Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASCII Corp filed Critical ASCII Corp
Priority to JP14525188A priority Critical patent/JPH021812A/ja
Publication of JPH021812A publication Critical patent/JPH021812A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 この発明は、液晶デイスプレィ等の階調制御に用いて好
適な階調制御方法、階調制御装置および多階調表示シス
テムに関する。
「従来の技術」 液晶デイスプレィは、従来モノクロ単階調のものしかな
かったため、多階調表示を行う際には、フレームレイト
コントロールが行われていた。このフレームコントロー
ルは、一画面を複数のフレームで構成し、ドツトをオン
とするフレームの数を制御することによって階調を表現
するものである。
しかし、階調数が多い場合は、フレームの数か増えるた
め、フリッカ(ドツトのちらつき)か目立ち、画面が見
づらくなるという問題か生じた。
一方、パルス幅制御(PWM)によってドツトを駆動す
る信号の実効値を制御し、これにj;って、多階7a+
表示を可能とするデイスプレィドライバが近年開発され
つつある。この方式によれば、階調数とフレーム数とは
関係かないので、多階調表示を行う場合でら、フレーム
数を増やす必要がなく、フリッカが問題となることはな
い。
[発明か解決しようとする課題j しかしながら、PWM方式のデイスプレィドライバにお
いて、例えば、16階階調度の階」11表示を行おうと
すると、駆動信号のパルス幅か16種必要となり、駆動
信号のパルス幅が短く、駆動信号に含まれろ高周波成分
が多くなる。この場合、デイスプレィを構成するマトリ
クス電極は、インピーダンスが高く、かつ、浮遊容1が
大きいため、高周波成分が多い部分においては、駆動信
号の波形が質なってしまう。この結果、デイスプレィ画
筒中において、高周波成分の多い部分と、少ない部分と
では輝度にムラが生じてしまうという問題が生じる。
この発明は、上記課題を解決するためになされたもので
、輝度ムラがなく、また、フリッカの問題ら生じない階
調制御方法、階調制御装置および多階調表示システムを
提供することを目的としている。
「課題を解決するための手段」 」−述した課題を解決するために、請求項(1)に記5
或の発明においては、信号7u極と走査電極とのマトリ
クスによって構成される表示パネルの階調を制御する階
1周制御方法において、前記信号TTS極への駆動信号
のパルス幅を制御することによって階J1qを制御する
とともに、このパルス幅制御の各階調の間をフレームレ
イトコントロールによってさらに階調制御することを特
徴としている。
請求項(2)に記載の発明においては、信号電極と走査
電極とのマトリクスによって構成される表示パネルと、
供給される階調データに基づき前記信号7T!極への駆
動信号のパルス幅を制御し、これにより多階、Jll、
l駆動を行うパルス幅制御ドライバと、このパルス幅制
御トライバの各階調間をフレー2−、レイトコント〔1
−ルによってさらに多階訳、1どする階ユtlデータを
表示面の階調を指示する人力階調データに基づいて作成
するデータ変換手段上を具備することを特徴としている
請求項(3)に記載の発明においては、出力タイミング
か佳aに設定される重みクロックをカウントするタロツ
クカウント手段と、このクロックカウント手段のカウン
ト値とフレームレイトコ1ント〔1−ルが施された階調
データとに基づいて表示パネルへ供給する駆動信号のパ
ルス幅を変J’、+ 4′ろパルス幅変J!、1手段と
を具備=1−ることを特徴としている。
請求項(4)に記載の発明に、rjいては、請求項(2
)に記載の階調制御装置におけるデータ変換手段を、I
Yj記表不表示パネルけろドツトを度数の位F11に区
分けし、フレームレイトコント〔1−ルによってに示が
オンとなるフレームを各(1γllJ fiにずらずよ
うに構成しており、請求項(5)、(6)に記載の発明
にあっては、さらに、異なる種類の位相をフリッカが少
なくなるように組み合わせている。
請求項(7)に記載の発明においては、少なくとも1画
面分の画像データが記憶される画像メモリと、この画像
メモリ内の画像データを読出し、これに対応する階調デ
ータを出力すとともに、表示制御用信号を出力するディ
スプレイコントローラと、信号7Ji極と走査電極との
マトリクスによって構成される表示パネルと、供給され
る階調データに基づきriQ記信号電極への駆動信号の
パルス幅を制御し、これにより多階調駆動を行うパルス
幅制御ドライバと、このパルス幅制御ドライバの各階調
間をフレームレイトコントロールによってさらに多階調
とする階調データを前記ディスプレイコントローラが出
力する階調データに基づいて作成するデータ変換手段と
、前記ディスプレイコントローラを制御する中央処理装
置とを具備することを特徴としている。
請求項(8)に記l戟の発明においては、信号電極と走
j’!ET[f極とのマトリクスによって構成される表
示パネルの階調を制御する階調制御方法において、信号
電極への駆動信号のパルス幅を制御するコトによって階
調を制御するとと乙に、このパルス幅制御の各階調の間
をフレームレイトコン)・ロールによってさらに階調制
御する過程と、n)記表示パネルにおけるドツトを1!
敗の位相に区分し、フレームレイトコントロールによっ
て表示がオン七なるフレームを各位1’[J fijに
すらず過程と、+iij記位相のうちの2種を互いに隣
接せぬように配置して2X2ドツトの小マトリクスを1
1′4成し、かっ、用いられる位相の種類を適宜異なら
せた小7トリクスを複数隣接配置して2nX2m(n、
mは整数)の大マトリクスを構成し、この大マトリクス
におけろ各ラインの位…の並び方かすべて兄なるように
する過程とを育することを特徴としている。
「作用 」 フレームレイトコントロールとP W Mにょる階調制
御が組み合わされるので、それぞれの方法による階調制
御の段数を単一の場合に比べて小さく一4゛ることかで
きる。したがって、フレームレイトコントロールのみの
場合と比べて、フレーム数が少なくなるためフリッカか
低減する。また、PWMのみによる場合と比べて駆動信
号のパルス幅を長くすることかでき、これにより、駆動
信号の周波数成分を下げろことかできろ。したがって、
高インピーダンスの表示パネルを駆動する際においてら
、駆動波形の変化(なまり)か生ぜず、輝度ムラは生し
ない。
「実施例」 以下、図面を参照してこの発明の実施例について説明す
る。
(l:動作原理) 始めに、本実施例におけろ階調制御の原理について説明
する。
■多階調制御のための動作原理 本実施例においては、P W M方式とフレームレイト
コントロールとの組み合わせによる階調制御を行う。す
なわち、多階調のPWM液晶デイスプレィドライバによ
って4階調の制御を行い(2ビツト入力のPWM液晶デ
イスプレィドライバを使用)さらに、このPWMによる
各階調の間を5フレームのフレームレイトコントロール
によって51@凋の制御を行うようにしている。ここで
、5階調のフレームレイトコントロールによるドツトの
駆動パターンの例を示すと、第9図に示すようになる。
ここで、」−記組合仕方法に従った場合の階itデータ
CCr0J〜rFJと、各フレームにおけるドツトの表
示状態との関係を第1O図に示す。この図において、■
、■、■、■はPWMデイスプレィドライバによる階調
rOJ、rlJ、r2J「3」を示しており、フレーム
番号の欄に上記階訴j番号■、■、■がある場合は、当
該ドツトがそのフレームにおいて該当する階調で表示さ
れる。
また、階調番号が■の場合は、当該ドツトはそのフレー
ムにおいては表示されない。そして、図から解るように
、階調データCCrOJ〜「5」については、P ’v
V Mデイスプレィドライバによる階1四〇、■とフレ
ームレイトコントロールとの組合せに5Lっで階コ8制
御がされ、階調データCCr5 j〜「Δ」については
、PWMデイスプレィドライバによる階調■、■とフレ
ームレイトコントロールとの組合せによって階調制御が
され、また、階調データ「A j〜r F Jについて
は、PWMデイスプレィトライバによる階調■、■とフ
レームレイトコントロールとの組合0゛によって階調制
御がなされるようになっている。
■フリッカ低減のための動作県理 フレームレイトコントロールによろフリッカを低is&
 するために、フレームレイトコントロールにおける隣
接トソトの位相をずらしている。具体的には、各ドツト
を4つの位相にグループ分けし、各位相について個別に
フレー12レイトコントロールをiテう。
ここで、・1つの(ひ川をl\、r3.C,Dとした場
合に、Rf、川へ、B、C,りの関係は、(ケ用へと(
ケ相Bとが〃いに180°すれており、位相Cと位il
l Dとか互いに180°才れでいる。また、位i]A
、Bの平均と位相C,Dの平均とが互いに180°ずれ
ろようになっている。例えば、輝度lの場合(1つのフ
レームのみオンとなる場合)は、各位相におけるドツト
のオンタイミングは、第11図のように設定される。
ここで、各位相における階調を各々AO,AlA2・・
・  BO,[31,I32・・というように表した場
合の、輝度「1」および「2」におけろドツトのオンタ
イミングは第12図に示すようになる。
」二連した各位相A−Dは表示面において第13図に示
す配(4に設定される。図示のように、位相ABCDΔ
BCD・・・・・の順で第0ラインが、位(目B A 
I) Cr3 A D C・・・・の順で第1ラインが
、位相D CI3 A I) CB A・・・・・・の
順で第2ラインが、位相CD A 13 Cl)ΔB 
・・・の順で第3ラインが各々構成されている。以下の
ラインについても上記第0〜第3ラインの位相構成と同
様となり、上記関係が繰り返される。
」二連の位相構成によれば、表示面は位相へと位相Bと
で構成される2×2ドツトのブロフクと、位相Cと位相
りとで構成される2×2ドツトのブロックとに分けられ
、さらに、−ヒ記各ブロゾクはfm 、)’!’Iの位
置を逆にした2つのタルーブに分けられろ。これを図示
のようにプロッタ1号[3、Iε8013.013′と
表すと、表示面には、これらのブ【ノックが走査方向に
ブロックE13.OB、Er3Or3・・・の1頃で交
互に・112び、その下の列にブロックO13’lΣB
’、OB−,r’:+3−  ・が並ぶ。
そして、これらの列が取直方向に交互に配置される画面
となる。上述のような位相配置としたのは、i4接する
l・ットか出来ろたけ交互にオノ/才)するようにしf
こた。/)であり、フリッカか大幅に(1モ減されるか
らである。
まfこ、第13図においてD Cはドツトカウント、L
 Cはラインカウントを示している。
■−に記■、■の動作を組合せ、これによって2ヒツト
人力のP W M液晶デイスプレィドライバを制御する
場合の動作原理。
まず、PNVM液晶デイスプレィドライバの人力階調デ
ータをPMI(2’ビツト)およびF’MO(2°ビツ
ト)とし、これらと階調データCCとのフレームf7j
の関係を位相へについて第14図に示す。この第14図
は、i「I述した第1O図に対応4°ろらのであり、第
14図に示4′階調およびフレームについての階調デー
タFMI、FMOの値は、第1O図の対応する部分にお
けろ○内の数値(即し、階J、j1番号)に一致する。
例えば、階調データCCr 8 jの第3フレームにお
いては、F M lは“ 1 ”  (21ヒ ソ ト
 − 1 ) 、  F 〜10 は  “ 0 ” 
 (2。
ピッl−== 0 )てあろから、その(:1’iは[
−2」となり、対応上ろ部分の第1O図の数値[■」と
一致する。
したかって、第171図にしたかって1)〜■\1液晶
デイスプレィドライバの入力階7J、jlデータF!〜
11、F M Oを作成すれば、第10図に示4゛よう
な1〕\■Mとフレームレイトコント〔ノールのil1
合仕による階、;1.’、]制御か行えることになる。
そして、これを他の位相r3.C,Dについても同様に
行い、表示面のドツトの(i′7.置に応した階調パタ
ーンを選択する。
ここで、階J1−1データCCから階調データFMI。
FMOを作成する方法について説明する。本実施例にお
いては、このデータ変換を効率よく、高速に行うために
、以下の方法をとっている。
まず、前述のように定義した各位相についての階調パタ
ーンAO,AI、A2・・・・・・については、第9図
から解るように以下の関係がある。
、へ 0 ・−A5.AI  ・−A  4  、A 
 2  ・−A 3 ・・・ ・・・ (1)(ここで
、−は反転をき味し、第14図ではバー[−1で表しで
ある。) また、他の(ケHIB、C,I)についてらと記と同様
の関係か成り)rつ。ここで、位相へについて上記(1
)の関係を加味し、符号PIICとして各階調におけろ
階J、lパターンを表す、。
次に、階7J7JパターンΔ0.Δ1.A2.−AO。
A1.−A2・・ に「−」がある場合(すなわし、補
数の場合)に22の桁を“!”、補数でない場合に当該
桁を“0”とし、さらに、階調パターンの数値部分であ
る1−Oj、rlj、r2jをそのまま21.2°の桁
とした2進数を定義する。
そして、この2進数を、階調データFMIについてはF
Sl2.FSI 1.I”SIO(各々2221.2°
軒i)、階調データFMOについてはFSO2、FSO
l、FSoo (各々22.2+、Q“1)と定義する
。そして、これらの2進敢の値をFSl、 Fsoとす
ると、これらは第1・1図に示すように、IOJ、Il
l、r2j、r4J、r5J「6」の6種の値となる。
そして、第14図からfりるように、h+I F S 
lとFs oの組合せは階出1データCCに一対一に対
応する。しノニかって、階?JMデータCGをデコード
して(直FS1.FS()をイ乍成し、これから1皆J
、−1データI”Ml、FNloの各データパターンを
読出してI−) W〜1液晶デイスプレィトライバのデ
ータ人力々1”16に供給すれば、フレームレイトコン
ト[1−ルとl) W Mの組合せによる16階、凋表
示を行うことかできろ。
以−ヒが、この実施例のJl(本動作原理である。
(2実施例の構成) 次に、実施例の具体的な(1が成について説明する。
第1図は、実施例の全体構成を示すブロック図である。
図において、Iは装置各部を制御するCPU(中実処理
装置)てあり、2はCP U Iで用いられろブし1グ
ラムが記憶されたプログラムエリアおよびワークエリア
からなるメモリてある。3はCP Ull、7)制御の
下に、vnノ\M (ヒデオラム゛)・1内の画像デー
タを表示筒のスギトンに対[Cして読出し、読出した画
像データに′1[応する階、Jl’、IデータCCを:
、1ηHJ、+4制位11回路5に供給するディスプレ
イコントローラである。階調制御回路5は、階調データ
CCに応して1111述した第1O図に示す階調制御方
法に従い、この結果iU)られろ1〕〜■x1用の2ピ
ットの階、J、′、Iう′−タF〜11.1−”MO(
第1〆1図参照)を出力十ろ9,6はI) WM方式の
、(k晶トライバと液晶表示7トリタスから(1”り成
される液晶パネルであり、階6周指、ぽデータ12〜i
1.FTh、10に従って各ドツトを駆動上る。ここで
、第2図は液晶パネル6の(1■成を示1(ブロック図
であり、図において10は信号1u極と走査電極から構
成される液晶表示マトリクスてあり、その信号゛・π陽
はセグメントトライバ11によって駆動され、走査電極
はコモンドライバ12によって駆動される。セグメント
ドライバ11には階DAI制御回路5から階調指示デー
タF’MIF’MOか供給されるとともに、表示のため
の各種制御信号か供給される。ここで、これらの制御信
号について説明する。
ノフトクロソクSCK二階EデータFMI、FMOは、
このンフトク〔1ツクS CKに従ってセグメントトラ
イバll内のレジスタに順次記憶される。
水平同期信号HS Y N C:走査ラインの開始を示
す信号であり、セグメントトライバ11は、水平同期信
号1(S Y N Cが供給されると、信号電極の駆動
を開始する。
重みクロックW C,T CK・セグメントドライバ1
1は、階IA[データFMI、FMOの値と、重みクロ
ックWG T CKのカウント値とに基づいて、パルス
幅変J、−1された駆動信号を出力するようになってい
る。
ここで、セグメントトライバ11の動作波形図を第3Δ
図に、出ツノ段の回路構成を第3B図に各々示す。
第3F3図に示す回路は、セグメントドライバ11の出
力回路であり、この出力回路が第0〜第m番の信号’i
u極に各々対応して設けられている。なお、第31図に
一点鎖線で示す回路はJ(皿部分であり、−点鎖線以外
の部分が6信号電極に対応して設置すられている。
第313図に示す出力回路においては、フリソブフC)
−7プF F lの出力信号か駆動信号として信号tu
l−jgに出力されるようになっている。したかって、
フリップフロップ12F1かセットされている間、)ν
動信けが出力される。
また、谷信号電極にスrL6′する階調データP M 
IP M Oは、第3B図に示4〜ように、ノフトクロ
ソクに同III してレジスタlit E Gに取り込
まれるようにな−)でいろ。このレジスタfl E G
の第Oおよび第1ビツト出力は、各々オアゲート(OL
IO,OIt l l一方の入力端に供vnされる。W
 CTflは重みクロックW G T CKをカウント
する3進のカウンタであり、第0ビット、1jよび第1
ビツト出力信号は、オアゲートOI”tlO,0fll
+の各曲刃の入力端に供給される。これらオアゲート0
R10Orjllの各出力信号、水平同期信号HS Y
 N Cの反転信号および虫みクロックWGTCKの反
転信号は、アントゲ−1−A N 3によって論理積が
取られるようになっている。そして、このアンドゲート
AN3の出力信号は、フリップフロップFF1のセット
入力端に供給されるようになって4jす、“1”信号に
立ち上がるとフリップフロップI?F1がセットされて
、駆動信号が出力される。また、フリップフロップFF
 lのリセット端11には、水平同期信号1−r S 
Y N Cか(j1袷されるようになっている。
」二足構成において、第3A図(イ)に示すように水平
同期信号■I S Y N Cか出力されると、フリッ
プフロップFF 11かりセットされ、これにより、駆
動信号はそれ以11りの状態にかかわら1゛停止状態に
なる。そして、階調データPM1.FMOが「0」の場
合は、オアケー1−OI711 、 Orb I 2ノ
各一方の端子に常に“0”信号が供給され、かつ、3進
のカウンタW CT flの第11第0ビット出力が双
方とも“I”になることはないから、これらオアゲート
0fll 1.OR+2が」(に“1”信号を出力する
ことはない。したがって、アンドゲートAN3か“l”
信号を出力することはなく、フリップフロップF’FI
はセットされない。すなわち、第3A図(ニ)に示すよ
うに、駆動信号は出力されない。
階調データFM1.FMOがrljのときは、オアゲー
ト0R10の一方の入力端に“1”信号か供給される。
さらに、211.’l1口の市みクロックWG i” 
CKか出力されるI寺刻L2において、カウンタ\V 
Ci’ Hの第1ビツト出力端から“1”信号か出力さ
れ、これによってオアケー+−OR+1の(山刃の入力
端に“l”信−号か供給される。この結果、オアゲート
0R11,01t12の各出力信号が共に“l”信号と
なる。したかって、2側目の重みクロックW G ′r
CK h<立ち下がる時刻においてアントゲートAN3
から“1”信号が出力され、フリップフロップFFIが
セットされる。そして、フリップフロップFFIのセッ
ト状態は、次の水平同期信号HS Y N Cが出力さ
れる時刻t4まで継続する。
階調データFM1.FMOが「2」のときは、オアゲー
1−0R11の一方の入力端に“1”信号が供給され、
さらに、l fl、”pl目の重みクロック〜■GTC
Kか出力される時刻L2においてオアゲート0R10の
入力端にカウンタW CT Rの第0ヒツト出力端から
“l”信号がfJ%給される。したがって、時刻t2に
おいて、オアゲート01111.01え12の双方の出
力端から“1”信号が出力され、この結果、1側目の重
みクロックW G T CKが立し下がる時刻において
、アンドゲートΔN3から“1”信号が出力され、フリ
・ツブフロ・ツブF Flがセットされる。このセント
状態は上述の場合と同様に次の水平同期信号の立上り(
時刻L4)まで継続するから、駆動信号は時刻L1から
+4まで出力される。
階調データFMI、FMOが「3」の場合は、カウンタ
WCTRの出力に拘わらず、オアゲート0rt11.0
1112の双方の入力端に“1”信号が供給されるから
、時刻し1において立ち上がった水平同期信号の立ち下
がり時において直ちにアンドゲートΔN3が“1”信号
を出力してフリップフロシブPFIがセットされ、駆動
信号かに出力される。
以北のように、上記回路によれば、カウンタWc ′r
 rtのカウント値が階調信号FM1.FMOの補数と
なったときから駆動信号が出力される。この結果、階調
データFMI、FMOの値と駆動信号の出力時間とが対
応し、これにより、表示面のコントラストが階調データ
に応じたものとなる。
また、この実施例においては、第3A図(ロ)に示すよ
うに、重みクロックW G T CKは等間隔には出力
されない。これは液晶表示器のコントラストと駆動信号
の実効値との関係がリニアでないためである。そこで、
階調データと実際の表示面上のコントラストとを正確に
リニアな関係とするため、液晶表示器の特性に応じて、
重みクロックWGTCKの間隔をずらし各階調における
実効値をhlt正している。
例えば、液晶表示器と駆動信号の実効値との関係は、第
3C図に示すようになっているが、この特性において実
効値を等間隔に区切って階調を設定すれば、非線形部分
の影響により、階調データと実際の輝度とが一致しなく
なる。
そこで、この実施例に↓jいては、図示のように各階調
における実効値の大きさを異なら仕、」−記不都合の解
消を図っている。この場合において、実効値の大きさに
よって区切った各階調の間が、フレームレイトコントロ
ールによって更に階、凋制御されるから、各階調の間が
フレームレイトコントロールによって直線hlt間され
ることになる。第3C図において、−点鎖線中にドツト
で示す部分がフレームレイトコントロールによる直線補
間の階調である。
さらに、この実施例においては、ディスプレイコントロ
ーラ3が出力する重みクロックW G ’I″OKの出
力間隔は、ディスプレイコントローラ3に設定されるパ
ラメータにより1% Q、に設定されるようになってい
る。したがって、PWMによる階調■と■の1(1度間
隔、■と■の輝度間隔および■と■の輝度間隔を(T:
=に設定することができる。これにより、【)〜V M
の各階調の間に(1″1.置する階調データのグループ
fiに直線捕間部分の傾き(第3C図の一点斜線の傾き
)を設定することができる。
一般に、輝度と視覚感度とは直線的関係になく、このた
め、各システムfljに目視等によって直線補間部分の
傾きを設定する必要があるか、」二足のように傾きを自
由に設定することができろと極めて好適である。
次に、階調制御回路5について説明する。
第4図は階調制御回路5の構成を示すブロック図である
。図において、20は階調パターンノエネレータであり
、11[i述した階調パターンAt、A2.131.[
32,CI、C2,DI、B2 (第12図参照)を発
生ずるものである。具体的には第5図に示すように、ル
ープ状に縦続接続された5flJi(7) D 9 イ
フ7 ’) ソファ a ッ7’ D F F l −
D F F5と、4個のオアゲー1− ORI〜OR4
から構成されている。これらのDタイプフリップフロッ
プDFF I〜DFF5のクロック端子およびリセント
端子には、ディスプレイコントローラ5から垂直同期信
号VSYNおよび初期リセット信号IN1 ′!’が各
々供給されるようになっている。
」二足構成によれば、■〕タイプフリップフロツブD 
I;” F5のQ出力信号が初期状態において“1゛信
号となり、この“l”信号が垂直同期信号VSYNか供
給される毎に、■〕タイプフリップフロノブD F F
 l −D I” F2− D F F 3 →D F
F 4−1)【?F5なるループで循環する。したかっ
て、l)タイブフリップフaツブDI”I’ Iの出力
信号は、第0フレーj・によ3いて“1”、第1〜第、
1フレームにおいて“0”となり、階:JA]パターン
Δlに対応オろらのとなる。また、同様にして、■〕タ
イプフリップフロップD [;’ F 2  I) l
) F 3  D F B4の各出力信号は階、凋パタ
ーンCI 、 +31 、 I) Iに対応するしのと
なる。
また、第12図から判るように、階、、1.1パターン
ΔlとB1の論理和をとれば、階調パターンA2になる
から、オアゲート0rtlの出力信号は1竹凋パターン
A2に対応するらのとなる。同様にしてオアゲートOr
’t2.Or’t3.OR4の各出力信号は、各々階調
1パターン132.C2,I)2に対応する。
以」−が階調パターンノエネレータ20の構成である。
次に、第4図に示ず21は、データ変換回路でコうり、
階調データCCをデータFS1.FSoに変換する。こ
のデータ変換回路21の構成は第6図に示電ようになっ
ている。第6図において、DIEcIは、4ヒツトのデ
ータをデコードするデコーダてあり、OI’t 6 0
 R70R80R9はデコーダI) I> CIの出力
信号をエンコードしてデータF’SOO,F’5(11
,FSIOFSIIを作成するオアケートである。この
回路においては、データFs12については変換処理は
行わない。
これはデータFS12は、階調データCC3と同じにな
るため、当該1腑凋データCC3をそのままデータPS
12として用いればよいからである。
次に、第4図に示す22は、位相識別回路であり、表示
するドツトがいずれの川に属するかを識別する。この位
相識別回路22は、第7図に示すように3個のイクスク
ルーノブオアケートEXOR1〜3から構成されており
、ディスプレイコントローラ5から供給される信号1)
Co、1)CI、LCO,LCIに対して論理演算を行
う。信号DCO1DCIは、各々ドツトカウンタの第0
ビツトおよび第1ヒントの信号であり、信号LCO。
LCIは各々ラインカウンタの第0ヒツトおよび第1ヒ
ツトの出力信号である。したかって、信号DCOは1ド
ツト毎に“1”/“0”が反転し、信号[7COはlラ
インI7Nに“l”/”0”か反転する。また、信号1
) CIは2 Fソt・単位で“1”/”0”が反転し
、信号L Clは2ライン単位で“l”/“0”が反転
する。これらの信号に対して論理演算を施すことにより
、以下のように位(・IIを識別することができる。
ずなイっも、イクスクルーシブオアゲートEXOR1の
出力信号を信号13 L S、イクスクルーノブオアゲ
ートEXOrt2の出ツノ信号を信号EO9とすると、
これらの信号と位相A−Dとの関係は、第13図に示す
ドツトカウントDCとラインカウントLCの関係から明
らかなように、次表に示すようになる。
表1 」二足);!1から判るように、信号[3L SとEO
9の値の組合せによっていずれの位相であるかが識別さ
れる。
次に、第、1図に示す23.24は、各々階調データF
MO,FMlを出力する階調データ選択部である。階調
データ選択部23は信号BLS、EO8およびデータF
SOO,FSOI、FSO2に基づいて各位…における
階調パターンを選択し、階調データ選択部24は信号B
LS、EO9およびデータF’S I O,FS 11
. FS l 2 (CC3)に基づいて各位相におけ
る階調パターンを選択する。階調データ選択部23.2
4の構成は、第7図に示すようになっている。
まず、階調データJA択部23は、第7図に示すように
セレクタ30とセレクタ31から構成されおり、セレク
タ30は4ビツトの入力端を有するセレクト部30 a
 、 30 b 、 30 c 、 30 dを有して
いる。各セレクト部30a、30b、30c30dの第
1ビツト入力端には階調パターンノエネレータ20から
階調パターンA1.131.CIDIが各々供給され、
また、第2ビツト入力端には階、’JMIパターンA2
.r32.C2,D2か各々供給される。各セレクト部
30a、30b、30c30(jの第0ビツトおよび第
3ヒツト入力端は各々接地されている。このセレクタ3
0の第0、第1ヒツト制御端には、各々データFSOO
およびFSOIが供給される。したがって、データFS
00、FSOIの(直がrlJ、r2Jのときは谷セレ
クト部30a〜30dは第1ピツト入力端および第2ビ
ツト入力端に供給されている階調パターンA1〜DIお
よびA2〜D2を各々選択する。
また、データF S 00、FSOIの値が「0」のと
きは、セレクト部30a〜30dは、接地されている第
0ビツト入力端を選択する。この場合は、常に”0”と
なるパターンを選択したこととなり、すなわち、階、、
lAIパターンAO〜DOを選択したこととなる。この
ように、セレクタ3′0における選択処理は、データF
SOO1FSolの値に対応した階調パターンを選択す
る処理となる。 次に、セレクタ31は8ヒツトの入力
端を有しており、第0〜第3ビツト入力端にはセレクト
部30a〜30dのY出力端の信号が供給され、第4〜
第7ヒツト入力端にはセレクト部30a〜30dのマ出
力端の信号が供給される。セレクタ31の第0、第1ヒ
ツト制御入力端には、各々信号EO9,BL Sか供給
され、752ヒツト入力端にはデータFS()2が(」
(給される。したがって、信号FSO2の値が”l“の
ときは、第4ビツト〜第7ヒツト入力端のいずれかを選
択し、信号F S O2h<“0”のときは第0〜第3
ビツト入力端のいずれかを選択する。ここで、信号F’
SO2が“1”のときは階調パターンが補数て示される
場合であり、この場合において第4〜第7ビツト入力端
が選択されてセレクト部30a〜30dのマ出力端が選
択されるから、信号FSO2の機能とセレクタ31の選
択動作とが対応するようになっている。また、信号EO
9,l13LSが位相Aを示ず場合は(第1表参照)、
セレクタ31は位相Aの階調パターンが供給される第0
または第、1ビツト入力端を選択する。同様に信号IE
O8,BLSが位相B、Cおよび【)を示す場合は、セ
レクタ31は位相BCおよび1)の階′JΔjパターン
か供給される第11第5ビツト入力端、第2、第6ビツ
ト入力端および第3、第7ヒツト人力喘を各々選択する
。以上のように、信号EO3,BLsが示ず位相と、セ
レクタ31が選択する階調パターンの位相は一致してい
る。
階、凋データ選択部24は、・1ピント入力のセレクト
部32a〜32(jをイイするセレクタ32と、8ビツ
ト人力のセレクタ33とからh’4成されてよ3リ、重
連の階が1−1デ一タ選択部23と同様の構成になって
いる。たたし、セレクタ32の第0、第1ヒツト制御入
力端にはデータFSIO1FSIIか供給され、セレク
タ33の第0、第1、第2ビット人力コ11シには、各
々(3号EO8,13LSおよびデータ1?S l 2
 (CC3)が供給されるようになっている。したがっ
て、セレクタ33の出力信号で1.5る階調データ[2
M1は、位(1]および階調にχ・を応−4゛るパター
ンとなる(第14図参照)。
(3実施例の動作) 次に、−に記R/を成によるこの実施例の動作について
説明−53゛ろ。
よ、3゛、ディスプレイコントローラ;うは、V IN
 A\11内の画像データをスキャンにχ1むして順次
読11シ、1)11凋データCCを階調制御回路5に出
力する。階jλ1制御回路5は、この階調データCCと
ラインカウト信号LC1,0およびドツトカウント信号
1)CI、Oに基づいて第0フレームにおけるM JA
]データFM1.F’MOを作成する。
今、第13図に示ずライン0の第Oドツトにつての階調
データF M l 、 F M Oを作成する場合は、
上記信号LCI、Oおよびr)CI、Oの値によりII
 11]かΔであることか位+1J識別回路22によっ
て識別される。この結果、第7図に示4−階調データ選
択iNB 23 、24 (7) セL/ フタ3I 
、:33 h< 共ニ位相へのパターンが供給されてい
る入力端を選択する。そして、階JhjデータCCがデ
ータ変換回路20によってデータFSO1FStに変換
され、このデータI’;” S 01FSIに従って第
7図に示すセレクタ30.31お、Lびセレクタ32.
33が対応する階調(AO−A3、−Δ0〜−A、 2
 )のパターンを選択計ろ。これにより、位+’llΔ
の当該階、Jl、+に対応ケろ第θフレームの階調デー
タF M 11?MOか各々セレクタ31.33から出
力され、セグメントトライバ+1(第2図参照)に(J
l、給される。次に、第0ラインの第1トソトについて
の階調データF M l 、 F M Oの作成が」二
足と同様に行われる。ただし、このドツトの位相はBで
ある(第13図参照)。以後は、順次同様にして位相に
対応した階調データFMI、FMOの作成が行われてい
く。そして、上述のように作成された第Oラインの階調
データFM l 、FMOは、シフトクロックSCKに
従ってセグメントドライバ111こ供j′合されていく
ここで、第0フレームの表示を行う場合におけろ各信号
のタイミングヂャートを第8図に示す。
同図(イ)、(ロ)は、各々垂直同期信号および水平開
1υ(信号を示しており、(ハ)は各水平表示M間中に
おける1竹調データF Ml 、 P M Oの出力タ
イミングを示している。また、同図(ニ)〜(ト)は1
ユ図(イ)〜(ハ)の時間を拡大した図である。図示の
ように、階、j、q制御回路5において作成された第O
ラインの階調データFMI、FMOは、シフトクロック
SGKによってセグメントドライバ11(第2図参照)
に取り込まれ、垂直同期信号V S Y N Cが立ち
上がった後の次の水平同期信号14 S Y N Cの
立ら下がり時刻tloにおいて信号・[極に一斉に出力
される。このとき、コントライバ12(第2図参照)は
第0番のコモン電極をドライブし、これによって、第θ
フレームにおける第0ラインの表示が行われる。また、
第8図(チ)、(す)は、更に時間を拡大した図であり
、シフトクロックSCKと階調データFM1.FMOの
関係を示している。
以後、上記と同様にして各ラインの表示が行われていき
、第0フレームの表示が終了する。次に、ディスプレイ
コントローラ3は、垂直同期信号VSYNCを出力した
後、VRAMd内の画像データを再びスキャンし、第0
フレーム場合と同様にして階調制御回路5に出力する。
階1週制御回路5は、第0フレームと同様の処理により
、階:y;、+データFM1.F’MOを作成するが、
垂直間+01信号■S YNCが出力されているため、
階調パターンジェネレータ20から出力されるパターン
は、第1フレームについてのらのになる。そして、第1
フレームについての階EデータFMI、FMOの作成が
行われ、これに基づ<PWM階調表示がされていく。以
後同様にして各フレームについての表示が行なわれてい
き、第4フレームの表示が終了すると、1画面について
の表示が完了する。これにより、第1O図に示すように
、PWMとフレームレイトコント〔1−ルのm合仕方式
による16階調に示か行われろ。
なお、」−記実ず血例においては、4つの位相を設けて
フレームレイi・コント〔1−ルを行ったので、フリッ
カを極めて少なくし得ろ効果か得られる。
この場合、フリッカかあまり問題にならなければ、2つ
の位相によるフレームレイトコントロールを行ってらよ
い。
また、フレームレイトコツト〔l−ルとPWMとて分担
セる階1′:J、’、I数は実施例の場合に限らず任行
で、45る。例えば、り〜■〜1て5階、+7.I、フ
レームレイトコ1ンl−(J−ルて41皆、;17.1
 < 3分割)、あるいはP WNlで9階コ2−1、
フレームレイトコントロールで3階+7.I (2分割
)としてもよい。
さらに、5+らなる分割数のフレームレイトコント〔l
−ルを組み合わせて用いてしよい。例えば、4分割、3
分割、2分割等のフレームレイトコントロールを周期的
に行つうことら可能である。このように、少ない分割数
のフレームレイトコントロールを混合することにより、
フリッカ低減の効果をさらに向」ニさせることができる
また、タイリング等との組合せにより、より多階調にす
ることも可能である。
また、に記実施例は、以下のような変形が可能である。
例えば、実施例において用いた位相A−Dに加えて新た
に位相Eを設定し、この位相Eを所定のライン毎に位相
りと切り換える。すなわち、第15図(イ)に示すよう
に、2ライン単位で位相りと位411 Eとを切換る。
図においては、第2ラインおよび第3ラインの位相りの
部分が位相Eに変換されている。ここで、位相Eについ
ての階調1−1」および[2−1を示すと、第16図(
イ)、(ロ)に示すように、階1]rlJ(階調パター
ンEl)にあっては、第4フレームにおいて表示がオン
となり、階調「2」(階調パターンE2)にあっては、
第1および第4フレームにおいて表示がオンとなる。
上述のような位相設定を行うためには、例えば、第17
図に示すようなセレクタ35を設け、さらに、第5図に
示すようにDタイプフリップフロップD F F 5の
出力信号を階調パターンE+として(史用し、また、D
タイプフリップフロノブDFF5とDFF2の論理和を
とるオアゲート01”+5を設置1、このオアゲー1−
 O+75の出力信号を階調パターンE2として使用す
る。そして、セレクタ35のセレンl−!:i 35 
a、35bの各第0入力端に階調パターンDI、l)2
を供給し、セレクト部35a、35bの各第1ヒツト入
力端に階調パターンEl、E2を供給する。また、セレ
クタ35の制御入力端にラインカウンタの第1ピツト信
号LCIを(」(給し、セレクト部35a、35bの各
出力信号をDI  、D2−とじて、第7図に示すセレ
クト部30 dの第1、第2ヒツトに供給する。
−に連ように構成すると、第4 n、第(4n+1)ラ
イン(nはO,l、2・・・・の整数)の表示の時は、
信号1、C1が“0”となり、階調パターンD1、D2
が各々信号1)l−、D2−となる。この結果、第4n
、第(4n→−1)ラインにおいては、重連の実施例と
同様に位相りのパターンが使用される(第15図(イ)
に示す第O1第1ライン参照)。また、第(4n+2)
、第(4n+3)ラインの表示の時は、信号LCIが“
1”となり、階調パターンE1.E2が各々信号DI−
,D2’となる。この結果、第(4n+2) 、第(4
n+3)ラインにおいては、位相りに代えて位相Eが使
用される。(第15図(イ)に示す第2、第3ライン参
照)。
また、第17図に示すセレクタ35の制御入力端にライ
ンカウンタの第2ビツト信号である信号LC2を供給す
ると、上記と同様の動作により4ライン毎に位相の切換
が行われろ。すなわち、第n〜第(n+3)ラインは位
相D h<使用され、第(n+4)〜(n+7)ライン
は位相Eが使用される(第15図(ロ)に示す第0〜第
7ライン参jjj()。
このように、位相りと位相Eとを所定のライン毎に切り
換えて用いると、1つのフレームが5種類の位相によっ
て構成されることになる。そして、5種類の位相によっ
てフレームが構成されると、各位相によるドツトのオン
/オフが4種の位相(Δ〜D)を用いた場合より平均化
さ41、フリッカの…殺効果か大きいという不11点が
得られる。
また、上記変形例は異なる位1目の並びによって構成さ
れるマトリクスが4×4または4×8ドツト(第15図
(イ)、(ロ)参照)であったが、11相の種類をさら
に増やし、位相の並びに変化を1+Pたせる制御範囲を
さらに拡大することしてきろ。
例えば、第18図は、さらに位相Fを追加して異なる位
相の並びによろマ]・リクスを8×8ドツトとじた場合
の例である。ここで、位相Fは他の位相と表示のオンタ
イミングが異なるように設定された位…であり、第19
図に階調「2」の場合におけろ各位相の階調パターンA
2〜F2を示す。
また、第18図に示す位相配置を実現する回路は、位相
「2」については、例えば、第20図に示すように構成
すればよい。図において、40はセレクタであり、2ヒ
ツト人力のセレクト部40aを有している。このセレク
ト部402Lの第1ビット入力端には階調パターンA2
が供給され、第1ビット入力端には階、具1パターンF
2が供給される。セレクタ・10の制御入力端には、ラ
インカウンタの第2ビツト出力信号とドツトカウンタの
第2ヒント出力信号との論理積をとるアンドゲート42
の出力信号が供給される。そして、セレクト部5103
の出力信号は、信号A2−とじて、第7図に示すセレク
ト部30aおよび32aの第2ヒツト入力端に供給され
る。41は2ヒツトの入力端を(iするセレクト部41
aを有・1”るセレクタであり、制御入力端にラインカ
ウンタの第2ビツト出力信号とドツトカウンタの第2ヒ
ツト出力信号の排池的論理和をとるイクスクルーノブオ
アゲ−1・・13の出力(3号が供給される。そして、
セレクト部・11aの出力信号は、信号D 2−として
第7図に示ずセレクト11ζ30dおよび32dの第2
入力端に供給される。
上記構成によれば、第13図に示す位相配置における第
4〜第7ライン(一般的に示せば4に〜(4に+3):
には1以上の整数)の位相パターンA2が位相パターン
F2に切り換えられるととらに、同ラインの位相パター
ンD2が位相パターンE2に切り換えられる。したがっ
て、第18図に示す位相パターンの配置となる。
次に、第18図に示す位相配置マトリクスを構成した場
合の効果について階調[2]の場合を例にとって説明す
る。
今、第0ラインに着目ずれば、第0ドツト〜第3ドツト
についてのドツトのオン/オフは、第21図(イ)に示
すようになる。ずなわら、第0フレームにおいては、位
相A、I)のドツトがオン、第1フレームにおいては位
相Bのドツトがのみがオン、第2フレームにおいては位
相AとCのドツトがオン、第3フレームにおいては位相
BとDのおドツトかオンし、第4フレームにおいては、
位相Cのドツトのみかオンする。この結果、第0〜第4
フレームにおいて、順次2f1711,1個、2個、2
個、1個のドツトがオンすることなり、これらのドツト
についてのコントラストのリップルは50%である。
また、第0ラインの第4〜第7ドノトについても、上記
と同様に50パーセントのリップルとなる。そして、第
4ラインに着目すれば、第O−第3ドヅトおよび第4〜
第7ドソトについてら、」二連の場合と同様に、50パ
ーセントのリップルとなる(第21図(〔1)〜(ニ)
参照)。
次に、第0ラインと第4ラインの同一のドツト番号つい
てl’?目すれば、第21図(ホ)に示すように、各フ
レームについてオフとなるドツトの数は、第0〜第4フ
レームの順では3.3.4,3゜3または3.3.3,
3.4となる。このことから’l’JIるように、同一
番号のトソトにつぃては、そのコントラストのリップル
は、25%となっている。さらに、第4〜第7トツト、
第4〜第7トツトは、同一画面を+1カ成するドツトで
あるから、1画面を構成する各フレームについてのドツ
トのオン数はL足金ドツトのオン数を加算したしのとな
り、第21図(へ)に示すようにG、6,7 6゜7と
なる。したかって、コントラストのリップルは、約14
%となる。
このように、第18図に示すような位l′ll溝成の表
示ブ「Iツク(マトリクス:)を構成すると、フレーム
レイトコントロ−ル て低くすることかてき、フリッカを大幅に低減すること
ができろ。
なお、谷ラインを巽なろ位相の・1(2びによって構成
、1−るブvJツクの火5さは、第18図に示した例に
1≦iJらず、位相の数およびその配置の仕方により、
さらに人,Σくすることかてきろのは勿論である。
[発明の効果」 以」4説明したように、この発明によれば、信号組(・
1j!と走査電極とのマトリクスによって(114成さ
れる/:!示パイ、ルの階,す、′.jを制御する階.
J!,I 1+制御方法において、li’j 5O信号
1[題への駆動信号のパルス幅を制御することによって
階調を制御するとと乙に、こツバJl/ス幅制御の各階
調1の間をフレームレイトコン!・C!−ルによってさ
らに19り副制御するようにし、また、上記方法に31
:ろ装置、システムを構成したので、輝度ムラがなく、
また、フリッカの問題の生しないという111点が得ら
れる。
また、請求項(4)、(5)、(6)、(8)に記載し
たように、表示パネルにおけるFソトを′fSJ.数の
位相に区分けし、フレームレイトコントロールによって
表示がオンとなるフレームを各位相毎にずらすように構
成すると、フリッカを著しく低減することができる。こ
の場合において、区分けづ−る位相の数は(モQてあり
、また、区分けした位相を適宜組み合わせて任0のブロ
ツクを構成することらできる。したがって、システム等
に応じて最ら適切な位相敗およびブ[Jツク形態とする
ことかできろ。
【図面の簡単な説明】
第1図はこの発明の一実施例の全体(1vt成を示すブ
ロック図、 第2図は同実施例において用いられる液晶パネル6の構
成を示すブロック図、 第3図は液晶パネル6の動作を示すタイミングヂャート
、 第4図は同実施例のおける階調制御回路5の構成を示す
ブロック図、 第5図は階調制御回路5内の階調パターンジェネレータ
20の構成を示す回路図、 第6図は階調制御回路5内のデータ変換回路21の+M
成を示す回路図、 第7図は階調制御回路5内の位相識別回路22お,J、
び階調データ選択部23、24の構成を示す回路図1、 第8図は同実施例の全体動作を示すタイミングヂャート
、 第9図はフレームレイトコントロールにおいてドツトか
オンとなるフレームと階調との関係を示ケ図、 第1O図は同実1血例においてP ’iV fVlとフ
レームレイトコントロール データと各フレームにおけろドツトのコントラストとの
関係を示す図、 第11図は位相A−Dにおいて階調rlJの場合に1ζ
ソトかオンとなるフレームを示す図、第12区1は階調
rlJ,r2Jの場合において、ドツトがオンとなるフ
レームを各位相A−D毎に示した図、 第13図は同実施例における表示面の位相を示す正面図
、 第14図は同実施例におけるセグメントドライバII(
PWMドライバ)に供給される階調データPMI,FM
oと階調データCCとの関係を示す図、 第15図は同実施例の一変形例における位相の配置を示
す正面図、 第16図は同変形例における各位相の階調パターンを示
す図、 第17図は同変形例において階調パターンを切り換える
切換回路の構成を示す回路図、第18図は他の変形例に
おける位相の配置を示す正面図、 第19図は同変形例における階調パターンを示す図、 第20図は同変形例において階調パターンの切換を行う
切換回路の構成を示す回路図、第21図は同変形例にお
けろリップル低減の効果を説明するための図である。 1・・・・・CPU(中央処理装置)、3・・・・・デ
イスプレィコン)・ローラ、4・・・VIIAM(画像
メモリ)、5・・・・・・階調制御回路(データ変換手
段)、6・・・・・・液晶パネル、10・・・・・・液
晶表示マトリクス(表示パネル)、11 ・・セクメン
トドライバ(パルス幅制御ドライバ)。 第1図

Claims (8)

    【特許請求の範囲】
  1. (1)信号電極と走査電極とのマトリクスによって構成
    される表示パネルの階調を制御する階調制御方法におい
    て、前記信号電極への駆動信号のパルス幅を制御するこ
    とによって階調を制御するとともに、このパルス幅制御
    の各階調の間をフレームレイトコントロールによってさ
    らに階調制御することを特徴とする階調制御方法。
  2. (2)信号電極と走査電極とのマトリクスによって構成
    される表示パネルと、供給される階調データに基づき前
    記信号電極への駆動信号のパルス幅を制御し、これによ
    り多階調駆動を行うパルス幅制御ドライバと、このパル
    ス幅制御ドライバの各階調間をフレームレイトコントロ
    ールによってさらに多階調とする階調データを表示面の
    階調を指示する入力階調データに基づいて作成するデー
    タ変換手段とを具備することを特徴とする階調制御装置
  3. (3)出力タイミングが任意に設定される重みクロック
    をカウントするクロックカウント手段と、このクロック
    カウント手段のカウント値とフレームレイトコントロー
    ルが施された階調データとに基づいて表示パネルへ供給
    する駆動信号のパルス幅を変調するパルス幅変調手段と
    を具備することを特徴とする階調制御装置。
  4. (4)前記データ変換手段は、前記表示パネルにおける
    ドットを複数の位相に区分けし、フレームレイトコント
    ロールによって表示がオンとなるフレームを各位相毎に
    ずらしたことを特徴とする請求項(2)記載の階調制御
    装置。
  5. (5)前記データ変換手段は、同一ラインで隣接する2
    個のドットおよび前記2個のドットの上または下に隣接
    する2個のドットから構成される4個のドットを1グル
    ープとして設定し、かつ、前記グループを第1、第2の
    位相によって構成されるとともに隣接するドットが異な
    る位相となるように設定される第1のグループおよび第
    3、第4の位相によって構成されるとともに隣接するド
    ットが異なる位相となるように設定される第2のグルー
    プに区分し、これらのグループが表示面において交互に
    配置されるようにしたことを特徴とする請求項(4)記
    載の階調制御装置。
  6. (6)前記データ変換手段は、前記第1〜第4の位相以
    外の他の位相をも設定するとともに、前記1〜第4の位
    相の特定の位相について所定ライン毎に前記他の位相と
    切り換えることを特徴とする請求項(5)記載の階調制
    御装置。
  7. (7)少なくとも1画面分の画像データが記憶される画
    像メモリと、この画像メモリ内の画像データを読出し、
    これに対応する階調データを出力すとともに、表示制御
    用信号を出力するディスプレイコントローラと、信号電
    極と走査電極とのマトリクスによって構成される表示パ
    ネルと、供給される階調データに基づき前記信号電極へ
    の駆動信号のパルス幅を制御し、これにより多階調駆動
    を行うパルス幅制御ドライバと、このパルス幅制御ドラ
    イバの各階調間をフレームレイトコントロールによって
    さらに多階調とする階調データを前記ディスプレイコン
    トローラが出力する階調データに基づいて作成するデー
    タ変換手段と、前記ディスプレイコントローラを制御す
    る中央処理装置とを具備することを特徴とする多階調表
    示システム。
  8. (8)信号電極と走査電極とのマトリクスによって構成
    される表示パネルの階調を制御する階調制御方法におい
    て、以下の(a)、(b)、(c)の過程を有すること
    を特徴とする階調制御方法。 (a)前記信号電極への駆動信号のパルス幅を制御する
    ことによって階調を制御するとともに、このパルス幅制
    御の各階調の間をフレームレイトコントロールによって
    さらに階調制御する過程 (b)前記表示パネルにおけるドットを複数の位相に区
    分し、フレームレイトコントロールによって表示がオン
    となるフレームを各位相毎にずらす過程 (c)前記位相のうちの2種を互いに隣接せぬように配
    置して2×2ドットの小マトリクスを構成し、かつ、用
    いられる位相の種類を適宜異ならせた小マトリクスを複
    数隣接配置して2n×2m(n、mは整数)の大マトリ
    クスを構成し、この大マトリクスにおける各ラインの位
    相の並び方がすべて異なるようにする過程
JP14525188A 1988-06-13 1988-06-13 階調制御方法、階調制御装置および多階調表示システム Pending JPH021812A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14525188A JPH021812A (ja) 1988-06-13 1988-06-13 階調制御方法、階調制御装置および多階調表示システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14525188A JPH021812A (ja) 1988-06-13 1988-06-13 階調制御方法、階調制御装置および多階調表示システム

Publications (1)

Publication Number Publication Date
JPH021812A true JPH021812A (ja) 1990-01-08

Family

ID=15380811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14525188A Pending JPH021812A (ja) 1988-06-13 1988-06-13 階調制御方法、階調制御装置および多階調表示システム

Country Status (1)

Country Link
JP (1) JPH021812A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358020A (ja) * 1989-07-27 1991-03-13 Sharp Corp 液晶ディスプレイ装置
JPH0573005A (ja) * 1991-09-13 1993-03-26 Casio Comput Co Ltd 画像表示装置
EP0457440A3 (en) * 1990-05-14 1993-04-07 The Cherry Corporation Grey scale display
US5583530A (en) * 1989-10-09 1996-12-10 Hitachi, Ltd. Liquid crystal display method and apparatus capable of making multi-level tone display
US6850251B1 (en) 1999-01-21 2005-02-01 Sharp Kabushiki Kaisha Control circuit and control method for display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453922A (en) * 1977-10-07 1979-04-27 Hitachi Ltd Luminance modulation system of video display unit
JPS6397921A (ja) * 1986-10-14 1988-04-28 Seiko Epson Corp 液晶表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5453922A (en) * 1977-10-07 1979-04-27 Hitachi Ltd Luminance modulation system of video display unit
JPS6397921A (ja) * 1986-10-14 1988-04-28 Seiko Epson Corp 液晶表示装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0358020A (ja) * 1989-07-27 1991-03-13 Sharp Corp 液晶ディスプレイ装置
US5583530A (en) * 1989-10-09 1996-12-10 Hitachi, Ltd. Liquid crystal display method and apparatus capable of making multi-level tone display
EP0457440A3 (en) * 1990-05-14 1993-04-07 The Cherry Corporation Grey scale display
JPH0573005A (ja) * 1991-09-13 1993-03-26 Casio Comput Co Ltd 画像表示装置
US6850251B1 (en) 1999-01-21 2005-02-01 Sharp Kabushiki Kaisha Control circuit and control method for display device

Similar Documents

Publication Publication Date Title
US4779083A (en) Display control system
US5583530A (en) Liquid crystal display method and apparatus capable of making multi-level tone display
US6084563A (en) Drive method, a drive circuit and a display device for liquid crystal cells
CA2065229C (en) Liquid crystal display apparatus and apparatus for driving it
US6239781B1 (en) Gray-scale signal generating circuit and liquid crystal display
JPH0827601B2 (ja) 液晶表示装置、及びその駆動方法
US7403195B2 (en) Method and apparatus for driving passive matrix liquid crystal
US4378557A (en) Liquid crystal matrix display
JP3418074B2 (ja) 液晶表示装置の駆動装置および駆動方法
KR19990044816A (ko) 액정표시장치의 구동방법
JPH0264692A (ja) 灰色階調画像表示用マトリックススクリーンの制御方法および装置
US6778152B1 (en) Method and apparatus for driving a plasma display panel
US5179371A (en) Liquid crystal display device for reducing unevenness of display
US7825886B2 (en) Liquid crystal display device driven with a small number of data lines
JPH032722A (ja) 表示装置の駆動方法
JPS6397921A (ja) 液晶表示装置
JPH021812A (ja) 階調制御方法、階調制御装置および多階調表示システム
JPS6019196A (ja) 液晶表示装置の駆動方法及びその装置
KR100502548B1 (ko) 전기 광학 장치, 그 구동 회로, 그 구동 방법 및 전자 기기
JP2823614B2 (ja) 階調表示方式および液晶表示装置
JP3294867B2 (ja) マトリクス・スクリーン像表示方法
TW202009895A (zh) 以顯示資料抖動實現子像素渲染效果之方法及利用其之顯示裝置
US5990855A (en) Image information process apparatus for causing a display to display continuous tones in a pseudo manner
JP3524778B2 (ja) 表示装置の動作方法
EP0384403A2 (en) A method for controlling a multi-gradation display and a multi-gradation display device