JPH02181428A - 薄膜形成方法 - Google Patents
薄膜形成方法Info
- Publication number
- JPH02181428A JPH02181428A JP32489A JP32489A JPH02181428A JP H02181428 A JPH02181428 A JP H02181428A JP 32489 A JP32489 A JP 32489A JP 32489 A JP32489 A JP 32489A JP H02181428 A JPH02181428 A JP H02181428A
- Authority
- JP
- Japan
- Prior art keywords
- film
- substrate
- thin film
- photoresist
- plasma
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は薄膜の形成方法に係り、特に半導体基板表面の
選択された領域にのみ、酸化膜などの薄膜を形成する方
法や、凹凸のある基板表面上に平坦な薄膜を形成する方
法に関する。
選択された領域にのみ、酸化膜などの薄膜を形成する方
法や、凹凸のある基板表面上に平坦な薄膜を形成する方
法に関する。
従来、薄膜の選択形成法や平坦化成膜法として次のよう
な方法が知られている。
な方法が知られている。
ｉ）ホトレジスト等をマスクとして用い膜堆積後リフト
オフする方法（特開昭６３−５３９５２号）、■）ホト
レジスト等をマスクとして用い、光ｃｖＤの膜形成中に
ホトレジストを分解させることにより選択デポジション
する方法（特開昭６０−２４９３３４号、特開昭６１−
２３３４４号）、■）基板に電圧を印加して、凸部の堆
積膜をスパッタエツチングしながら平坦化成膜する方法
（特開昭６１−２１８１３４号）。
オフする方法（特開昭６３−５３９５２号）、■）ホト
レジスト等をマスクとして用い、光ｃｖＤの膜形成中に
ホトレジストを分解させることにより選択デポジション
する方法（特開昭６０−２４９３３４号、特開昭６１−
２３３４４号）、■）基板に電圧を印加して、凸部の堆
積膜をスパッタエツチングしながら平坦化成膜する方法
（特開昭６１−２１８１３４号）。
上記従来技術においては、
ｉ）リフトオフ法では、ホトレジスト上の堆積膜の゛切
れ′を良くするため、ホトレジストの膜厚やパターン端
部のテーパ角度などの形成条件、薄膜の堆積条件に種々
の制約がある。またサブミクロンの微細パターンではア
スペクト比が大きくなり、微小領域への充填と上記′切
れ′のトレードオフが大きな問題となる。
れ′を良くするため、ホトレジストの膜厚やパターン端
部のテーパ角度などの形成条件、薄膜の堆積条件に種々
の制約がある。またサブミクロンの微細パターンではア
スペクト比が大きくなり、微小領域への充填と上記′切
れ′のトレードオフが大きな問題となる。
ｉｔ）ホトレジスト−の分解を併用した光ＣＶＤ法では
、堆積速度が小さいこと、堆積後の緻密性が低いこと、
プロセス条件の制約が大きいこと等の問題がある。
、堆積速度が小さいこと、堆積後の緻密性が低いこと、
プロセス条件の制約が大きいこと等の問題がある。
ｉｉ）バイアススパッタ法では、凸部の端部の傾斜面か
らスパッタエツチングされるため、種々の大きさのパタ
ーンが混在している基板上では平坦化が難しいこと、膜
堆積中にエツチングを重畳しているため堆積速度が低下
すること、基板が荷電粒子によりダメージを受けやすい
こと等の問題がある。
らスパッタエツチングされるため、種々の大きさのパタ
ーンが混在している基板上では平坦化が難しいこと、膜
堆積中にエツチングを重畳しているため堆積速度が低下
すること、基板が荷電粒子によりダメージを受けやすい
こと等の問題がある。
本発明の目的は、基板上の所定の領域に高品位の膜を高
速で、かつ各種のパターンサイズに適用できる選択膜形
成方法を提供するにある。
速で、かつ各種のパターンサイズに適用できる選択膜形
成方法を提供するにある。
上記目的は、ホトレジストの分解を併用したマイクロ波
プラズマＣＶＤ法により膜形成することにより達成され
る。
プラズマＣＶＤ法により膜形成することにより達成され
る。
即ち、ａ）基板上にホトレジスＩ−等の有機物のパター
ンを形成し、ｂ）マイクロ波（有磁場）プラズマＣＶＤ
により薄膜を堆積させ＋ ｃ）この時同時にマイクロ波
励起により酸素ガスのプラズマを発生させホトレジスト
の分解を起こさせ、ホトレジスト上には膜を堆積させな
い様にする。ホトレジストの分解速度を調整することに
より、基板の露出された領域にのみ選択ＣＶＤが可能と
なる。
ンを形成し、ｂ）マイクロ波（有磁場）プラズマＣＶＤ
により薄膜を堆積させ＋ ｃ）この時同時にマイクロ波
励起により酸素ガスのプラズマを発生させホトレジスト
の分解を起こさせ、ホトレジスト上には膜を堆積させな
い様にする。ホトレジストの分解速度を調整することに
より、基板の露出された領域にのみ選択ＣＶＤが可能と
なる。
マイクロ波（有磁場）プラズマＣＶＤにおいては、真空
反応容器に第１のガスを導入しマイクロ波を照射すると
ともに磁界を印加し電子サイクロトロン共鳴による第１
のガスのプラズマを発生させ、そのプラズマガスの下流
に第２の反応ガスを導入してプラズマ化して基板」−に
導き、成膜している。
反応容器に第１のガスを導入しマイクロ波を照射すると
ともに磁界を印加し電子サイクロトロン共鳴による第１
のガスのプラズマを発生させ、そのプラズマガスの下流
に第２の反応ガスを導入してプラズマ化して基板」−に
導き、成膜している。
第１のガスとして０２．第２の反応ガスとしてＳ ｉ
Ｈａ、 Ｓ ｉ （ＯＣ２Ｈり）４等のＳｉ化合物を用
いることにより、基板上に５ｉＯｚｌＥＪを堆積させる
ことができる。また同時に、０２ガスをプラズマ化させ
ることにより、基板上の有機物膜（ＣｘＨｙＯｚ）がｃ
ｏ ｚ ｒ ｃ ｏ ＋ ■−ｔ ｚ Ｏ等に酸化分
解される。
Ｈａ、 Ｓ ｉ （ＯＣ２Ｈり）４等のＳｉ化合物を用
いることにより、基板上に５ｉＯｚｌＥＪを堆積させる
ことができる。また同時に、０２ガスをプラズマ化させ
ることにより、基板上の有機物膜（ＣｘＨｙＯｚ）がｃ
ｏ ｚ ｒ ｃ ｏ ＋ ■−ｔ ｚ Ｏ等に酸化分
解される。
マイクロ波プラズマ法では電子温度が高いため基板を加
熱しなくても緻密で高品質な膜が形成できる。また磁界
分布を調節することによりプラズマの流れを制御でき、
薄膜は基板に垂直に堆積し微細孔へも充填できる。また
、ホトレジストの分解速度は酸素プラズマの密度のみな
らず、基板温度でも制御できるため、成膜はプラズマ条
件を設定することにより、有機物膜の分解速度は基板温
度でそれぞれ調節できる。
熱しなくても緻密で高品質な膜が形成できる。また磁界
分布を調節することによりプラズマの流れを制御でき、
薄膜は基板に垂直に堆積し微細孔へも充填できる。また
、ホトレジストの分解速度は酸素プラズマの密度のみな
らず、基板温度でも制御できるため、成膜はプラズマ条
件を設定することにより、有機物膜の分解速度は基板温
度でそれぞれ調節できる。
以下、本発明の実施例を、図面を用いて詳細に説明する
。
。
第２図は本発明の実施に用いたマイクロ波プラズマＣＶ
Ｄ装置を示す。装置は大別して、反応容器系１０（プラ
ズマ発生室１１．膜形成室１２゜加熱及び冷却の温度制
御機構付基板ホルダ１３゜反応ガス供給ノズル１４．１
５）、励起系２０（マイクロ波発振器及び導波管２１．
磁界コイル２２）、排気系並から成る。
Ｄ装置を示す。装置は大別して、反応容器系１０（プラ
ズマ発生室１１．膜形成室１２゜加熱及び冷却の温度制
御機構付基板ホルダ１３゜反応ガス供給ノズル１４．１
５）、励起系２０（マイクロ波発振器及び導波管２１．
磁界コイル２２）、排気系並から成る。
［実施例１］
本発明の基本的実施例を第１図を用いて説明する。
第１図（ａ）は、シリコン単結晶ウェハ１の表面上にホ
トレジストパターン２を形成した状態を示す。シリコン
単結晶ウェハ１の品位は、製法ＣＺ。
トレジストパターン２を形成した状態を示す。シリコン
単結晶ウェハ１の品位は、製法ＣＺ。
結晶面（１００）、導電型ｎ型、抵抗率１０〜２０Ω−
ｃｏｄ、厚み５００μｍ、直径４′φ、超ミラー表面仕
上げである。ホトレジストパターン２は、ポジタイプの
レジスト（東京応化製、 ０ＦＰＲ８００゜２０ｃｐ）
を用い、塗布、プリベーク（１００℃。
ｃｏｄ、厚み５００μｍ、直径４′φ、超ミラー表面仕
上げである。ホトレジストパターン２は、ポジタイプの
レジスト（東京応化製、 ０ＦＰＲ８００゜２０ｃｐ）
を用い、塗布、プリベーク（１００℃。
１ ＋ｍ１ｎ） 、露光、現像、ボストベーク（１２５
℃、１ｎ＋ｉｎ）の工程により形成し、１膜厚９３００
±１００人、ライン及びスペース間隔１〜２０μｍであ
る。
℃、１ｎ＋ｉｎ）の工程により形成し、１膜厚９３００
±１００人、ライン及びスペース間隔１〜２０μｍであ
る。
第１図（ｂ）はマイクロ波プラズマＣＶＤにより選択膜
形成した状態を示す。ＣＶＤは第２図に示す装置を用い
次の条件による。
形成した状態を示す。ＣＶＤは第２図に示す装置を用い
次の条件による。
基板温度（冷却） ７５±５℃
第１ガス供給量 ０２４０ｒｎＱ／耐ｎ第２ガス供給
３１ Ｓ ｉ Ｈ，ｓ ６ ｍ Ｑ ／ｍｉｎマイ
クロ波出力 ２７０Ｗ 最大磁界強度 ２ 、１ ｋ Ｇａｕｓｓ反応圧力
２ｍＴｏｒｒ 反応時間 ２耐ｎ この結果、ホトレジスト２の膜厚は約４０００人に減少
し、Ｓｉ単結晶ウェハ１の露出面上に膜厚６０００±３
００人の５ｉＣ）ｚ膜３が選択的に堆積した。
３１ Ｓ ｉ Ｈ，ｓ ６ ｍ Ｑ ／ｍｉｎマイ
クロ波出力 ２７０Ｗ 最大磁界強度 ２ 、１ ｋ Ｇａｕｓｓ反応圧力
２ｍＴｏｒｒ 反応時間 ２耐ｎ この結果、ホトレジスト２の膜厚は約４０００人に減少
し、Ｓｉ単結晶ウェハ１の露出面上に膜厚６０００±３
００人の５ｉＣ）ｚ膜３が選択的に堆積した。
第１図（ｃ）は、上記において反応ガスとして０２のみ
としくＳ ｉ Ｈ４の供給を停止し）、酸素プラズマに
より、ホトレジスト２を全て分解除去した状態を示す。
としくＳ ｉ Ｈ４の供給を停止し）、酸素プラズマに
より、ホトレジスト２を全て分解除去した状態を示す。
この工程は、第２図（ｂ）の工程と連続して実施できる
。この様にして選択堆積させたＳｉＯ２膜３の品位は、
屈折率は１．４６〜１．４７で熱酸化膜と同等であり、
緩衝フッ酸溶液（ＨＦ ： ＮＨ４Ｆ＝１ ： ６，２
５±０．５℃）によるエッチレートは１４０〜１６０
ｎ ｍ／ｗｉｎであり、熱酸化膜のエッチレート１１４
ｎｍ／ｗｉｎと近く、低温形成にもかかわらず緻密性が
優れている。界面準位密度は５ Ｘ １０１０ａｍ−”
であり、ホトレジストを用いない通常のマイクロ波プラ
ズマＣＶＤ法のＳ ｉ Ｏｘ膜のそれと同等である。ま
た、微細スペースへの充填も優れていることが走査型電
子顕微鏡で１１察できた。
。この様にして選択堆積させたＳｉＯ２膜３の品位は、
屈折率は１．４６〜１．４７で熱酸化膜と同等であり、
緩衝フッ酸溶液（ＨＦ ： ＮＨ４Ｆ＝１ ： ６，２
５±０．５℃）によるエッチレートは１４０〜１６０
ｎ ｍ／ｗｉｎであり、熱酸化膜のエッチレート１１４
ｎｍ／ｗｉｎと近く、低温形成にもかかわらず緻密性が
優れている。界面準位密度は５ Ｘ １０１０ａｍ−”
であり、ホトレジストを用いない通常のマイクロ波プラ
ズマＣＶＤ法のＳ ｉ Ｏｘ膜のそれと同等である。ま
た、微細スペースへの充填も優れていることが走査型電
子顕微鏡で１１察できた。
尚、上記の製造工程における重要な点は基板温度の制御
である。基板温度が約１９０℃以上になるとホトレジス
トが軟化変形してパターン精度が悪くなる。一方、基板
温度が低すぎるとホトレジストの酸化分解速度が遅くな
り、ホトレジスト上へも５ｉＯｚｌｌ！！が堆積し選択
膜形成できなくなる。
である。基板温度が約１９０℃以上になるとホトレジス
トが軟化変形してパターン精度が悪くなる。一方、基板
温度が低すぎるとホトレジストの酸化分解速度が遅くな
り、ホトレジスト上へも５ｉＯｚｌｌ！！が堆積し選択
膜形成できなくなる。
また、基板はマイクロ波の照射により約１１０℃に昇温
するため、基板ホルダーの温度制御（加熱及び冷却）が
必要である。
するため、基板ホルダーの温度制御（加熱及び冷却）が
必要である。
［実施例２］
ＬＳＩの多層配線構造用層間絶縁暎への、本発明の応用
例を第３図を用いて説明する。
例を第３図を用いて説明する。
第３図（ａ）は、能動領域が形成されたシリコン半導体
基板６１表面のシリコン酸化１１１２上に配線パターン
６３（厚み８００ｎｍのＡｆｌ−Ｃｕ（３％）−８ｉ（
２％））をホトエツチングで形成し、ホトレジスト６４
を除去する前の状態を示す。
基板６１表面のシリコン酸化１１１２上に配線パターン
６３（厚み８００ｎｍのＡｆｌ−Ｃｕ（３％）−８ｉ（
２％））をホトエツチングで形成し、ホトレジスト６４
を除去する前の状態を示す。
第３図（ｂ）は、上記基板上に５ｉＯｚ膜６５を選択形
成した状態を示す。５ｉＯｚ膜６５の選択形成は実施例
１と同様であるが、５ｉＯｚ膜６５の厚みは配線パター
ン６３の厚みと同等の８００ｎｍである。この時即にホ
トレジストは全て分解除去されている。このため表面は
ほぼ平坦化される。
成した状態を示す。５ｉＯｚ膜６５の選択形成は実施例
１と同様であるが、５ｉＯｚ膜６５の厚みは配線パター
ン６３の厚みと同等の８００ｎｍである。この時即にホ
トレジストは全て分解除去されている。このため表面は
ほぼ平坦化される。
第３図（ｃ）は上記ＣＶＤを更に続けて実施し、ＳｉＯ
２膜６６を全面に堆積させた状態を示す。
２膜６６を全面に堆積させた状態を示す。
第３図（ｄ）は、上記基板上の５ｉＯｚ膜６６にスルー
ホールを形成し、その後、第２１Ｊ目の配線層６７のパ
ターンを形成した状態を示す。
ホールを形成し、その後、第２１Ｊ目の配線層６７のパ
ターンを形成した状態を示す。
本実施例の方法によれば１Ｍ間絶縁膜を平坦に形成でき
るので、断差部での配線層の断線が防止でき、またホト
リソグラフィ及びエツチングの精度向上を画ることがで
きる。このため微細化、高集積化に対する歩留り向上が
期待できる。
るので、断差部での配線層の断線が防止でき、またホト
リソグラフィ及びエツチングの精度向上を画ることがで
きる。このため微細化、高集積化に対する歩留り向上が
期待できる。
また、この実施例では、第２図（ｂ）と（Ｃ）の工程が
、基板６１を反応容器１２から取出すことなしに、反応
容器内への導入ガスの選択によって連続的に行なえると
いう利点がある。
、基板６１を反応容器１２から取出すことなしに、反応
容器内への導入ガスの選択によって連続的に行なえると
いう利点がある。
本発明の実施例１および２では、５ｉＯｚ膜の選択堆積
を説明したが、原料ガスを変更することにより他の材料
１例えばアルミニウム、タンタル。
を説明したが、原料ガスを変更することにより他の材料
１例えばアルミニウム、タンタル。
インジウム、チタン等の酸化物の形成も可能である。ま
た５ｉＯｚ［においても、他の元素、例えば、リンやボ
ロン等をドーピングすることも可能である。
た５ｉＯｚ［においても、他の元素、例えば、リンやボ
ロン等をドーピングすることも可能である。
本発明によれば、プラズマ反応を用いて有機物膜の分解
除去と薄膜堆積が可能であり、反応条件を選定すること
により選択膜堆積ができる。形成された膜は高品位でパ
ターン精度も優れている。
除去と薄膜堆積が可能であり、反応条件を選定すること
により選択膜堆積ができる。形成された膜は高品位でパ
ターン精度も優れている。
また、この方法を応用して、シリコン半導体集積回路の
アイソレーション膜を平坦に形成することが可能となり
、微細化、高集積化に役立つ。
アイソレーション膜を平坦に形成することが可能となり
、微細化、高集積化に役立つ。
第１図は本発明の基本的な実施例を示す断面模式図、第
２図は本発明に用いた装置の模式図、第３図は本発明を
用いた応用例を示す断面模式図である。 １・・・基体、２・・・有機物膜（ホトレジスト）、３
・・・堆積膜（Ｓ ｉ Ｏｚ膜）。 弔 図 番
２図は本発明に用いた装置の模式図、第３図は本発明を
用いた応用例を示す断面模式図である。 １・・・基体、２・・・有機物膜（ホトレジスト）、３
・・・堆積膜（Ｓ ｉ Ｏｚ膜）。 弔 図 番
Claims (1)
- 【特許請求の範囲】 １、基板上の所定の領域にのみ選択的に薄膜を形成する
方法において、 （ａ）基板上の薄膜形成を必要としない領域に有機物膜
を選択的に付着する工程と、 （ｂ）上記基板をマイクロ波プラズマＣＶＤ反応の容器
内に設置し、反応容器内に反応ガスを供給し、基板表面
の露出部に選択的に、プラズマ反応により薄膜を堆積す
る工程と、 （ｃ）前記基板表面の有機物膜上への薄膜の堆積を防止
するため、前記（ｂ）の工程と並行的にプラズマ反応に
より有機物膜を分解させる工程と、 を含むことを特徴とする薄膜形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32489A JPH02181428A (ja) | 1989-01-06 | 1989-01-06 | 薄膜形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32489A JPH02181428A (ja) | 1989-01-06 | 1989-01-06 | 薄膜形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02181428A true JPH02181428A (ja) | 1990-07-16 |
Family
ID=11470725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32489A Pending JPH02181428A (ja) | 1989-01-06 | 1989-01-06 | 薄膜形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02181428A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06168935A (ja) * | 1991-04-01 | 1994-06-14 | Internatl Business Mach Corp <Ibm> | 被膜堆積方法及び半導体装置 |
| WO2010100950A1 (ja) * | 2009-03-05 | 2010-09-10 | 国立大学法人大阪大学 | 集光照射基板を用いた半導体薄膜の製造方法、半導体薄膜の製造装置、半導体薄膜の選択成長方法、および半導体素子 |
-
1989
- 1989-01-06 JP JP32489A patent/JPH02181428A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06168935A (ja) * | 1991-04-01 | 1994-06-14 | Internatl Business Mach Corp <Ibm> | 被膜堆積方法及び半導体装置 |
| WO2010100950A1 (ja) * | 2009-03-05 | 2010-09-10 | 国立大学法人大阪大学 | 集光照射基板を用いた半導体薄膜の製造方法、半導体薄膜の製造装置、半導体薄膜の選択成長方法、および半導体素子 |
| US8673748B2 (en) | 2009-03-05 | 2014-03-18 | Osaka University | Method for fabricating semiconductor thin film using substrate irradiated with focused light, apparatus for fabricating semiconductor thin film using substrate irradiated with focused light, method for selectively growing semiconductor thin film using substrate irradiated with focused light, and semiconductor element using substrate irradiated with focused light |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0477890B1 (en) | Processing method and apparatus | |
| CN101312126B (zh) | 形成非晶碳膜的方法和使用该方法制造半导体装置的方法 | |
| US5120680A (en) | Method for depositing dielectric layers | |
| JPH0697660B2 (ja) | 薄膜形成方法 | |
| US4474642A (en) | Method for pattern-wise etching of a metallic coating film | |
| EP0327336B1 (en) | Electronic devices incorporating carbon films | |
| WO2022095710A1 (zh) | 芯片炖化层的制备方法、芯片炖化层及芯片 | |
| JPH0230697A (ja) | 気相合成ダイヤモンド結晶の形成方法及びダイヤモンド結晶を有する基材 | |
| JPH02181428A (ja) | 薄膜形成方法 | |
| JPS61228633A (ja) | 薄膜形成方法 | |
| JP3631017B2 (ja) | Ｘ線マスクブランク及びその製造方法、並びにｘ線マスク及びその製造方法 | |
| KR19990011457A (ko) | 반도체장치 제조용 스텐실 마스크의 제조방법 | |
| JP2819774B2 (ja) | 絶縁膜の形成方法 | |
| JP3036320B2 (ja) | 荷電ビーム露光用透過マスクの製造方法 | |
| KR101390349B1 (ko) | 아모포스 카본막, 그 형성 방법 및 이를 이용한 반도체소자의 제조 방법 | |
| JPH06252097A (ja) | プラズマエッチング装置 | |
| JPH0156525B2 (ja) | ||
| JP3002494B2 (ja) | 半導体装置の製造方法 | |
| CN117092881A (zh) | 一种纳米压印母版的制备方法 | |
| JPS59194452A (ja) | 半導体集積回路装置の製造方法 | |
| CN119581317A (zh) | 一种硬掩膜及其制备方法 | |
| JPS6123344A (ja) | 半導体集積回路の製造方法 | |
| JPH0226373B2 (ja) | ||
| JPS61164227A (ja) | 薄膜形成方法およびその装置 | |
| JPS61284941A (ja) | 半導体装置の製造方法 |