JPH02182008A - カレントミラー回路 - Google Patents
カレントミラー回路Info
- Publication number
- JPH02182008A JPH02182008A JP1002406A JP240689A JPH02182008A JP H02182008 A JPH02182008 A JP H02182008A JP 1002406 A JP1002406 A JP 1002406A JP 240689 A JP240689 A JP 240689A JP H02182008 A JPH02182008 A JP H02182008A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- channel transistor
- node
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Control Of Electrical Variables (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＳ）ランジスタの寄生容量により生じる電
圧及び電流の過渡特性を良（するために、Ｎ Ｐ Ｎ
ｔ−ランジスタを用いたカレントミラー回路に関するも
のである。
圧及び電流の過渡特性を良（するために、Ｎ Ｐ Ｎ
ｔ−ランジスタを用いたカレントミラー回路に関するも
のである。
従来の技術
近年、回路の高速化が望まれている。
第２図は、従来のカレントミラー回路の一例を示す回路
図である。第２図は、ドレインが電源に接続され、ゲー
トが制御信号線１１に接続され、ソースがＮチャンネル
トランジスタ１３のソースに接続された、Ｎチャンネル
トランジスタ１２と、ドレインが出力端子１４に接続さ
れ、更に抵抗１５を介して電源に接続され、ゲートが定
電圧回路１６に接続され、ソースがＮチャンネルトラン
ジスタ１７のドレインに接続された、Ｎチャンネルトラ
ンジスタ１３と、ドレインがＮチャンネルトランジスタ
１２のソースに接続され、ゲートがＮチャンネルトラン
ジスタ１８のゲートとドレインとに接続され、ソースが
接地されたＮチャンネルトランジスタ１７と、ドレイン
が定電流回路１９に接続され、ゲート・がソースと同じ
（、定電流回路１９に接続され、ドレインが接地された
、Ｎチャンネルトランジスタ１８から構成されたノルン
トミラー回路である。以下その動作を説明する。まず制
御信号線１１がローレベルの時、Ｎチャンネルトランジ
スタ１３はオンし、逆にＮチャンネルトランジスタ１２
はオフする。制御信号線１１がハイレベルの時、Ｎチャ
ンネルトランジスタ１３はオフし、逆にＮチャンネルト
ランジスタ１２はオンする。Ｎチャンネルトランジスタ
１３がオンした時、出力端子１４の電圧は、カレントミ
ラー回路によりＮチャンネルトランジスタ１８と同じ電
流ＩＤＳが抵抗１５に流れ、電源電圧から電圧降下分下
がった電圧が表われ、Ｎチャンネルトランジスタ１３が
オフした時、出力端子１４の電圧は電源電圧の値が表わ
れる。
図である。第２図は、ドレインが電源に接続され、ゲー
トが制御信号線１１に接続され、ソースがＮチャンネル
トランジスタ１３のソースに接続された、Ｎチャンネル
トランジスタ１２と、ドレインが出力端子１４に接続さ
れ、更に抵抗１５を介して電源に接続され、ゲートが定
電圧回路１６に接続され、ソースがＮチャンネルトラン
ジスタ１７のドレインに接続された、Ｎチャンネルトラ
ンジスタ１３と、ドレインがＮチャンネルトランジスタ
１２のソースに接続され、ゲートがＮチャンネルトラン
ジスタ１８のゲートとドレインとに接続され、ソースが
接地されたＮチャンネルトランジスタ１７と、ドレイン
が定電流回路１９に接続され、ゲート・がソースと同じ
（、定電流回路１９に接続され、ドレインが接地された
、Ｎチャンネルトランジスタ１８から構成されたノルン
トミラー回路である。以下その動作を説明する。まず制
御信号線１１がローレベルの時、Ｎチャンネルトランジ
スタ１３はオンし、逆にＮチャンネルトランジスタ１２
はオフする。制御信号線１１がハイレベルの時、Ｎチャ
ンネルトランジスタ１３はオフし、逆にＮチャンネルト
ランジスタ１２はオンする。Ｎチャンネルトランジスタ
１３がオンした時、出力端子１４の電圧は、カレントミ
ラー回路によりＮチャンネルトランジスタ１８と同じ電
流ＩＤＳが抵抗１５に流れ、電源電圧から電圧降下分下
がった電圧が表われ、Ｎチャンネルトランジスタ１３が
オフした時、出力端子１４の電圧は電源電圧の値が表わ
れる。
発明が解決しようとする課題
しかしながらＭＯＳトランジスタには、第２図に示すよ
うにゲート・ソース及びゲート・ドレイン間に寄生容量
ＣＧＳ及びＣＧＤがある。特にノードＮ１とＮ２に接続
する寄生容Ｍ２０は容量が大きく、回路に悪影響を与え
る。ノードＮ１の電圧は、Ｎチャンネルトランジスタ１
２がオン、Ｎチャンネルトランジスタ１３がオフの時と
Ｎチャンネルトランジスタ１２がオフ、Ｎチャンネルト
ランジスタ１３がオンの時では変化する。ノードＮ１の
電圧がＮチャンネルトランジスタ１２．１３がオン、オ
フに切り換わることにより、以前の電圧よりも高くなる
と、ノードＮ１から寄生容量２０を通りノード番号Ｎ２
へ電流が流れ、ノード番号Ｎ２の電圧が寄生容量２０が
定常状態になるまで上がる。逆にノードＮ１の電圧がＮ
チャンネル］・ランジスタ１２．１３がオフ、オンに切
り換わることにより、以前の電圧よりも低くなると、ノ
ードＮ２から寄生容量２０を通って、ノードＮ１へ流れ
込むため、ノードＮ２の電圧は、寄生容量２０が定常状
態になるまで下がる。以上のように、寄生容量２０の過
渡特性のため、回路の動作が遅くなる。
うにゲート・ソース及びゲート・ドレイン間に寄生容量
ＣＧＳ及びＣＧＤがある。特にノードＮ１とＮ２に接続
する寄生容Ｍ２０は容量が大きく、回路に悪影響を与え
る。ノードＮ１の電圧は、Ｎチャンネルトランジスタ１
２がオン、Ｎチャンネルトランジスタ１３がオフの時と
Ｎチャンネルトランジスタ１２がオフ、Ｎチャンネルト
ランジスタ１３がオンの時では変化する。ノードＮ１の
電圧がＮチャンネルトランジスタ１２．１３がオン、オ
フに切り換わることにより、以前の電圧よりも高くなる
と、ノードＮ１から寄生容量２０を通りノード番号Ｎ２
へ電流が流れ、ノード番号Ｎ２の電圧が寄生容量２０が
定常状態になるまで上がる。逆にノードＮ１の電圧がＮ
チャンネル］・ランジスタ１２．１３がオフ、オンに切
り換わることにより、以前の電圧よりも低くなると、ノ
ードＮ２から寄生容量２０を通って、ノードＮ１へ流れ
込むため、ノードＮ２の電圧は、寄生容量２０が定常状
態になるまで下がる。以上のように、寄生容量２０の過
渡特性のため、回路の動作が遅くなる。
本発明は上記従来の問題点を解決するもので、寄生容量
による過渡特性を良くし、回路の動作を高速化したカレ
ントミラー回路を提供することを目的とする。
による過渡特性を良くし、回路の動作を高速化したカレ
ントミラー回路を提供することを目的とする。
課題を解決するための手段
この目的を達成するために、本発明では、ソース接地し
た第１．第２のＭＯＳトランジスタの各ゲートを共通接
続し、第１のＭＯＳトランジスタのドレインと、バイポ
ーラトランジスタのベースを定電流源に接続して前記バ
イポーラトランジスタのエミッタを前記第１．第２のＭ
ＯＳトランジスタのゲートに接続された回路でカレント
ミラー回路を構成している。
た第１．第２のＭＯＳトランジスタの各ゲートを共通接
続し、第１のＭＯＳトランジスタのドレインと、バイポ
ーラトランジスタのベースを定電流源に接続して前記バ
イポーラトランジスタのエミッタを前記第１．第２のＭ
ＯＳトランジスタのゲートに接続された回路でカレント
ミラー回路を構成している。
作用
この構成によって、差動型回路を構成するＭＯＳトラン
ジスタのオン、オフによる電圧の変化分による、寄生容
量の過渡特性を速やかに定常状態にすることができ、回
路の動作を高速化することができる。
ジスタのオン、オフによる電圧の変化分による、寄生容
量の過渡特性を速やかに定常状態にすることができ、回
路の動作を高速化することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第１図は本発明の一実施例カレントミラー回路の構成を
示すものである。第１図では、コレクタが電源に接続さ
れ、ベースが定電流回路に接続され、エミッタが抵抗を
介して接地されたＮＰＮ トランジスタ１０と、ドレイ
ンが電源に接続され、ゲートが制御信号１に接続され、
ソースがＮチャンネルトランジスタ３のソース（：、接
続された、Ｎチャンネルトランジスタ２と、ドレインが
出力端子１４に接続され、更に抵抗５を介して電源に接
続され、ゲートが定電圧回路６に接続され、ソースがＮ
チャンネルトランジスタ７のドレインに接続されたＮチ
ャンネルトランジスタ３とドレインが前記Ｎチャンネル
トランジスタ２のソースに接続され、ゲートが前ＨａＮ
ＰＮトランジスタ１０のエミッタに接続され、ソースが
接地されたＮチャンネルトランジスタ７と、ドレインが
前記ＮＰＮトランジスタ１０のベースに接続され、ゲー
トが前記Ｎチャンネルトランジスタ７のゲートに接続さ
れ、ソースが接地された回路構成をもつ。
示すものである。第１図では、コレクタが電源に接続さ
れ、ベースが定電流回路に接続され、エミッタが抵抗を
介して接地されたＮＰＮ トランジスタ１０と、ドレイ
ンが電源に接続され、ゲートが制御信号１に接続され、
ソースがＮチャンネルトランジスタ３のソース（：、接
続された、Ｎチャンネルトランジスタ２と、ドレインが
出力端子１４に接続され、更に抵抗５を介して電源に接
続され、ゲートが定電圧回路６に接続され、ソースがＮ
チャンネルトランジスタ７のドレインに接続されたＮチ
ャンネルトランジスタ３とドレインが前記Ｎチャンネル
トランジスタ２のソースに接続され、ゲートが前ＨａＮ
ＰＮトランジスタ１０のエミッタに接続され、ソースが
接地されたＮチャンネルトランジスタ７と、ドレインが
前記ＮＰＮトランジスタ１０のベースに接続され、ゲー
トが前記Ｎチャンネルトランジスタ７のゲートに接続さ
れ、ソースが接地された回路構成をもつ。
つぎに、本実施例のカレントミラー回路について、その
動作を説明する。
動作を説明する。
まず、制御信号１１１がローレベル信号の時、Ｎチャン
ネルトランジスタ３はオンし、逆Ｎチャンネルトランジ
スタ２はオフする。制御信号ｎ１がハイレベル信号の時
、Ｎチャンネルトランジスタ３はオフし、逆にＮチャン
ネルトランジスタ２はオンする。Ｎチャンネルトランジ
スタ３がオンした時、出力端子４の電圧はカレントミラ
ー回路によりＮチャンネルトランジスタ８と同じ電流Ｉ
ＤＳが抵抗５に流れ、電源電圧から電圧降下分下がった
電圧が表われ、Ｎチャンネルトランジスタ３がオフした
時、出力端子４の電圧は電源電圧の値が表われる。Ｎチ
ャンネルトランジスタ２，３が制御信号によりオン、オ
フと交互に切り換わると、ノードＮ３の電圧はＮチャン
ネルトランジスタ２．３のオン、オフに合わせ変化する
。ノードＮ３の電圧がＮチャンネルトランジスタ２，３
のオン、オフに切り換わることにより、以前の電圧より
も高くなると、ノードＮ３から、ノードＮ３゜Ｎ４間に
つながる寄生容量２１を通り、ノードＮ４と接地につな
がる抵抗１１へと電流が流れる。抵抗１１がないと、ノ
ードＮ３の電圧が以前より高くなることにより生じる電
流がノードＮ４へ流れ込み、ノードＮ４の電圧は、寄生
容量２１が定常状態になるまで上がる。つまり、抵抗１
１をもうけることにより、ノードＮ４の電圧変化を防ぎ
、回路の動作を速めることができる。逆にノードＮ３の
電圧がＮチャンネルトランジスタ２，３のオフ、オンに
切り換わることにより、以前の電圧よりも低くなると、
ノードＮ４から寄生容量２１を通って、ノードＮ３へ流
れ込む。この時、ＮＰＮトランジスタ１０がないと、ノ
ードＮ４から寄生容量２１を通って、ノードＮ３へ流れ
込むため、ノードＮ４の電圧は寄生容量２１が定常状態
になるまで下がり変化する。しかし、ＮＰＮ ｈランジ
スタ１０があると、ノードＮ３へ流れ、寄生容量２１を
定常状態にもっていくために必要な電流をＮＰＮ トラ
ンジスタ１０で供給するため、ノードＮ４の電圧は変化
しにくくなり、ノードＮ４の過渡特性を良くし、回路の
動作を進めることができる。
ネルトランジスタ３はオンし、逆Ｎチャンネルトランジ
スタ２はオフする。制御信号ｎ１がハイレベル信号の時
、Ｎチャンネルトランジスタ３はオフし、逆にＮチャン
ネルトランジスタ２はオンする。Ｎチャンネルトランジ
スタ３がオンした時、出力端子４の電圧はカレントミラ
ー回路によりＮチャンネルトランジスタ８と同じ電流Ｉ
ＤＳが抵抗５に流れ、電源電圧から電圧降下分下がった
電圧が表われ、Ｎチャンネルトランジスタ３がオフした
時、出力端子４の電圧は電源電圧の値が表われる。Ｎチ
ャンネルトランジスタ２，３が制御信号によりオン、オ
フと交互に切り換わると、ノードＮ３の電圧はＮチャン
ネルトランジスタ２．３のオン、オフに合わせ変化する
。ノードＮ３の電圧がＮチャンネルトランジスタ２，３
のオン、オフに切り換わることにより、以前の電圧より
も高くなると、ノードＮ３から、ノードＮ３゜Ｎ４間に
つながる寄生容量２１を通り、ノードＮ４と接地につな
がる抵抗１１へと電流が流れる。抵抗１１がないと、ノ
ードＮ３の電圧が以前より高くなることにより生じる電
流がノードＮ４へ流れ込み、ノードＮ４の電圧は、寄生
容量２１が定常状態になるまで上がる。つまり、抵抗１
１をもうけることにより、ノードＮ４の電圧変化を防ぎ
、回路の動作を速めることができる。逆にノードＮ３の
電圧がＮチャンネルトランジスタ２，３のオフ、オンに
切り換わることにより、以前の電圧よりも低くなると、
ノードＮ４から寄生容量２１を通って、ノードＮ３へ流
れ込む。この時、ＮＰＮトランジスタ１０がないと、ノ
ードＮ４から寄生容量２１を通って、ノードＮ３へ流れ
込むため、ノードＮ４の電圧は寄生容量２１が定常状態
になるまで下がり変化する。しかし、ＮＰＮ ｈランジ
スタ１０があると、ノードＮ３へ流れ、寄生容量２１を
定常状態にもっていくために必要な電流をＮＰＮ トラ
ンジスタ１０で供給するため、ノードＮ４の電圧は変化
しにくくなり、ノードＮ４の過渡特性を良くし、回路の
動作を進めることができる。
発明の詳細
な説明したように、本発明によれば、ノードＮ１の電圧
変化と、寄生容量２１により生じる。
変化と、寄生容量２１により生じる。
ノードＮ４の過渡特性が、ＭＯＳカレントミラー回路に
ＮＰＮ ｈランジスタ１０と抵抗１１を付属させること
により良くなり、高速な回路動作が実現でき、実用上の
効果は大きい。
ＮＰＮ ｈランジスタ１０と抵抗１１を付属させること
により良くなり、高速な回路動作が実現でき、実用上の
効果は大きい。
第１図は本発明の第１の実施例カレントミラー回路の回
路図、第２図は従来のＭＯＳカレントミラー回路の回路
図である。 １．１１・・・・・・制御信号、４，１４・・・・・・
出力端子、２．３．７．８．１２，１３．１７．１８・
・・・・・Ｎチャンネルトランジスタ、５，１１．１５
・・・・・・抵抗、６，１６・・・・・・定電圧回路、
１０・・・・・・ＮＰＮトランジスタ、１９・・・・・
・定電流回路、２０．２１・・・・・・寄生容量。 代理人の氏名 弁理士 粟野重孝 ほか１名高２図 ４・・−＝汝ｔｌｈ子 ｓ、ｎ−一抵抗 ６−′一定電工！降
路図、第２図は従来のＭＯＳカレントミラー回路の回路
図である。 １．１１・・・・・・制御信号、４，１４・・・・・・
出力端子、２．３．７．８．１２，１３．１７．１８・
・・・・・Ｎチャンネルトランジスタ、５，１１．１５
・・・・・・抵抗、６，１６・・・・・・定電圧回路、
１０・・・・・・ＮＰＮトランジスタ、１９・・・・・
・定電流回路、２０．２１・・・・・・寄生容量。 代理人の氏名 弁理士 粟野重孝 ほか１名高２図 ４・・−＝汝ｔｌｈ子 ｓ、ｎ−一抵抗 ６−′一定電工！降
Claims (1)
- ソース接地した第１、第２のＭＯＳトランジスタの各ゲ
ートを共通接続し、前記第１のＭＯＳトランジスタのド
レインとバイポーラトランジスタのベースとの共通接続
部に定電流源を接続して前記バイポーラトランジスタの
エミッタを前記第１、第２のＭＯＳトランジスタの各ゲ
ート共通接続部に接続したことを特徴とする、カレント
ミラー回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002406A JPH02182008A (ja) | 1989-01-09 | 1989-01-09 | カレントミラー回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1002406A JPH02182008A (ja) | 1989-01-09 | 1989-01-09 | カレントミラー回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02182008A true JPH02182008A (ja) | 1990-07-16 |
Family
ID=11528364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1002406A Pending JPH02182008A (ja) | 1989-01-09 | 1989-01-09 | カレントミラー回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02182008A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013029963A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 定電圧出力回路 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276908A (ja) * | 1986-02-19 | 1987-12-01 | Hitachi Ltd | 半導体回路 |
-
1989
- 1989-01-09 JP JP1002406A patent/JPH02182008A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62276908A (ja) * | 1986-02-19 | 1987-12-01 | Hitachi Ltd | 半導体回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013029963A (ja) * | 2011-07-28 | 2013-02-07 | New Japan Radio Co Ltd | 定電圧出力回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63193720A (ja) | 論理回路 | |
| JPH03226003A (ja) | 電子コンパレータ回路 | |
| US4717847A (en) | TTL compatible CMOS input buffer | |
| US4656374A (en) | CMOS low-power TTL-compatible input buffer | |
| JPH0583004B2 (ja) | ||
| KR930004351B1 (ko) | 레벨 변환회로 | |
| JPH0287819A (ja) | ＢｉＣＭＯＳ論理回路 | |
| JPH02243018A (ja) | ＢｉＣＭＯＳインバータ回路 | |
| US5059827A (en) | ECL circuit with low voltage/fast pull-down | |
| JPH03158018A (ja) | 入力回路 | |
| KR940007978B1 (ko) | 출력회로 | |
| JPH08251007A (ja) | ＢｉＣＭＯＳ論理ゲート回路 | |
| KR0165986B1 (ko) | BiCMOS 논리 회로 | |
| KR910014944A (ko) | 반도체 집적회로장치 | |
| JP2953005B2 (ja) | Ｂｉ―ＣＭＯＳ回路 | |
| JPS61174814A (ja) | Ｅｃｌ出力回路 | |
| JPH0535624Y2 (ja) | ||
| JPS602672Y2 (ja) | 半導体集積回路装置 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JPH0497616A (ja) | レベルシフタ回路 | |
| JP3073064B2 (ja) | 多入力論理回路及び半導体メモリ | |
| JPH05268061A (ja) | Ｅｃｌ論理回路 | |
| JP2926746B2 (ja) | 半導体増幅回路 | |
| JPH02295314A (ja) | エミッタ結合型論理回路 | |
| JPH04369116A (ja) | 出力回路 |