JPH02182017A - 比較回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は各種の信号検出に用いることのできる比較回路
に関するものである。

〔従来の技術〕

従来の比較回路（コンパレータ）５００は、第５図に示
されるように、オフセット調整用端子５０１．５０２が
備えられ、これとアースレベルとの間にそれぞれオフセ
ット調整用の抵抗ｒ３゜「　を接続し、この抵抗ｒ　、
「４の値を適宜変えることによりオフセット調整を行っ
ていた。

第５図の回路の入力段を具体的に示すと、第６図のよう
になっている。この比較回路は、トランジスタＱ　　、
Ｑ　　と抵抗ｒ　　、ｒ　　と定電流源１　２　　　　
ｌ　　２ ６００とから成る回路である。この回路では、抵抗ｒ　
　、ｒ　　にアースレベルを与え、定電流源６００に一
■　の電圧を与えて、トランジスタｅ Ｑ、Ｑ２による差動増幅回路を構成する。ここで、トラ
ンジスタＱｌのベースへ入力信号（ＩＮ）ヲ与え、トラ
ンジスタＱ２のベースへバイアス（ｂｉａｓ）電圧を与
えてトランジスタＱ１゜Ｑ２のコレクタから出力信号を
得る。

しかしながら、トランジスタＱ、Ｑ２のベー■ ス・エミッタ間電圧ｖ　　、■　　は厳密には−ＢＥＩ
　　　［３Ｂ２ 致しない。つまり、ＩＶ　　　−Ｖ　　　ｌには約５８
ＥＩ　　　ＢＩＥ２ ｍＶから１０ｍＶ程度の差が生じ、入力信号とバイアス
電圧とを比較すると、比較結果に誤差が生じる。そこで
、上記のようにオフセット調整用の抵抗ｒ　　、ｒ　　
をトランジスタＱ　　、Ｑ　　のコレ３　４　　　　　
　　　　ｌ　　２ クタとアースとの間に接続し、抵抗ｒ　　、ｒ　　のい
ずれか一方をトリミングすることにより、無人力状態に
おける出力信号Ｖ　、■　を厳密に一致させるようにし
ている。

〔発明が解決しようとする課題〕

しかしながら、上記のような構成の比較回路では、トリ
ミングが必要となって煩しく、回路を構成する際に調整
時間が長くかかるという問題点があった。

そこで本発明は、トリミングという煩しい作業が不要で
ありながら、オフセットが回路の感度に大きく影響を及
ぼすことを防止し得る比較回路を提（共することを目的
とする。

〔課題を解決するための手段〕

本発明に係る比較回路は、第１の入力端子と第２の入力
端子とに与えられる信号の電位差に応じた信号を出力す
る差動増幅回路の第１．第２の入力端子に、入力信号に
対して差動増幅回路の影響を及はさなくするインピーダ
ンス変換手段を接続し、このインピーダンス変換手段と
第１．第２の入力端子との間の少なくとも一方に、レベ
ルシフト手段を接続したことを特徴とする。

〔作用〕

本発明に係る比較回路は、以上の通りに構成されるので
、レベルシフト手段により所定の電圧降下等のレベル変
動分を得ることができ、このレベル変動分によって以下
のように、比較回路へのオフセットによる影響を少なく
できる。

第３図に示されるようなトランジスタＱ１゜Ｑ　へ、抵
抗ｒ　　、ｒ　　を介して電流ＩＩ２　　　　　１　　
２　　　　　　　　ｃｌ’　　ｃ２が流入する差動増幅
回路において、トランジスタＱ、Ｑ２のベースへ与えら
れる信号の電位差（Ｖ　　−Ｖ　　）ｌこよる電流ＩＩ
　　のスイ・ソチ１　　２　　　　　　　　ｃｌ’　　
ｃ２ング特性が、第４図に示すようであるとする。すな
わち、Ｉ　ＶＩ　　　Ｖ２　　ｌ　＝　１００ｍＶでス
イッチングが完全に行われることが示されている。ここ
て、差動増幅回路のオフセットが±１０ｍＶであるとす
ると、上記のスイッチングは、ＩＶＩＶ２１−１−９Ｏ
〜１１０ｍＶで行われることになる。上記の典型的（ｔ
ｙｐｉｃａｌ　）なスイッチングが行われる電位差に対
するオフセットを考慮したスイッチング時の誤差は、 （Ｖ　　−Ｖ　　）／（Ｖｌ−Ｖ２）、、ｐ−　（９０
／１００）〜（１１０／１００）−〇、９〜１．１　　
　　　　　　　　　・・・（１）となる。

これに対し、本発明のレベルシフト手段で電圧降下を生
じさせて、上記の電位差Ｉ　Ｖｌ−Ｖ、。

に始めから１００ｍＶの電位差を生じさせておく。

ここで、第４図に示されるようなスイッチング特性によ
って電位差ＩＶ−Ｖ２１が１００ｍＶでスイッチングが
行われる場合には、■１−Ｖ　　−１００となるのであ
るから、 （Ｖ　　　１００　）　　　（Ｖ　２　　＋　−１００
ｒｎ　Ｖｌ −’、Ｉ　Ｖ　　　Ｖ　２　　＋　−２００ｍ　Ｖｌ が実際のスイッチングを表わす。ここで、上記と同じオ
フセットを考慮して誤差を求めると、（Ｖ　　−Ｖ　　
）／（Ｖ　　−Ｖ、、）ｔ、ｐ−　（１９０／２００）
〜（２１０／２００）−０，９５〜１．０５　　　　　
　　　　・・・（２）となり、（１）式に比較して誤差
が圧縮され、オフセットによる比較回路への影響を少な
くできることがわかる。

〔実施例〕

以下、添付図面の第１図、第２図を参照して本発明の一
実施例を説明する。なお、図面の説明において、同一要
素には同一の符号を付し重複する説明を省略する。

第１図は本発明の一実施例に係る比較回路を示す回路図
である。同図において、定電流源１，３は電流ｌ　を流
し、定電流源２は電流！。を流す。

■ 定電流源２の電流Ｉ。が流れる下流側には−Ｖｅｅの電
圧が与えられており、上流側にはトランジスタＱ、Ｑ２
のエミッタが接続され、このトラン■ ジスタＱ　、Ｑ２のコレクタとアースとの間には抵抗「
　、ｒ２が接続されている。このように構■ 成された差動増幅回路の第１の入力端子であるトランジ
スタＱ１のベースには、レベルシフト手段である抵抗ｒ
５を介してインピーダンス変換手段であるエミッタフォ
ロワ増幅回路を構成するトランジスタＱ３のエミッタが
接続され、抵抗ｒ５とトランジスタＱ１のベースとの接
続点には定電流源１が接続されている。また、差動増幅
回路の第２の入力端子であるトランジスタＱ２のベース
には、インピーダンス変換手段であるエミッタフォロワ
増幅回路を構成するトランジスタＱ４のエミッタが接続
され、かつ定電流源３が接続されている。定電流源１．
３の下流側には−Ｖ　の電圧がｅ 与えられている。トランジスタＱ　　、Ｑ　　のコレフ
タはアースに接続されている。そして、トランジスタＱ
３のベースに比較されるべき信号が与えられ、トランジ
スタＱ４のベースにはバイアス電圧が与えられる。そし
て、トランジスタＱ１゜Ｑ２のコレクタから出力信号が
得られる。

かかる構成の比較回路では、トランジスタＱ１１Ｑ２を
中心として構成される差動増幅回路の部分は、既に第６
図を参照して説明したように、トランジスタＱ　　、Ｑ
　　のベースに与えられる電位差に応じた信号を出力す
る。しかし、抵抗「５のために、トランジスタＱ１のベ
ース電流を無視するとトランジスタＱ　のエミッタ側に
常に「５１１だけの電圧降下が生じる。すなわち、この
ｒ５Ｉ　のレベルシフトによって、トランジスタＱ１゜
Ｑ２のベース電圧の差があらかじめ大きくされて比較動
作がなされることになるため、既述のようにオフセット
による影響の少ない動作を確保できる。

第２図に、上記の比較回路を応用した一種の検波器の構
成を示す。この回路では、トランジスタＱ　のベースと
アースとの間に抵抗Ｒ９を接続し、比較のための基学電
圧を作っている。また、トランジスタＱ４のベースとア
ースとの間には抵抗ＲＰＤ（ＲＰＤ−ＲＤ）が接続され
るとともに、トランジスタＱ４のベースにはフォトダイ
オード４のカソードが接続されている。このように構成
された回路は、フォトダイオード４に流れる電流Ｉが所
定値以下となると、Ｖ　とｖ２との比較結果■ （実際上は、インピーダンス変換素子を構成するエミッ
タフォロワ増幅回路により差動増幅回路の影響なく伝え
られたＶ　ｔ　　＋　　Ｖ　２　　との比較結果）によ
り、トランジスタＱ、Ｑ２のコレクタ電流■ のスイッチングが生じ、検波がなされる。

ここで、オフセットの影響を考察すると、以下のように
なる。トランジスタＱ　　、Ｑ　　のベースエミッタ間
電圧をＶ　　、■　　とすると、ＢＦ２　　８Ｅ４ Ｖ　　−−ＲＤ　（１１／ｈ、ｏ）。

ｖ　　−−ＲＰＤ（ｘ＋１１／ｈ、。）１一’°Ｖ　　
　””　Ｖ　　　Ｖ　ＢＦ２　　　ｒ　５１　ｔ　。

ｖ２　　　”＝ｖ２−ＶＢＢ４ となる。一方、差動増幅回路の公式から、ｒ　　−［ｈ
　　／　（１＋　ｈｒ８）　１１　　　　　　　　ｒｓ （Ｉ　　Ｏ／ｒｌ＋　ｅｘｐｔ（ｖ　　１）／Ｖｏｌ］
） ・・・　（３） ｔ　　＝　　ｔ　ｈ　　／　（１＋　ｈ　ｒ８）　）２
　　　　　　　　ｒｅ Ｏ−Ｖ　　’　）／Ｖｏｌ］） （１／［ｌ＋ｃｘｐｌ−（ｖ　１’　　　２・・・　（
４） （ｖ　；定数−２６ｍＶ） となり、 −■ ｖｌ　　　　　２ ”−Ｒｐｄ”　５　　Ｉｌ　−■ＢＥ３となる。ここで
、 Ｖ　　　−Ｖ　　　−Ｖ ＢＦ２　　　ＢＨ３ｄ とおくと、 ’　ＢＨ３ Ｖ ｖｌ　　　　　２ −ＲＩ−ｒｓ　１ｌ−Ｖｄ　　　　　　　　・・・（５
）ｄ となるので、（５）式をΔＶとする。

これを（３）式、（４）式に入れて、 ｉ−ｔ　ｈ　　／　（１＋　ｈ　ｒｏ）　）ｌ　　　　
ｆｅ ［１／　（１＋ｅｘｐ　　（Δｖ／ｖｏ）ｌ　］・・・
　（６） ｔ　　”　（ｈ　　／　（１”、ｈ　ｒ８）　）２　　
　　　　　ｒｅ ［１／　ｔｌ＋　　ｅｘｐ（−Δｖ　／　ｖ　ｏ　）　
ｌ　］・・・　（７） が求められる。比較回路が動作するのは、■１−Ｖ２の
時である。ゆえに、 ｒｘ　　１１−ｒ２　１２　　　　　　　　　　　・・
・（８）が成立する。一方、 ｅｘｐ　（Δｖ　／　ｖ　Ｏ）　−Ｘｒｈ　　　Ｉ　　
／（１＋ｈｒｏ）−１０Ｉ’ｅＯ とおくと、（６）、（７）、（８）式よりｒ　　Ｉ　　
’　１１／（１＋ｘ）Ｊ Ｏ −ｒ　　Ｉ　　’　（１／（１＋ｘ−’）１．ｘ−ｅｘ
ｐ（Δｙ　／　ｖ　　）　＝　ｒ　１　／　ｒ　２とな
る。この両辺の対数をとることにより、Δｖ−Ｒ１−ｒ
ｓ１−Ｖｄ Ｄ ″ｖＯＩｎ”１　”２　） 、−、ＲＰＤｌ （ｒ　　／　ｒ　　）　＋　ｒｓ　Ｉｔ　十Ｖｄ＝ｖＯ
ｌｎ　　　ｌ　　　２ ・・・（９） となる。また、■−ηＰ　　　　　　　・・・（１０）
である。ここで、ＰはパワーであってｄＢ　　表示層 でＰ、、、　１０−ｄ／１０−３であり、ηは変換効率
である。

このパワーＰは、（９）、（１０）式よりＰ　−（ｖ　
　ｌｌｎ　（ｒ　　／ｒ　　）　／ＲｐＩ）７７１＋（
ｒ　　Ｉ　　＋Ｖ　　）／ＲＰＤ７７１　−（１１）０
　　　ｄ となる。この（１１）式より、ｖ　　−ｏとｖｄ−Ｖ′
　とのときのパワーＰの比を求めると、’　　／Ｐ Ｐ　（Ｖｄ　−ｖ　　）　　　　（Ｖｄ　−０）となる
。上式（１２）において、 Ｘ−Ｖ　　１１！＋１　　ｒ　　／　　ｒ　　）　／　
（ＲＰＤη）である。

このパワーＰの比の式は、Ｖ　　とＶ　　とのＢＨ３８
Ｅ４ 差がないとき（いわばオフセットのないとき）のパワー
に対する■　　とＶ　　との差がｖ′でありＥ３　　８
Ｅ４ るとき（いわばオフセットがあるとき）のパワーの比で
あるから、比の値が大きいほどオフセットに影響され品
いことになる。そして、上記の不等式（１２）はｒｓ−
０として従来回路に近づけると、ｒｓが所定値を有する
本実施例に比して上記比の値が大きくなること（オフセ
ットに影響されやすいこと）を証明している。

本発明は上記の実施例に限定されるものではない。

例えば、レベルシフト手段としては抵抗以外にダイオー
ド等を用いることもできる。また、エミッタフォロワ増
幅回路は与えられる信号に対し、差動増幅回路の影響を
及ぼさないようにインピーダンス変換を行う構成であれ
ば、他のものでもよい。また、レベルシフト手段は差動
増幅回路の第１、第２の入力端子の一方に接続すればよ
いのであるが、両方に接続した場合でも、それぞれのレ
ベルシフト分を異ならせることで、一方に接続したとき
と同様の効果が得られる。

〔発明の効果〕

以上、詳細に説明したように本発明では、レベルシフト
手段によるレベル変動分で、差動増幅回路の第１、第２
の入力端子間のスイッチング時の電位差を大きくでき、
オフセットの影響が相対的に小さくなり、オフセットが
回路の感度に大きく影響を及はさなくなる効果がある。

【図面の簡単な説明】

第１図は、本発明の一実施例に係る比較回路の構成図、
第２図は、第１図の一実施例を用いて構成した検波器の
構成図、第３図は、差動増幅回路の構成図、第４図は、
差動増幅回路のスイッチング特性を示す図、第５図は、
従来の比較回路を示すブロック図、第６図は、第５図の
比較回路を詳細に示した構成図である。 １〜３・・・定電流源、４・・・フォトダイオード、Ｑ
−Ｑ　　・）−ランジスタ、ｒ、ｒ、ｒｓ。 ｌ　　４　　　　　　　　　１　２ Ｒｏ・　ＲＰＤ”’抵抗Ｏ 実施例の構成 第１図 ＶｒＶｄＶ］ 第４図 第５図

Claims (1)

1. 【特許請求の範囲】 １、第１の入力端子と第２の入力端子とに与えられる信
   号の電位差に応じた信号を出力する差動増幅回路の前記
   第１、第２の入力端子に、入力信号に対して前記差動増
   幅回路の影響を及ぼさなくするインピーダンス変換手段
   が接続され、このインピーダンス変換手段と前記第１、
   第２の入力端子との間の少なくとも一方に、レベルシフ
   ト手段が接続されていることを特徴とする比較回路。 ２、前記インピーダンス変換手段はエミッタフォロワ増
   幅回路であり、前記レベルシフト手段は抵抗であること
   を特徴とする請求項１記載の比較回路。