JPH021826A - マトリクス型表示装置の製造方法 - Google Patents
マトリクス型表示装置の製造方法Info
- Publication number
- JPH021826A JPH021826A JP63144307A JP14430788A JPH021826A JP H021826 A JPH021826 A JP H021826A JP 63144307 A JP63144307 A JP 63144307A JP 14430788 A JP14430788 A JP 14430788A JP H021826 A JPH021826 A JP H021826A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- electrode wiring
- short
- row
- display device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野）
この発明は、液晶表示装置などのマ
表示装置の製造方法に関するしのである。
第３ｆｆｊＩは、この種のマトリクス型表示装置の一例
である液晶表示装置の従来の製造方法の工程の途中での
基板上の概略構成を示す構成図である。
である液晶表示装置の従来の製造方法の工程の途中での
基板上の概略構成を示す構成図である。
図において、透明絶縁基板１上には横方向に伸びる複数
本のゲート電極配線２が互いに平行に配列されて形成さ
れている。また、これらのゲート電極配線２とは別に、
縦方向に延びてゲート電極配線２ど直交する複数本のソ
ース電極配線３が互いに平行に配列されて形成されてい
る。各ゲート電極配線２には、その両端部より少し手前
の部分にゲート電極端子２ａが形成され、また各ソース
電極配線３にも、その両端部より少し手前の部分にソー
ス電極端子３ａが形成されている。ゲート電極配線２と
ソース電極配線３との各交差部では、非線形能動素子で
ある薄膜トランジスタ（■１ロ「ｉｍ Ｔｒａｎｓｉｓ
ｔｏｒ；以下ＴＦＴと呼ぶ）４のゲートがゲート電極配
線２に、またソースがソース電極配線３にそれぞれ接続
されている。また、透明絶縁基板１上には上記した各Ｔ
ＦＴ４にそれぞれ対応する複数の画素電極５がゲート電
極配線２．Ｂよびソース電極配線３に沿ってマトリクス
状゛に配列されて形成されており、各画素電極５には対
応するＴＦＴ４のドレインが接続されている。このよう
に構成された透明絶縁基板１はＴＦＴアレイ基板と呼ば
れ、このＴＦＴアレイ基板とこれに対向する対向基板と
の間に液晶を介在させることによって液晶表示装置が構
成され、ゲート電極端子２ａとソース電極端子３ａとに
選択的に電圧を印加し、対応するＴ Ｆ Ｔ ４をオン
させることによって、そのＴＦＴ４に対応する画素電極
５の部分の液晶（画素）に選択的に電圧を印加してこれ
を駆動し、画像表示を行うようにしである。
本のゲート電極配線２が互いに平行に配列されて形成さ
れている。また、これらのゲート電極配線２とは別に、
縦方向に延びてゲート電極配線２ど直交する複数本のソ
ース電極配線３が互いに平行に配列されて形成されてい
る。各ゲート電極配線２には、その両端部より少し手前
の部分にゲート電極端子２ａが形成され、また各ソース
電極配線３にも、その両端部より少し手前の部分にソー
ス電極端子３ａが形成されている。ゲート電極配線２と
ソース電極配線３との各交差部では、非線形能動素子で
ある薄膜トランジスタ（■１ロ「ｉｍ Ｔｒａｎｓｉｓ
ｔｏｒ；以下ＴＦＴと呼ぶ）４のゲートがゲート電極配
線２に、またソースがソース電極配線３にそれぞれ接続
されている。また、透明絶縁基板１上には上記した各Ｔ
ＦＴ４にそれぞれ対応する複数の画素電極５がゲート電
極配線２．Ｂよびソース電極配線３に沿ってマトリクス
状゛に配列されて形成されており、各画素電極５には対
応するＴＦＴ４のドレインが接続されている。このよう
に構成された透明絶縁基板１はＴＦＴアレイ基板と呼ば
れ、このＴＦＴアレイ基板とこれに対向する対向基板と
の間に液晶を介在させることによって液晶表示装置が構
成され、ゲート電極端子２ａとソース電極端子３ａとに
選択的に電圧を印加し、対応するＴ Ｆ Ｔ ４をオン
させることによって、そのＴＦＴ４に対応する画素電極
５の部分の液晶（画素）に選択的に電圧を印加してこれ
を駆動し、画像表示を行うようにしである。
上記した製造工程の途中では、ゲート電極配線２および
ソース電極配線３のすべての端部間は、透明絶縁基板１
上の周辺部において第３図に示すように、導電材料で形
成されたショートリング６によって短絡されている。こ
のショートリング６は、製造工程の途中でＴＦＴ４が静
電気破壊されてしまうのを防止する目的で形成されるも
のであり、製品の完成段階では、ショートリング６を除
去することによってすべてのゲート電極配線２６３よび
ソース電極配線３の端部間は完全に切り離される。
ソース電極配線３のすべての端部間は、透明絶縁基板１
上の周辺部において第３図に示すように、導電材料で形
成されたショートリング６によって短絡されている。こ
のショートリング６は、製造工程の途中でＴＦＴ４が静
電気破壊されてしまうのを防止する目的で形成されるも
のであり、製品の完成段階では、ショートリング６を除
去することによってすべてのゲート電極配線２６３よび
ソース電極配線３の端部間は完全に切り離される。
第４図は、第３図の構成の一部を拡大した平面図を示し
、第５図は第４図のＡ−Ａ矢視断面図を示している。こ
こでは、例えばアルミニウムを材料としてゲート電極配
線２が形成されたあと、同じアルミニウムを材料として
ソース電極配線３とショートリング６とが同時に形成さ
れ、第５図に示すようにゲート電極配線２の端部２ｂで
は、その上にショートリング６が堆積形成される。
、第５図は第４図のＡ−Ａ矢視断面図を示している。こ
こでは、例えばアルミニウムを材料としてゲート電極配
線２が形成されたあと、同じアルミニウムを材料として
ソース電極配線３とショートリング６とが同時に形成さ
れ、第５図に示すようにゲート電極配線２の端部２ｂで
は、その上にショートリング６が堆積形成される。
〔発明が解決しようとする課題］
従来のマトリクス型表示装置の￥Ｊ造方法では、以上の
ように行電極配線であるゲート電極配線２および列電極
配線であるソース電極配線３と同じ導電材料によってこ
れら電極配線の端部間を短絡する短絡配線であるショー
トリング６を形成しているので、製造工程の途中におい
て検査などの目的でショートリング６をエツチングして
除去してしまうと、これに伴ってゲート電極配線２やソ
ース電極配線３の端部も除去されてしまうため、このあ
とショートリング６を再形成して各電極配線の端部間を
短絡することが困難になる。したがって、従来の製造方
法では、−旦、ショートリング６などの短絡配線を形成
してしまうと、そのあと製造工程の途中では表示品位を
左右する配線抵抗。
ように行電極配線であるゲート電極配線２および列電極
配線であるソース電極配線３と同じ導電材料によってこ
れら電極配線の端部間を短絡する短絡配線であるショー
トリング６を形成しているので、製造工程の途中におい
て検査などの目的でショートリング６をエツチングして
除去してしまうと、これに伴ってゲート電極配線２やソ
ース電極配線３の端部も除去されてしまうため、このあ
とショートリング６を再形成して各電極配線の端部間を
短絡することが困難になる。したがって、従来の製造方
法では、−旦、ショートリング６などの短絡配線を形成
してしまうと、そのあと製造工程の途中では表示品位を
左右する配線抵抗。
層間絶縁抵抗、Ｖ４接線間抵抗などの各種の電気的特性
を容易に検査できないという問題点があった。
を容易に検査できないという問題点があった。
この発明は、上記のような課題を解決するためになされ
たもので、−度形成した短絡配線を検査の目的でエツチ
ングして除去したあとも、短絡配線の再形成を容易に行
うことのできるマトリクス型表示装置の製造方法を得る
ことを目的とする。
たもので、−度形成した短絡配線を検査の目的でエツチ
ングして除去したあとも、短絡配線の再形成を容易に行
うことのできるマトリクス型表示装置の製造方法を得る
ことを目的とする。
この発明に係るマトリクス型表示装置は、複数本の行電
極配線と、この行電極配線と交差する複数本の列電極配
線と、前記行電極配線と列電極配線の各交差部において
それぞれ行電極配線と列電極配線の間に接続されるスイ
ッチング素子とを同一基板上に形成したマトリクス型表
示装置のｉＶ ｊ１方法であって、製造工程の途中で、
すべての行電極配線および列電極配線の端部間を短絡す
る短絡配線を、行電極配線および列電極配線の端部材料
に比べてエツチング耐性の小さい導電材料で前記基板上
に形成し、製品を完成させる段階で前記短絡配線を除去
して、すべての行電慢配線および列電極配線の端部間を
切り離すようにしたらのである。
極配線と、この行電極配線と交差する複数本の列電極配
線と、前記行電極配線と列電極配線の各交差部において
それぞれ行電極配線と列電極配線の間に接続されるスイ
ッチング素子とを同一基板上に形成したマトリクス型表
示装置のｉＶ ｊ１方法であって、製造工程の途中で、
すべての行電極配線および列電極配線の端部間を短絡す
る短絡配線を、行電極配線および列電極配線の端部材料
に比べてエツチング耐性の小さい導電材料で前記基板上
に形成し、製品を完成させる段階で前記短絡配線を除去
して、すべての行電慢配線および列電極配線の端部間を
切り離すようにしたらのである。
この発明においては、行電極配線および列電極配線の端
部材料に比べてエツチング耐性の小さい導電材料で短絡
配線が形成されるので、製造工程の途中で短絡配線をエ
ツチングして行電極配線および列電極配線の端部間を切
り離したあとも、行電極配線および列電極配線の端部を
残すことができ、したがって再度行電極配線お上び列電
博配線の端部間を短絡する短絡配線を形成することがで
きる。
部材料に比べてエツチング耐性の小さい導電材料で短絡
配線が形成されるので、製造工程の途中で短絡配線をエ
ツチングして行電極配線および列電極配線の端部間を切
り離したあとも、行電極配線および列電極配線の端部を
残すことができ、したがって再度行電極配線お上び列電
博配線の端部間を短絡する短絡配線を形成することがで
きる。
（実施例〕
第１図はこの発明によるマトリクス型表示装置の製造方
法を適用した液晶表示装置の途゛中の製造工程における
ＴＦＴアレイ基板７の一部を示す平面図であり、第２図
は第１図のＢ−Ｂ矢視断面図を示す。第１図および第２
図において、１〜６は上記した従来装置と同一である。
法を適用した液晶表示装置の途゛中の製造工程における
ＴＦＴアレイ基板７の一部を示す平面図であり、第２図
は第１図のＢ−Ｂ矢視断面図を示す。第１図および第２
図において、１〜６は上記した従来装置と同一である。
すなわち、この％Ｊ 進方法においては、まずガラスな
どからなる透明絶縁基板１上にｌ ＴＱ （Ｉｎｄｉｕ
ｍ Ｔｉｎ ｏｘｉｄｅ）などの図示しない透明導電膜
がＥＢ蒸着法などによって堆積され、フォトリソグラフ
ィなどの方法で縦横にマトリクス状に並ぶ複数の画素電
極５が形成される。このとき、行電極配線であるゲート
電極配線２のゲート電極端子２ａおよびその端部２ｂが
位置する部分と、列電極配線であるソース電極配線３の
ソース電極端子３ａおよびその端部３ｂが位置する部分
とには、これらと同一形状をなす下地部材８が導電材料
によって形成される。このあと、上記下地部材８となる
導電材料よりもエツチング耐性の小さい導電材料（例え
ばクロームなどの金属材料）をＥＢ蒸着法やフォトリソ
グラフィなどの方法を用いて透明絶縁基板１上に選択的
に堆積することによって、ゲート電極配線２とその一部
であるゲート電極端子２ａおよび端部２ｂ、さらには短
絡配線であるショートリング６が形成される。このあと
、ゲート絶縁膜、半導体層９列電極配線であるソース電
極配線３とその一部であるソース電極端子３ａおよび端
部３ｂ、基板パッシベーション膜、遮光膜の順序でこれ
らが順次形成される。ソース電極配線３とその一部であ
るソース電極端子３ａおよび端部３ｂの導電材料は、ゲ
ート電極配線２と同じものが選ばれる。
どからなる透明絶縁基板１上にｌ ＴＱ （Ｉｎｄｉｕ
ｍ Ｔｉｎ ｏｘｉｄｅ）などの図示しない透明導電膜
がＥＢ蒸着法などによって堆積され、フォトリソグラフ
ィなどの方法で縦横にマトリクス状に並ぶ複数の画素電
極５が形成される。このとき、行電極配線であるゲート
電極配線２のゲート電極端子２ａおよびその端部２ｂが
位置する部分と、列電極配線であるソース電極配線３の
ソース電極端子３ａおよびその端部３ｂが位置する部分
とには、これらと同一形状をなす下地部材８が導電材料
によって形成される。このあと、上記下地部材８となる
導電材料よりもエツチング耐性の小さい導電材料（例え
ばクロームなどの金属材料）をＥＢ蒸着法やフォトリソ
グラフィなどの方法を用いて透明絶縁基板１上に選択的
に堆積することによって、ゲート電極配線２とその一部
であるゲート電極端子２ａおよび端部２ｂ、さらには短
絡配線であるショートリング６が形成される。このあと
、ゲート絶縁膜、半導体層９列電極配線であるソース電
極配線３とその一部であるソース電極端子３ａおよび端
部３ｂ、基板パッシベーション膜、遮光膜の順序でこれ
らが順次形成される。ソース電極配線３とその一部であ
るソース電極端子３ａおよび端部３ｂの導電材料は、ゲ
ート電極配線２と同じものが選ばれる。
このようにして形成されたＴＦＴアレイ基板７と、透明
導電電極やカラーフィルタなどを有する対向基板との間
に、液晶を介在させたあと、ＴＦＴアレイ基板７のショ
ートリング６形成個所を切断することによって、ゲート
電極配線２とソース電極配線３の間が電気的に分断され
、完成された液晶表示装置となる。
導電電極やカラーフィルタなどを有する対向基板との間
に、液晶を介在させたあと、ＴＦＴアレイ基板７のショ
ートリング６形成個所を切断することによって、ゲート
電極配線２とソース電極配線３の間が電気的に分断され
、完成された液晶表示装置となる。
製造工程の途中でＴＦＴアレイ基板７の検査を行う場合
、上記した遮光膜の形成時に同時にショートリング６を
エツチングしてこれを除去すればよい。これによってゲ
ート電極配線２とソース電極配線３の間はすべて電気的
に完全に切り離され、ＴＦＴアレイ基板７の検査が可能
となる。このとき、ゲート電極配線２とソース電極配線
３の下地部材８は、ショートリング６よりもエツチング
耐性が大きいので、除去されずに残っている。
、上記した遮光膜の形成時に同時にショートリング６を
エツチングしてこれを除去すればよい。これによってゲ
ート電極配線２とソース電極配線３の間はすべて電気的
に完全に切り離され、ＴＦＴアレイ基板７の検査が可能
となる。このとき、ゲート電極配線２とソース電極配線
３の下地部材８は、ショートリング６よりもエツチング
耐性が大きいので、除去されずに残っている。
そこで、検査が終了したあと、スクリーン印刷方法など
を用いて、ＴＦＴアレイ基板７上のショートリング６が
除去された場所に例えば導電性ペーストなどでショート
リング６を再形成すると、この新たなショートリング６
は残っている下地部材８と電気的に接続されるため、す
べてのゲート電極配線２とソース電極配線３間が再び短
絡されることになる。したがって以後の工程において、
ＴＦＴ５の静電気破壊を防止することができる。
を用いて、ＴＦＴアレイ基板７上のショートリング６が
除去された場所に例えば導電性ペーストなどでショート
リング６を再形成すると、この新たなショートリング６
は残っている下地部材８と電気的に接続されるため、す
べてのゲート電極配線２とソース電極配線３間が再び短
絡されることになる。したがって以後の工程において、
ＴＦＴ５の静電気破壊を防止することができる。
なお、上記実施例ではショートリング６の形成を、ゲー
ト電極配線２とその一部であるゲート電極端子２ａおよ
び端部２ｂの形成と同時に行う場合について示したが、
これに限らずソース電極配線３とその一部であるソース
電極端子３ａおよび端部３ｂの形成と同時に行うように
してもよい。
ト電極配線２とその一部であるゲート電極端子２ａおよ
び端部２ｂの形成と同時に行う場合について示したが、
これに限らずソース電極配線３とその一部であるソース
電極端子３ａおよび端部３ｂの形成と同時に行うように
してもよい。
以上のようにこの発明によれば、行電極配線および列電
極配線の端部材料に比べてエツチング耐性の小さい導電
材料で短絡配線が形成されるので、製造工程の途中で短
絡配線をエツチングして行電極配線および列電極配線の
端部間を切り離したあとも、行電極配線および列電極配
線の端部を残すことができ、したがって製造工程の途中
で各種検査を行って再度行電極配線および列電極配線の
端部間を短絡する短絡配線を形成することができるとい
う効果がある。
極配線の端部材料に比べてエツチング耐性の小さい導電
材料で短絡配線が形成されるので、製造工程の途中で短
絡配線をエツチングして行電極配線および列電極配線の
端部間を切り離したあとも、行電極配線および列電極配
線の端部を残すことができ、したがって製造工程の途中
で各種検査を行って再度行電極配線および列電極配線の
端部間を短絡する短絡配線を形成することができるとい
う効果がある。
第１図はこの発明によるマトリクス型表示装置の製造方
法を適用した液晶表示装置の途中の製造工程におけるＴ
ＦＴアレイ基板の一部を示す平面図、第２図は第１図の
Ｂ−８矢祝断面図、第３図はマトリクス型表示装置の従
来の製造方法の途中の製造工程におけるＴＦＴアレイ基
板の概略構成を示す構成図、第４図は第３図の構成の一
部を拡大して示す平面図、第５図は第４図のΔ’−Ａ矢
視断面図である。 図において、１は透明絶縁基板、２はゲート電極配線、
２ｂはゲート電極配線端部、３はソース電極配線、３ｂ
はソース電極配線端部、４はＴＦＴ、６はショートリン
グ、８は下地部材である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第 図 第 図 ８：下で部材
法を適用した液晶表示装置の途中の製造工程におけるＴ
ＦＴアレイ基板の一部を示す平面図、第２図は第１図の
Ｂ−８矢祝断面図、第３図はマトリクス型表示装置の従
来の製造方法の途中の製造工程におけるＴＦＴアレイ基
板の概略構成を示す構成図、第４図は第３図の構成の一
部を拡大して示す平面図、第５図は第４図のΔ’−Ａ矢
視断面図である。 図において、１は透明絶縁基板、２はゲート電極配線、
２ｂはゲート電極配線端部、３はソース電極配線、３ｂ
はソース電極配線端部、４はＴＦＴ、６はショートリン
グ、８は下地部材である。 なお、各図中同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 第 図 第 図 ８：下で部材
Claims (1)
- （１）複数本の行電極配線と、この行電極配線と交差す
る複数本の列電極配線と、前記行電極配線と列電極配線
の各交差部においてそれぞれ行電極配線と列電極配線の
間に接続されるスイッチング素子とを同一基板上に形成
したマトリクス型表示装置の製造方法において、 製造工程の途中で、すべての行電極配線および列電極配
線の端部間を短絡する短絡配線を、行電極配線および列
電極配線の端部材料に比べてエッチング耐性の小さい導
電材料で前記基板上に形成し、製品を完成させる段階で
前記短絡配線を除去して、すべての行電極配線および列
電極配線の端部間を切り離すようにしたことを特徴とす
るマトリクス型表示装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144307A JPH021826A (ja) | 1988-06-10 | 1988-06-10 | マトリクス型表示装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63144307A JPH021826A (ja) | 1988-06-10 | 1988-06-10 | マトリクス型表示装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH021826A true JPH021826A (ja) | 1990-01-08 |
Family
ID=15359039
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63144307A Pending JPH021826A (ja) | 1988-06-10 | 1988-06-10 | マトリクス型表示装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH021826A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05313194A (ja) * | 1992-05-13 | 1993-11-26 | Nec Kagoshima Ltd | 薄膜トランジスタアレイ基板の製造方法 |
-
1988
- 1988-06-10 JP JP63144307A patent/JPH021826A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05313194A (ja) * | 1992-05-13 | 1993-11-26 | Nec Kagoshima Ltd | 薄膜トランジスタアレイ基板の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100271038B1 (ko) | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) | |
| JP2610328B2 (ja) | 液晶表示素子の製造方法 | |
| JPS61138285A (ja) | 液晶表示素子 | |
| JP3270361B2 (ja) | 薄膜トランジスタアレイ及びその製造方法 | |
| JPH01217423A (ja) | 非晶質シリコン薄膜トランジスタアレイ基板 | |
| JP2812346B2 (ja) | 液晶表示装置及びその製造方法 | |
| JPH07113728B2 (ja) | アクティブマトリクス基板 | |
| JP2003322874A (ja) | 液晶表示素子 | |
| JP2820738B2 (ja) | 液晶表示装置用の薄膜トランジスタとクロスオーバ構体およびその製造法 | |
| JP3133676B2 (ja) | 液晶表示装置 | |
| JPH021826A (ja) | マトリクス型表示装置の製造方法 | |
| JP2870016B2 (ja) | 液晶装置 | |
| US7006166B2 (en) | Liquid crystal display having a member for preventing electrical shorting | |
| JPH05273595A (ja) | 電気光学装置 | |
| JP2687967B2 (ja) | 液晶表示装置 | |
| KR100719916B1 (ko) | 라인 오픈 및 층간 쇼트 리페어용 수단이 구비된 박막트랜지스터 액정표시장치 | |
| JPS6088985A (ja) | 行列型液晶表示パネル | |
| JPH022522A (ja) | Ｔｆｔパネルの製造方法 | |
| JPH0750278B2 (ja) | 液晶表示装置 | |
| JPH06222389A (ja) | アクティブマトリクス型液晶表示素子の製造方法 | |
| JPH02244126A (ja) | 薄膜トランジスタパネルの製造方法 | |
| JPH06130419A (ja) | アクティブマトリクス基板 | |
| JPH10246897A (ja) | 液晶表示装置の製造方法 | |
| JPH10293326A (ja) | 液晶表示装置の製造方法 | |
| JPS62232144A (ja) | 液晶表示装置の修正法 |