JPH02183126A - 温度閾値検知回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （技術分野） 本発明は、ＶＩＥ基準電圧を発生する半導体接合装置と
抵抗体とを具える温度閾値検知回路であって、前記抵抗
体に直列に接続した余色対温度比例（ＰＴＡＴ）電流源
出力部を有するＰＴＡＴ電流発生器と、前記抵抗体の両
端間の電圧がＶＢＥ基準電圧を超えるか否かを検出する
と共に、この検知回路の温度が予め定めた閾値温度以上
又は以下であるかを指示する出力信号を発生する検出手
段とを具える温度閾値検知回路に関するものである。

（従来の技術） 冒頭部で述べた型式の回路は米国特許第４７３３１６２
号明細書から既知である。このような回路は、例えば電
力集積回路において過度温度を検出するのに有用である
。

（発明が解決しようとする課題） 米国特許第４７３３１６２号から既知の回路における半
導体接合装置はバイポーラトランジスタとされ、そのベ
ース−エミッタ接合を抵抗に並列に接続している。この
トランジスタ（２９）は、抵抗両端間の絶対値に比例す
る温度（ＰＴＡＴ）電圧がＶＢＥを超えたときコレクタ
電流をターンオンさせると共に取り出すことにより検出
手段として作用している。この既知の回路のトランジス
タのベース電流はＰＴＡＴ電流を減少させているため、
別のトランジスタ（３０）により補償している。しかし
、補償しても、検出トランジスタ（２９）を流れる電流
は依然として十分規定されていない。このため、ＶＢＥ
電圧が不安定になり、閾値温度も不安定になってしまう
。

既知の回路の別の問題点は、エミッタ接地したバイポー
ラトランジスタ及びコレクタ接地したノ飄イボーラトラ
ンジスタの両方が必要となることであり、例えばＣＭＯ
３技術を用いて構成した場合これら両方のバイポーラト
ランジスタは集積回路において存効に利用することがで
きない。さらに、アイソレーションの問題により、高電
力集積回路の場合有用な型式及び構造形態の適用範囲に
ついてさらに制限されるおそれがある。

従って、本発明の目的は、閾値温度域が改善され高精度
に閾値温度を検知し得る温度検知回路を提供するもので
ある。

（発明の概要） 本発明による温度検知回路は、冒頭部で述べた温度検知
回路において、前記ＰＴＡＴ電流発生器が前記半導体接
合装置に直列に接続した別のＰＴＡＴ電流源出力部を有
し、前記検出手段が、前記抵抗体両端間の降下電圧と前
記接合装置両端間の降下電圧とを比較する電圧比較器を
具えることを特徴とする。半導体接合装置の検出機能を
緩和することにより、■、基準電圧を一層高精度に判別
できる。半導体接合装置を流れる電流のＰＴＡＴ特性に
よりＶＩＥ電圧は温度に対して対数的に増大し、この対
数的な増大により■１の線形温度依存性、すなわち感度
を減少させる傾向がある。

・しかし、臨界温度におけるＶ［ｌＨの精細度を改良す
ることは全体の感度に影響を及ぼすことが見い出されて
いる。原理的に半導体接合装置に定電流を流すことがよ
り良好であるが、高精度に規定された絶対的な基準電流
を発生させるには、閾値温度が実際には十分に規定され
なくなってしまう実際的な問題がある。

半導体接合装置は、例えば簡単な構成のｐｎ接合ダイオ
ードとすることができる。或は、バイポーラトランジス
タで構成することもできる。−例として、半導体接合装
置は基準電圧源に接続したベース端子及び電圧比較器の
一方の入力部に接続したエミッタを有するコレクタ接地
したバイポーラトランジスタを具え、前記抵抗体を、前
記基準電圧源と電圧比較器の別の入力部との間に接続す
る。コレクタ接地したバイポーラトランジスタはＭＯ３
集積回路において有用であり、これに対してフローティ
ング及びエミッタ接地したバイポーラトランジスタはあ
まり有用ではない。へ′イボーラトランジスタはダイオ
ード接続したものとすることができるので、ベースに接
続した基準電圧源は単なるコレクタに接続した供給電圧
源とすることができ、ダイオードではな（トランジスタ
を用いることによりベースにおける基準電圧を供給電圧
とは異なるものとすることができ、これにより例えば比
較器の設計の自由度が一層増大する。

上記ＰＴＡＴ電流発生器は、通過電流密度が相異する２
個の同様な構造の半導体接合装置で構成できる。本明細
書において“′同様な構造の°”という文言は、２個の
半導体装置が一緒に集積化され、或は実効接合区域の既
知の比によって互いに関係付けられていることを意味す
る。電流密度を相異させることは、異なる接合区域を持
たせ及び／又は異なる電流を持たせることにより達成で
きる。

このような半導体接合装置のＶＢｆ電圧における差は絶
対温度に比例することが知られている。電流発生器とし
ての半導体接合装置は、簡単な構成のダイオードとする
ことができ、或はバイポーラトランジスタで構成するこ
ともできる。

ＰＴＡＴ電流源の２個の半導体接合装置の一方の装置は
最初に述べた半導体接合装置をも構成する。このように
構成することにより、空間及び消費電力を節約できる。

特に、基板の局部的部分の温度をモニタすることを望む
場合に有益である。

けだし、基板の対応する位置に半導体装置２個だけを集
積化するだけですみ、検知回路の他の部材は任意の位置
に配置できるからである。

前記ＰＴＡＴ電流発生器を、上記抵抗体と同様に構成さ
れた別の抵抗体を具え、上記抵抗体が前記抵抗体の絶対
値及び処理の変化又は作動条件によって生ずる変化にほ
とんど依存しないように構成する。この抵抗体の電圧は
例えば抵抗体の温度係数の実際の値を知らなくても、２
個の同様な構造の半導体接合装置の■、ＩＥ電圧の差に
直接関連付けられることができる。抵抗体が零ではない
温度係数を有する場合、これら抵抗体は互いに同一の温
度となるように配置される必要があるが、必ずしも温度
がモニタされる位置に配置する必要はない。

前記電圧比較器が第１及び第２の同様な構成のトランジ
スタ回路を具え二各トランジスタ回路が第１及び第２の
主端子と制御端子を有すると共に主端子を介して前記半
導体接合装置及び上記抵抗体にそれぞれ直列に接続され
、第２トランジスタ回路の制御端子を、第１トランジス
タ回路の制御端子及び第２の主端子に接続し、前記電圧
比較器の出力信号が、第２のトランジスタ回路の第２主
端子に又は第２主端子の信号から発生するように構成す
る。このような構成の比較器は閾値温度以上又は以下の
抵抗又は半導体接合装置を流れる電流に影響を及ぼすが
、比較器の構造を簡単で小型のものとすることができる
。勿論、比較器として通常の差動増幅器を用いることも
可能である。

前記ＰＴＡＴ電流発生器を構成する半導体接合装置並び
に個別に設けた場合の半導体接合装置を、最大許容作動
温度が閾値温度に対応する電力半導体装置に接近して集
積化することができる。この回路は、オーバヒート防止
装置を含むいわゆる゛インテリジエンビ°電力基板の一
部を構成する。

本発明による検知回路は調整することなく高精度に検知
できる共に集積化処理の広い範囲について適用できる大
きな利点を具えている。同様に、最初に述べた接合装置
がＰＴＡＴ電流発生器の一部で構成される場合、回路の
わずかな一部の部分だけを、温度検知すべき基板上の部
分に配置するだけですむ特有の利点が達成される。例え
ば抵抗体を含む回路の残りの部材は基板の所望の位置に
配置できる。

前記各半導体接合装置を、基準電圧源に接続したベース
電極を有するコレクタ接地したトランジスタを具え、前
記電力半導体装置が縦型半導体装置とされると共に集積
回路の基体区域によって形成される主電極を有し、この
基体区域が前記コレクタ接地した半導体装置のコレクタ
を構成し又はコレクタに接続する。このような構成は、
温度検知回路を電力半導体装置と同一の処理工程で製造
する実施例の一例であり、この電力半導体装置は例えば
縦型ＭＯ３ＦＥＴ　（ドレイン領域が基板で構成される
）又は縦型バイポーラトランジスタ（コレクタが基板で
構成される）とすることができる。

以下、図面に基いて本発明の詳細な説明する。

（実施例） 第１図ａは第１の既知の型式の温度検知回路（例えば、
ドイツ連邦共和国特許出願第３４１５７６４号公報に記
載されている）の特性を示し、同図において温度に依存
する第１信号■１が一定の基準信号である第２信号Ｖ２
と対比させている。これら２個の信号■１及び■２は温
度Ｔについてプロットする。所望の閾値温度Ｔ、を、温
度Ｔ、に対する許容公差温度範囲と共に温度軸上に明記
する。

この回路を利用して電力集積回路チィップを過剰加熱か
ら回避することを希望する場合、−例として温度Ｔｃは
１５０°Ｃ±５　’Ｃに設定できる。換言すれば、出力
信号が“０°゛から“１”°に変化する実際の閾値温度
は、第１図ａに示すように１４５°Ｃ〜１５５°Ｃの範
囲内にある必要がある。

第１の既知の型式の回路において、出力信号は、温度が
Ｖ、＝Ｖ２となる温度以上に昇温した場合その状態が変
化する。グラフに示す実線■１を用いれば、交差点３０
によって規定ささるようにスイッチング温度は明らかに
所望の閾値温度Ｔｃ（１５０”Ｃ）になる。勿論、閾値
検出についてヒステリス特性があることは一般的である
。簡単化するため、本説明においてはヒステリス特性は
無視するものとする。

実線■１は理想状態を表わしているが、実際には信号ｖ
１に変化が生じ、交差点は温度Ｔｃと正確に一致しない
。信号ｖ１の許容範囲の上限及び下限を破線■１′及び
■２′でそれぞれ表示する。

これらの限界線Ｖ　Ｉ　’及びＶ　、　ｌはライン■２
′と１４５’Ｃ及び１５５℃でそれぞれ交差する。勿論
、実際には第２の信号Ｖ２も変化するが、明瞭なものと
するため第１信号ｖ１の変化についてだけ検討すること
とする。

第２図〜第４図は本発明の実施例を示す。尚、同一の構
成要素には同一符号を付して説明する。

説明しようとする実施例はほとんどＣＭＯ３技術で構成
したが、ｎＭＯ３，ｐＭＯ３で同様に構成することもで
き、或は適切な変更を加えることによりバイポーラ技術
で構成することもできる。

第２図は、ｐｎダイオードＤＩの形態をした第１の温度
検知半導体接合装置を含む簡単な回路を示す。このｐｎ
ダイオードＤ１は正の給電ライン１２（ＶＣＣ）に接続
したアノードと符号３２で示す点においてダイオード接
続したＰチャネルトランジスタＰ７のソースに接続した
カソードとを有している。トランジスタＰ７のドレイン
及びゲートを、符号３４で示す位置で第１のＰＴＡＴ電
流源１４に接続する。

集積化抵抗１７１を給電ラインＶＣＣと第２のＰチャネ
ルトランジスタＰ８のソース（３８）との間に接続する
。トランジスタＰ８のドレインを４０において第２のＰ
ＴＡＴ電流２１！Ｘ２２に接続する。

ＰチャネルトランジスタＰ８のゲートをトランジスタＰ
７のゲート及びドレインに接続し、これら２個のトラン
ジスりＲ７及びＲ８は上述した第１及び第２のトランジ
スタ回路すなわち第２図におけるトランジスタ回路１０
１及び１０２をそれぞれ構成する。第１トランジスタ回
路１０１の主端子はダイオードＤＩ及び第１のＰＴＡＴ
電流源１４に直列であり、第２のトランジスタ回路１０
２の主端子は抵抗Ｒ１及び第２のＰＴＡＴ電流源２２に
直列である。第２トランジスタ回路１０２の第２の主端
子（トランジス゛りＲ８のドレイン）の接続点４０を反
転バッファ４２の入力部に接続し、この反転バッファは
例えば簡単なＣＭＯＳインバータとすることができる。

インバータ４２の出力部４４は温度検知回路の出力部を
構成し、動作中論理信号ＯＴを出力する。

動作中、電流源１４及び２２はそれぞれ素子Ｄ１及びＲ
１を介してＰＴＡＴ電流１＋及び■２を流し、トランジ
スタＰ７及びＲ８のソースによって構成されるトランジ
スタ回路１０１及び１０２の第１の主端子に（接続点３
２及び３８）第１及び第２の電圧信号■１及び■２をそ
れぞれ発生する。第２図のトランジスタ回路の信号■１
及び■２の閾値温度Ｔｃ付近の挙動を第１図すのグラフ
に示す。電圧信号■１は温度に対して線形に増大するよ
うに示されるが、勿論ダイオードＤ１を流れるＰＴＡＴ
電流に対する電圧■１の対数的依存性により電圧信号■
１は温度に対して対数的に減少する微小成分も含んでい
る。トランジスタ回路１０１及び１０２並びにインバー
タ４２は、以下で述べるように簡単な構成の比較器とし
て作用する。トランジスタ回路１０１（トランジスタＰ
７）は有効なダイオード接続されているから、電流１１
は回路１０１をいかなるときでも妨げられることな（流
れる。一方、第２トランジスタ回路１０２（）ランジス
タＰ８）を流れる電流は、制御端子（トランジスタＰ８
のゲート）と主端子（トランジスタＰ８のソース）との
間の電圧差によって制御されるので、全第２電流Ｉ２は
第２信号■２が第１信号■１より高いか又は等しいとき
だけ流れる。この第２電流が流れる状態において、第１
図すに示すようにチィップ（基板）の温度は温度Ｔｃ以
下であり、インバータ４２（接続点４０）の出力部の電
圧はハイになり出力信号ＯＴは論理値“０パとなる。

基板温度が温度Ｔ、より高くなると、接続点３８におけ
る第２電圧信号■２は接続点３２の第１電圧信号■１よ
り低くなりはじめ、第２のトランジスタ回路１０２は徐
々にオフ状態となる。この結果、電流Ｉ２及び電圧信号
■２が制限される効果が生じ、閾値温度Ｔ０以上の温度
になると電圧信号■２は第１図すに示す直線からずれる
ことになる。

方、同時に第２トランジスタ回路はオフ状態となると共
に電流源２２は第２電流Ｉ２を維持しようとするため、
インバータ４２の入力部（接続点４０）の電圧が降下し
、この結果Ｔ６以上の温度においてインバータの出力信
号は論理値“ｔ　”となる。

構成を簡単なものとする場合、トランジスタ回路１０１
及び１０２はトランジスタＰ７及びＲ８で構成すること
ができる。電流ミラー回路の構成から周知の原理を理解
すれば、当業者であればより複雑なトランジスタ回路を
用いることができることを理解できる。例えば、各回路
１０１及び１０２はいわゆるカスケード接続又はダーリ
ントン接続した多数のトランジスタを具入ることができ
、−層高い利得つまり閾値温度Ｔｃにおける一方の状態
から他方の状態へのよりシャープな遷移を達成できる。

ダイオードＤ１及びＰＴＡＴ電流は所定の積分処理につ
いて比較的正確であることが知られており、抵抗Ｒ，の
値を選定して所望の閾値温度Ｔｃを与えることもできる
。抵抗Ｒ４の値が都合悪く高くなったり又は低くなった
りするのを回避するため、既知の原理に基いて電流源１
４及び２２を構成するトランジスタの相対的な形態及び
２個のトランジスタ回路１０１及び１０２　　（Ｐ７／
Ｐ８）の相対的な形態を変えることにより電流１１及び
１□の相対強度を調整することができる。

集積回路基板、例えばいわゆる“スマートパワー　（ｓ
ｍａｒｔ−ｐｏ阿ｅｒ　）　”基板の温度をモニタする
ことを希望する場合、少なくともＰＴＡＴ電流源１４及
び２２の温度域知部並びに■１基準ダイオードＤＩをモ
ニタすべき基板上に集積化する。この結果、これら素子
は熱源に近接して熱接触することになる。回路の他の部
分は基板の別の位置又は基板以外の部分に装着できる。

簡単化するため、温度検知回路全体を同一基板上に集積
化するものとする。

集積化することにより、製造後仕上げ加工が不要となる
ように基板を設計できる利点が達成される。

第１図すは第２図〜第４図の新規な回路による温度Ｔに
対する電圧信号Ｖ、及び■２の対応するグラフを示す。

既知の回路の特性（第１図ａ）とは異なり、第２の信号
Ｖ２は、第１の信号Ｖ１の温度変化の方向と反対方向の
温度変化を有している。ただし、理想状態（実線で示す
）における交差点（信号ＯＴが“′０パから“１”°に
変化する点）は所望の閾値温度Ｔｃ　（１５０°Ｃ）で
発生する。

信号■１の変化について解析するため、第１図ａと同様
に上限ラインｖｌ′及び下限ラインｖ　、　ｒｒを表示
し、これらラインを信号ｖ２と１４５°Ｃ及び１５５°
Ｃでそれぞれ交差させる。信号ｖ１とｖ２が互いに反対
の温度係数を有しているため、破線ｖＩ′及びＶ、Ｉ＋
で規定される第１信号Ｖ、の許容変化分は第１の既知の
型式の回路よりもはるかに広くなる。既知の回路では、
第２信号として一定の基準レベルを用いているにすぎな
いからである（第１図ａ参照）。

本発明による互いに反対方向に変化する信号を用いるこ
とにより、信号ｖ１及びｖ２を規定する回路の出力値に
対して一層広い公差が許容される。この効果は全体が集
積化された回路において極めて重要である。けだし、処
理の変動による影響を受けず許容公差が広くなるので良
品の収率が一層高くなるからである。

米国特許第４７３３１６２号に記載されている第２の既
知の型式の温度検知回路も同様にＰＴＡＴ電圧をＶＢＥ
と比較する原理を具体化して鋭敏な閾値温度検出を行っ
ている。一方、冒頭部で述べた理由により、本発明に基
づいて構成した温度検知回路は閾値温度を一層明確に検
知することができる。

さらに、米国特許第４７３３１６２号の検知回路では、
定電流源（３３）が閾値温度を規定する機能を果たして
いるが、定電流源（３３）から発生した定電流（ｘｚｉ
）を規定する具体的手段は全く開示されていない。

これに対して、第３図及び第４図に基づいて詳述する本
発明の詳細な実施例は必要な構成要件全体を具え、しか
も典型的な積分処理で比較的明確に規定される回路パラ
メータを用いて閾値温度Ｔｃを決定できる。

第３図は本発明の一実施例を示す。本例は、第１及び第
２電流１１及びＩ２を発生させるように作用する差動増
幅器５２を用いる点を除き第２図の実施例と対応してい
る。従来技術から種々のＰＴＡＴ電流、源が既知である
から、その詳細な説明は省略する。

差動増幅器５２は、ロングテールベア接続した２個のｐ
形トランジスタＰ１及びＰ２　（エンハンスメント形）
を具え、これらトランジスタの共通ソース電流１　ｓｓ
は別のｐ形トランジスタＰ３を介して給電線１２から供
給する。トランジスタＰｉ、　Ｉ’２のドレインは、ダ
イオード接続したトランジスタＮ１及びトランジスタＮ
２によりそれぞれ構成されるｎチャネル電流ミラー作動
負荷を介して他方の給電線３６（ＶＳＳ）に接続する。

２個のｎ形トランジスタＮ３＾及びＮ３Ｂは、トランジ
スタＰ２及びＮ２のドレインの接合部５４に接続したゲ
ートを有し、差動増幅器５２の第１及び第２の出力トラ
ンジスタをそれぞれ構成する。

第１出力トランジスタＮ３＾のドレインを接続部５８に
おいて第１の集積化したｎ−ｐ−ｎバイポーラトランジ
スタＱＡのエミッタに接続し、このバイポーラトランジ
スタＯＡのコレクタを給電線１２（Ｖｃｃ）に接続する
。第２出力トランジスタＮ３Ｂのドレインは抵抗Ｒ２を
経て接続部６２に接続する。接続部６２を別の抵抗Ｒ３
を経て第２の集積化したｎ−ｐ−ｎバイポーラトランジ
スタロＢのエミッタに接続し、このバイポーラトランジ
スタのコレクタも給電線１２（ＶｃＣ）に接続する。第
２のバイポーラトランジスタＱＢは第１のバイポーラト
ランジスタＯＡの実効エミッタ領域よりも３倍（既知の
ものとする）大きな実効エミッタ領域を有している。

バイポーラトランジスタＱＡ（Ｘｉ）及びＱＢ、（ＸＪ
）のベースをバイアスライン６６に接続し、このバイア
スラインをダイオードに接続したｐ形ＭＯＳトランジス
タＰ６を介して給電線１２（Ｖｃｃ）に接続する。接続
部５８（バイポーラトランジスタＯＡのエミッタと出力
トランジスタＮ３へのドレインとの接続部）をトランジ
スタＰ２のゲートに接続し、このトランジスタＰ２は差
動増幅器５２の反転入力部（−）を構成する。接続部６
２（抵抗Ｒ２とＲ３との接続部）をトランジスタＰ１の
ゲートに接続し、このトランジスタＰ１は差動増幅器５
２の非反転入力部（＋）を構成する６動作中、ダイオー
ド接続したｐ形トランジスタＰ６は、バイアスライン６
６をＶｃｃより数ボルト低い電圧Ｖｌ１１に維持するよ
うに作用する。これにより、差動増幅器５２の動作に対
して十分な“ヘッドルーム（Ｈｅａｄｒｏｏｍ）　”が
形成される。差動増幅器５２の出力トランジスタＮ３Ａ
及びＮ３Ｂから第１及び第２のバイポーラトランジスタ
ＱＡ　（Ｘｉ）及び口Ｂ（ＸＪ）を経て電流１３Ａ及び
１３ｍを取り出す。

出力トランジスタＮ３Ａ及びＮ３Ｂが整合する場合、電
流１：ｌＡ及びｈｌｌは等しくする必要がある。従って
、第１のバイポーラトランジスタロＡ　（Ｘｉ）の電流
密度は第２のバイポーラトランジスタＱＢ　（ＸＪ）の
電流密度の３倍大きくなる。従って、２個ゲバイボーラ
トランジスタロＡ及び０８間のヘースーエミンタ間の電
圧降下に電位差ＶＡＢが生じ、この電位差は次 式で与えられる。

Ｔ ＶＡＩ・□　ｆｆ、（Ｊ） ここで、ｋはボルツマン定数（１，３８Ｘ１０−２３ジ
ユール・ケルビン−１）、Ｔは絶対ケルビン温度、ｑは
素電荷（１，６Ｘ　１０’−”クーロン）、及びＬ（Ｊ
）はＪの自然対数である。従って、電位差Ｖ□は絶対温
度Ｔに比例する電圧となることは明らかである。バイポ
ーラトランジスタロＡ及びＱＢのベースは共にバイアス
ライン６６（Ｖｏｎ）に接続されているから、ＰＴＡＴ
電圧差ＶＡＢがこれらトランジスタのエミッタ間に発生
する。同時に、出力トランジスタＮ３Ａ及びＮ３Ｂから
差動増幅器５２の（（）入力部及び（−）入力部に到る
フィードバックにより接続点５Ｂ（−）及び６２（÷）
における電圧が等しくなる。すなわち、ＰＴＡＴ電圧信
号ＶＡＢが抵抗Ｒ３の両端間に発生し、電流Ｉ３Ｒも絶
対温度に比例することになる（ＰＴＡＴ）。

ｒ　３１　　＝ＶＡＩ／Ｒ３ 第３のｎ形出力トランジスタＮ４のゲートも第１及び第
２の出力トランジスタＮ３Ａ及びＮ３Ｂのゲートと同様
に接続点５４に接続する。従って、この第３の出力トラ
ンジスタＮ４は電流１１Ａ及びＴｌ１ｌに比例する電流
Ｉ４が発生する。この電流■、はｐ形電流ミラー回路の
ダイオード接続した入力トランジスタＰ５に供給され、
この電流ミラー回路の出力トランジスタＰ３は差動増幅
器５２に対してバイアス電流１ｏを供給する。トランジ
スタＮ３Ａ、　Ｎ３Ｂ、Ｎ４．　Ｒ５及びＲ３を適切に
構成することにより、このフィードバックバイアス回路
はシステマテイックなオフセット誤差を除去することが
でき、このオフセット誤差は差動増幅器５２が非有限負
荷を駆動する場合に発生する。このバイアス技術は本願
と関連する英国特許出願筒８８２０８３６．８号に詳細
に記載されている。この特許出願には不所望なラッチア
ップ条件を回避するのに必要な回路も記載されているが
、簡単化するため本願の第３図にはその回路を省略した
。

接続点５４は第４及び第５の出力トランジスタＮ５及び
Ｎ６にもそれぞれ接続する。トランジスタＮ５の主電流
通路はダイオードＤ１及びダイオード接続した第１トラ
ンジスタ回路１０１　（）ランジスタＰ７）に直列に接
続され、第１の電流源１４を構成して第１電流１１を供
給する。トランジスタＮ６の主電流通路は抵抗Ｒ１及び
第２トランジスタ回路１０２０ランジスタＰ８）に直列
に接続され、第２電流源を構成して第２電流Ｉ２を供給
する。ダイオードＤ１及び抵抗Ｒ１を流れる電流はＰＴ
ＡＴ基準電流となる。けだし、これらの素子は、周知の
電流ミラー原理により出力トランジスタＮ３＾及びＮ３
Ｂを流れるＰＴＡＴ電流１３Ａ及びＩ’３１１と関連す
るからである。抵抗Ｒ３を適当に選択することにより、
電流■１及びＩ２は共に調整することができ、これら電
流の相対値はトランジスタＮ５及びＲ６の相対的な形態
を調整することにより調整できる。

電流１１におけるＰＴＡＴの変化は、第１信号ｖ１に実
質的な変化を発生しない。けだし、ダイオード接続した
トランジスタＤ１が非線形特性を有しているからである
。一方、第２電流Ｉ２のＰＴＡＴ変化により、絶対温度
Ｔが増加するに従って第２信号ｖ２に十分に規定された
下向きの変化が発生する。これにより既知の回路よりも
感度が一層改善される。この変化は抵抗Ｒ１の温度係数
によって生ずるいかなる変化に対しても付加され、この
温度係数によって生ずる変化を用いて回路の感度を増大
することができる。抵抗Ｒ１の温度係数が十分に規定さ
れず閾値温度を規定する上で十分な信頼度がない場合、
抵抗Ｒ３も抵抗Ｒ１と同一の処理によって集積化するこ
とにより自動的に補償することができる。この場合、抵
抗Ｒ１とＩ１３は温度に対して（処理による変動に対し
ても）互いに同一特性を生じ、しかも抵抗Ｒ３はＰＴＡ
Ｔ電流■１及びＩ２を規定する作用も果たすから、抵抗
Ｒ１の値の変化によって生ずるおそれのある信号ｖ２の
いかなる変化も、対応する抵抗Ｒ３の値の変化によって
生ずる電流【１及びＩ２め対応する変化により相殺され
ることになる。

ＰＴＡＴ電流Ｉ、及びＩ２を発生させる図示の回路は、
抵抗Ｒ２及びＲ３が既知の原理に基づく正しい比例関係
にある場合高精度な“バンドギャップ（ｂａｎｄｇａｐ
）　”基準電圧源Ｖｂ９として用いることもできる。こ
のため、第３図において２個の出力端子７０及び７２を
それぞれバイアスライン６６（Ｖａｎ）及びトランジス
タＮ３Ｂのドレインに接続し、この結果外部回路により
バンドギャップ基準電圧源として用いることができる。

第４図は本発明による温度検知回路の別の実施例を示す
。本例は第３図の実施例と同様な構成をしているが、差
動増幅器５２のダイオード０１及び第４出力トランジス
タＮ５を個別に設けていない点が相違する。このため、
第１のバイポーラトランジスタＱＡを第１の温度検知接
合装置（Ｄｌ）として用い、−層小型な構造とする。

また、本例では、トランジスタ回路１０１及び１０２（
Ｒ７，Ｒ８）によって構成される簡単な比較手段は用い
ないものとする。その代りに、抵抗Ｒ１をバイアスライ
ン６６（Ｖａｓ）と第２の電流源２２（トランジスタＮ
６のドレイン）との間に直接接続する。差動信号Ｖ、−
Ｖ２は通常の電圧比較器８ｏにより検知され、この電圧
比較器は接続部５８（バイポーラトランジスタＱＡのエ
ミッタ及びトランジスタＮ３＾のドレイン）に接続した
非反転入力部と抵抗Ｒ１及び第５出力トランジスタＮ６
　（第２電流源）のドレインに接続した反転入力部８４
とを有している。比較器８ｏの出力部は温度検知回路の
出力部４４　（ＯＴ）を形成する。

前述した実施例で説明したように、抵抗Ｒ２及びＲ３の
値を適切に選択することにより、本例の回路は端子７０
と７２との間でバンドギャップ基準電圧ｖ、９を発生す
る。

第４図の実施例は、温度検知すべき基板の同一部分に組
み込まれる温度検知部品の数を減少できる大きな利点が
ある。実際に適用する場合、温度検知部品ＤＩ、　ＱＡ
及びＯＢを電力半導体装置に接近して又はそめ中に組み
込み高い温度遷移を時間的に検出する必要があるため、
部品点数を減少できる効果は極めて重要である。抵抗Ｒ
１及びＲ３が同一特性を有するように製造され、温度検
知においていかなる作用も果たさず、しかも第４図の回
路を用いる場合、２個のバイポーラトランジスタ旧及び
ＱＢだけを基板の対応する部分に配置するだけですみ、
回路の構造を相当簡単化できる。

上述した実施例では、特定の導電形のＭＯＳ　　）ラン
ジスタを含む構成としたが、反対導電形の半導体装置及
び反対極性の信号を用いる回路にも適用でき、さらにバ
イポーラ半導体装置を用いる回路にも適用することがで
きる。さらに、上述した実施例では例えば差動増幅器や
電流ミラー回路等の周知の機能を達成する回路構成とし
て特別な形態の回路を用いたが、上述した回路構成だけ
に限定されず、同一の機能を達成する他の種々の回路を
用いることもできる。さらに、当該技術分野で周知のよ
うに、フィードバックによりヒステリシス特性をもたせ
ることも可能である。

さらに、温度検知素子として単一のダイオードやバイポ
ーラトランジスタを用いたが、感度をあげるために縦続
接続した複数のダイオードやトランジスタを用いること
もでき、或いは抵抗体を用いて単一のバイポーラトラン
ジスタにいわゆるＶＢＥ増倍器を形成することも可能で
ある。尚、Ｖ　ＢＥを増大させるために継続接続したト
ランジスタを利用する例は、１９８８年に発行された雑
誌“ＥＳＳＣＩＩ？Ｃ”の第２０７〜２１０頁に記載さ
れている論文“ア　シーモス　バンドギャップ　リファ
レンス　ライズリデユースト　オフセット　センシティ
ビイティ（Ａ　ＣＭＯＳ　ｂａｎｄｇａｐ　ｒｅｆｆｅ
ｒｅｎｃｅ　ｗｉｔｈ　ｒｅｄｕｃｅｄ　ｏｆｆｓｅｔ
ｓｅｎｓＨｉｖｉ　ｔｙ）”　ジー・ホール（Ｇ、　ｌ
１ｏｌｌｅ）著に記載されている。

本発明は上述した実施例だけに限定されず種々の変形や
変更が可能である。

【図面の簡単な説明】

第１図ａ及びｂは既知の回路の特性及び本発明による回
路の特性を示すグラフ、 第２図は本発明の第１実施例の構成を示す回路図、 第３図は本発明による温度検知回路の第２実施例の詳細
な構成を示す回路図、 第４図は本発明による温度検知回路の第３実施例を示す
回路図である。 １２、３６・・・給電線 １４、２２・・・電流源 ４２・・・インバータ ５２・・・差動増幅器 １０１、１０２・・・トランジスタ回路（（ｌ　ｌ　Ｐ
ＲＩＯＲＡＲＴ （ｂ３

Claims (1)

1. 【特許請求の範囲】 １、Ｖ＿Ｂ＿Ｅ基準電圧を発生する半導体接合装置と抵
   抗体とを具える温度閾値検知回路であって、前記抵抗体
   に直列に接続した絶対温度比例 （ＰＴＡＴ）電流源出力部を有するＰＴＡＴ電流発生器
   と、前記抵抗体の両端間の電圧がＶ＿Ｂ＿Ｅ基準電圧を
   超えるか否かを検出すると共に、この検知回路の温度が
   予め定めた閾値温度以上又は以下であるかを指示する出
   力信号を発生する検出手段とを具える温度閾値検知回路
   において、前記ＰＴＡＴ電流発生器が前記半導体接合装
   置に直列に接続した別のＰＴＡＴ電流源出力部を有し、
   前記検出手段が、前記抵抗体両端間の降下電圧と前記接
   合装置両端間の降下電圧とを比較する電圧比較器を具え
   ることを特徴とする温度閾値検知回路。 ２、前記半導体接合装置が、基準電圧源に接続したベー
   ス端子及び電圧比較器の一方の入力部に接続したエミッ
   タを有するコレクタ接地したバイポーラトランジスタを
   具え、前記抵抗体を、前記基準電圧源と電圧比較器の別
   の入力部との間に接続したことを特徴とする請求項１に
   記載の温度閾値検知回路。 ３、前記ＰＴＡＴ電流発生器が、通過電流密度が互いに
   相異する２個の同様な構造の半導体接合装置を具えるこ
   とを特徴とする請求項１又は２に記載の温度閾値検知回
   路。 ４、前記ＰＴＡＴ電流発生器を構成する２個の同様な構
   造の半導体接合装置が、上記半導体接合装置をも構成す
   ることを特徴とする請求項３に記載の温度閾値検知回路
   。 ５、前記ＰＴＡＴ電流発生器が、上記抵抗体と同様に構
   成された別の抵抗体を具え、上記抵抗体が前記抵抗体の
   絶対値及び処理の変化又は作動条件によって生ずる変化
   にほとんど依存しないように構成したことを特徴とする
   請求項２、３又は４に記載の温度閾値検知回路。 ６、前記電圧比較器が第１及び第２の同様な構成のトラ
   ンジスタ回路を具え、各トランジスタ回路が第１及び第
   ２の主端子と制御端子を有すると共に主端子を介して前
   記半導体接合装置及び上記抵抗体にそれぞれ直列に接続
   され、第２トランジスタ回路の制御端子を、第１トラン
   ジスタ回路の制御端子及び第２の主端子に接続し、前記
   電圧比較器の出力信号が、第２のトランジスタ回路の第
   ２主端子に又は第２主端子の信号から発生するように構
   成したことを特徴とする請求項１から５までのいずれか
   １項に記載の温度閾値検知回路。 ７、前記ＰＴＡＴ電流発生器を構成する半導体接合装置
   並びに個別に設けた場合の半導体接合装置を、電力半導
   体装置に接近して集積化し、この電力半導体装置の最大
   許容作動温度が閾値温度に対応することを特徴とする請
   求項３に記載の温度閾値検知回路。 ８、前記各半導体接合装置が、基準電圧源に接続したベ
   ース電極を有するコレクタ接地したトランジスタを具え
   、前記電力半導体装置が縦型半導体装置とされると共に
   集積回路の基体区域によって形成される主電極を有し、
   この基体区域が前記コレクタ接地した半導体装置のコレ
   クタを構成し又はコレクタに接続されていることを特徴
   とする請求項７に記載の温度閾値検知回路。