JPH02184072A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPH02184072A JPH02184072A JP1003931A JP393189A JPH02184072A JP H02184072 A JPH02184072 A JP H02184072A JP 1003931 A JP1003931 A JP 1003931A JP 393189 A JP393189 A JP 393189A JP H02184072 A JPH02184072 A JP H02184072A
- Authority
- JP
- Japan
- Prior art keywords
- light
- region
- imaging device
- transistor
- light receiving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/80—Constructional details of image sensors
- H10F39/802—Geometry or disposition of elements in pixels, e.g. address-lines or gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/18—Complementary metal-oxide-semiconductor [CMOS] image sensors; Photodiode array image sensors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、固体撮像装置にかかるものであり。
特に、光ニューラルネットワーク（神経回路網）などの
二次元光学信号処理に好適な固体撮像装置に関するもの
である。
二次元光学信号処理に好適な固体撮像装置に関するもの
である。
［従来の技術］
従来の固体撮像装置としては、第８図に示すようなＭＯ
Ｓ型の受光素子を多数二次元配列して、第９図に示すよ
うな回路構成としたものがある。
Ｓ型の受光素子を多数二次元配列して、第９図に示すよ
うな回路構成としたものがある。
まず、第８図を参照しながら、受光素子の構成について
説明する。同図において１例えばＮ型のシリコン基板１
０の主面側には、Ｐ型のエピタキシャル層による分離基
板領域１２が形成されており、この表面側には、Ｎ型の
受光領域（ソース領域）１４．Ｎ型のドレイン領域１６
が各々形成されている。
説明する。同図において１例えばＮ型のシリコン基板１
０の主面側には、Ｐ型のエピタキシャル層による分離基
板領域１２が形成されており、この表面側には、Ｎ型の
受光領域（ソース領域）１４．Ｎ型のドレイン領域１６
が各々形成されている。
これらの受光領域１４及びドレイン領域１６の間には、
シリコン酸化膜による絶縁膜１８を介して読み出し用ゲ
ート電極２０が設けられている。
シリコン酸化膜による絶縁膜１８を介して読み出し用ゲ
ート電極２０が設けられている。
また、トレイン領域１６上には、ドレイン電極２２が設
けられている。なお１分離基板領域１２は、基板ｌＯを
介してアースされている。
けられている。なお１分離基板領域１２は、基板ｌＯを
介してアースされている。
以上の各部のうち、Ｐ型の分離基板領域１２とＮ型の受
光領域１４との境界部分には、ＰＮ接合によるフォトダ
イオードＤが形成されており、ＭＯＳトランジスタはス
イッチング素子として動作する。
光領域１４との境界部分には、ＰＮ接合によるフォトダ
イオードＤが形成されており、ＭＯＳトランジスタはス
イッチング素子として動作する。
このような受光素子の動作を説明すると、まず、フォト
ダイオードＤを適宜の電圧Ｅに充電する。この状態で光
信号が矢印ＦＡで示すようにフォトダイオードＤに入射
すると、その強度に応じて電荷が発生し、充電電圧の一
部が放電する。
ダイオードＤを適宜の電圧Ｅに充電する。この状態で光
信号が矢印ＦＡで示すようにフォトダイオードＤに入射
すると、その強度に応じて電荷が発生し、充電電圧の一
部が放電する。
この状態で、ゲート電極２０にパルスを入力すると、Ｍ
ＯＳトランジスタがオンとなって、フォトダイオードＤ
が再び電圧Ｅまで充電される。すなわち、入射光強度に
対応するドレイン電流が流れることとなる。このドレイ
ン電流の値が、負荷抵抗（図示せず）により電圧信号に
変換されて出力される。
ＯＳトランジスタがオンとなって、フォトダイオードＤ
が再び電圧Ｅまで充電される。すなわち、入射光強度に
対応するドレイン電流が流れることとなる。このドレイ
ン電流の値が、負荷抵抗（図示せず）により電圧信号に
変換されて出力される。
次に、第９図を参照しながら、以上のような素子を二次
元配列した撮像装置について説明する。
元配列した撮像装置について説明する。
同図において、二次元状に配列されたＭＯＳトランジス
タｑｉｊは、各行ごとにゲートが共通の選択線ｋｉに接
続されており、各列ごとにドレインが共通の選択線ｅｊ
に接続されている６例えば、ＭＯ３Ｉ−ランジスタｃｔ
２３のゲートは選択線に２に接続されており、そのドレ
インは選択線β３に接続されている。また、各ＭＯ５Ｉ
−ランジスタｑ１ｊのソースには、上述したフォトダイ
オードＤｌｊが各々接続されている。
タｑｉｊは、各行ごとにゲートが共通の選択線ｋｉに接
続されており、各列ごとにドレインが共通の選択線ｅｊ
に接続されている６例えば、ＭＯ３Ｉ−ランジスタｃｔ
２３のゲートは選択線に２に接続されており、そのドレ
インは選択線β３に接続されている。また、各ＭＯ５Ｉ
−ランジスタｑ１ｊのソースには、上述したフォトダイ
オードＤｌｊが各々接続されている。
選択線ｋｉは、垂直シフトレジスフ２４に各々接続され
ており１選択線［ｊは、水平読み出しゲート列ａｊの主
電極側を介して水平読み出し出力端子２８に各々接続さ
れている。また、水平読み出しゲート列ａｊのゲートに
は、水平シフトレジスタ２６が各々接続されており、シ
フトパルスが各々入力されるようになっている。
ており１選択線［ｊは、水平読み出しゲート列ａｊの主
電極側を介して水平読み出し出力端子２８に各々接続さ
れている。また、水平読み出しゲート列ａｊのゲートに
は、水平シフトレジスタ２６が各々接続されており、シ
フトパルスが各々入力されるようになっている。
次に１以上のような構成の撮像装置の動作について説明
する。上述したように、各ＭＯＳトランジスタｑｉｊの
フォトダイオードＤｉｊは、所定の電圧に充電される。
する。上述したように、各ＭＯＳトランジスタｑｉｊの
フォトダイオードＤｉｊは、所定の電圧に充電される。
この状態で、フォトダイオードＤｉｊに光が入射すると
、各入射光強度に応じてフォトダイオードＤｉｊの放電
が行なわれる。
、各入射光強度に応じてフォトダイオードＤｉｊの放電
が行なわれる。
他方、垂直シフトレジスタ２４では、選択線ｋｉに順に
選択パルスが出力されており、水平シフトレジスタ２６
では、水平読み出しゲート列ａｊのゲートに順に選択パ
ルスが出力されている。これによって、ＭＯＳトランジ
スタｑｉｊが順に選択されており、選択されたＭＯＳト
ランジスタｑｉｊのゲートに垂直シフトレジスタ２４か
らの選択パルスが人力され、ドレインは出力端子２８に
接続されることとなる。
選択パルスが出力されており、水平シフトレジスタ２６
では、水平読み出しゲート列ａｊのゲートに順に選択パ
ルスが出力されている。これによって、ＭＯＳトランジ
スタｑｉｊが順に選択されており、選択されたＭＯＳト
ランジスタｑｉｊのゲートに垂直シフトレジスタ２４か
らの選択パルスが人力され、ドレインは出力端子２８に
接続されることとなる。
従って、出力端子２８からは、ＭＯＳトランジスタｑｌ
ｊのフォトトランジスタＤｉｊの充電電流が順に流れる
こととなり、これは負荷抵抗（図示せず）によって電圧
信号に変換される。
ｊのフォトトランジスタＤｉｊの充電電流が順に流れる
こととなり、これは負荷抵抗（図示せず）によって電圧
信号に変換される。
［発明が解決しようとする課題］
以上のように、ＭＯＳ型の固体撮像装置では、蓄積電荷
の充放電によって信号の読み出しが行なわれている。こ
のため、−度受光信号の読み出しが行なわれると、かか
る受光信号を再びそのフォトダイオードから読み出すこ
とはできない。
の充放電によって信号の読み出しが行なわれている。こ
のため、−度受光信号の読み出しが行なわれると、かか
る受光信号を再びそのフォトダイオードから読み出すこ
とはできない。
従って、例えば二次元の画像処理において同一画素信号
を２度読み出したいような場合、Ｘ。
を２度読み出したいような場合、Ｘ。
Ｙの２方向に分離して信号を読み出したいような場合に
は、かかるＭＯＳ型の固体撮像装置を利用することがで
きない。
は、かかるＭＯＳ型の固体撮像装置を利用することがで
きない。
本発明は、かかる点に鑑みてなされたもので。
同一画素の受光信号を２度に渡って良好に読み出すこと
ができるＭＯＳ型の固体搬像装置を提供することを、そ
の目的とするものである。
ができるＭＯＳ型の固体搬像装置を提供することを、そ
の目的とするものである。
［課題を解決するための手段］
本発明の一つは、トランジスタの一方の主電極領域に外
部からの入射光による電荷蓄積領域が形成されている受
光素子において：前記電荷蓄積領域に、同一の入射光に
対して各々独立して電荷蓄積可能な第１及び第２の受光
領域を設け：これら第１及び第２の受光領域に対し、各
々独立して電荷の放出を行なう第１及び第２のトランジ
スタを設けたことを特徴とするものである。
部からの入射光による電荷蓄積領域が形成されている受
光素子において：前記電荷蓄積領域に、同一の入射光に
対して各々独立して電荷蓄積可能な第１及び第２の受光
領域を設け：これら第１及び第２の受光領域に対し、各
々独立して電荷の放出を行なう第１及び第２のトランジ
スタを設けたことを特徴とするものである。
他の発明は、以上のような受光素子を、一次元又は二次
元状に多数配列したものである。
元状に多数配列したものである。
［作用］
本発明によれば、外部からの光入射によって。
第１及び第２の受光領域で電荷の蓄積が独立して行なわ
れる。これらの蓄積電荷は、第１及び第２のトランジス
タで独立して各々読み出される。
れる。これらの蓄積電荷は、第１及び第２のトランジス
タで独立して各々読み出される。
すなわち、同一の入射光に対する情報は、２度に渡って
読み出される。
読み出される。
［実施例］
以下１本発明の実施例について、添付図面を参照しなが
ら説明する。なお、上述した従来例と同様の構成部分に
ついては、同一の符号を用いることとする。
ら説明する。なお、上述した従来例と同様の構成部分に
ついては、同一の符号を用いることとする。
第１図には、本発明の一実施例にかかる固体撮像装置に
おける１画素を構成する受光素子の構成例が示されてい
る。同図において、上述したフォトダイオードＤを形成
する受光領域１４の下層側には、Ｐ型の層を挟んでＮ型
の第２の受光領域３０が形成されている。そして、この
受光領域３０と分離基板領域１２とのＰＮ接合によって
、第２のフォトダイオードＥが形成されている。
おける１画素を構成する受光素子の構成例が示されてい
る。同図において、上述したフォトダイオードＤを形成
する受光領域１４の下層側には、Ｐ型の層を挟んでＮ型
の第２の受光領域３０が形成されている。そして、この
受光領域３０と分離基板領域１２とのＰＮ接合によって
、第２のフォトダイオードＥが形成されている。
次に、分離基板領域１２の主面側には、受光領域３０に
近接してＮ型のドレイン領域３２が形成されており、両
者の間には、絶縁膜１８を介してゲート電極３４が形成
されている。また、トレイン領域３２には、ドレイン電
極３６が設けられている。
近接してＮ型のドレイン領域３２が形成されており、両
者の間には、絶縁膜１８を介してゲート電極３４が形成
されている。また、トレイン領域３２には、ドレイン電
極３６が設けられている。
すなわち、分離基板領域１２と受光領域１４との接合に
よって形成されたフォトダイオードＤの充放電は、トレ
イン領域１６．ゲート電極２０゜下レイン電極２２を有
する第１のＭＯＳ）ランジスタｑによって行なわれるよ
うになっている。これに対し、分離基板領域１２と受光
領域３０との接合によって形成されたフォトダイオード
Ｅの充放電は、ドレイン領域３２．ゲート電極３４．ド
レイン電極３６を有する第２のＭＯ５Ｉ−ランジスタｒ
によって行なわれるようになっている。
よって形成されたフォトダイオードＤの充放電は、トレ
イン領域１６．ゲート電極２０゜下レイン電極２２を有
する第１のＭＯＳ）ランジスタｑによって行なわれるよ
うになっている。これに対し、分離基板領域１２と受光
領域３０との接合によって形成されたフォトダイオード
Ｅの充放電は、ドレイン領域３２．ゲート電極３４．ド
レイン電極３６を有する第２のＭＯ５Ｉ−ランジスタｒ
によって行なわれるようになっている。
このように、本実施例では、入射光が二つの受光領域で
受光されるようになっている６６例えば、８００ｎｍ付
近の波長の光（赤外ｍ）は、シリコン素材に対して表面
から約３０μｍ程度の深部まで侵入する。６００〜７０
０ｎｍの波長でも、表面から数μｍ−１０μｍ程度の深
さまで侵入する。従って、何れの受光領域においても、
信号検出が可能である。
受光されるようになっている６６例えば、８００ｎｍ付
近の波長の光（赤外ｍ）は、シリコン素材に対して表面
から約３０μｍ程度の深部まで侵入する。６００〜７０
０ｎｍの波長でも、表面から数μｍ−１０μｍ程度の深
さまで侵入する。従って、何れの受光領域においても、
信号検出が可能である。
次に、第２図を参照しながら、前記受光素子の主要な製
造工程について説明する。Ｎ初に、基板ｌＯ上のＰ型の
エピタキシャル層である分離基板領域１２の主面側に、
Ｎ層４０が形成される（同図ＴＡＩ参照）１次に、この
Ｎ層４０に、その一部が残るように、２層４２が形成さ
れる（同図Ｔ８）参照）、これによって、第２の受光領
域３０が形成される。
造工程について説明する。Ｎ初に、基板ｌＯ上のＰ型の
エピタキシャル層である分離基板領域１２の主面側に、
Ｎ層４０が形成される（同図ＴＡＩ参照）１次に、この
Ｎ層４０に、その一部が残るように、２層４２が形成さ
れる（同図Ｔ８）参照）、これによって、第２の受光領
域３０が形成される。
次に、分離基板領域１２及びＰ領域４２の主面側に、Ｎ
型の第１の受光領域１４． ドレイン領域１６．３２
が各々形成される（同図（Ｃ１参照）。
型の第１の受光領域１４． ドレイン領域１６．３２
が各々形成される（同図（Ｃ１参照）。
次に、ゲート絶縁用の絶縁層４４が、受光領域１４．３
０とトレイン領域１６．３２との間に各々形成され（同
図（ロ）参照）、更にその上にゲート電１４２０．３４
が各々形成される（同図（Ｅｌ 参照）、そして、ドレ
イン領域１６．３２の部分を除いて主面側に絶縁膜１８
が形成され（同図（Ｆｌ参照）、更に、トレイン領域１
６．３２上には、ドレイン電極２２．３６が各々形成さ
れる（同図（Ｇｌ参照）。
０とトレイン領域１６．３２との間に各々形成され（同
図（ロ）参照）、更にその上にゲート電１４２０．３４
が各々形成される（同図（Ｅｌ 参照）、そして、ドレ
イン領域１６．３２の部分を除いて主面側に絶縁膜１８
が形成され（同図（Ｆｌ参照）、更に、トレイン領域１
６．３２上には、ドレイン電極２２．３６が各々形成さ
れる（同図（Ｇｌ参照）。
以上のような受光素子が複数−次元状ないし二次元状に
配列されて、固体撮像装置が構成される。第３図には、
二次元の固体撮像装置の一部分が示されている。各ＭＯ
Ｓトランジスタ間には、素子分離層４６が形成されてお
り、ドレイン電極２２．３６は、信号読み出し用の選択
線４８゜５０に各々接続されている。これらの選択線４
８．５０は１図示しない絶縁層によって絶縁されている
。また、ゲート電極２０．３４も、図示しない選択線に
各々接続されている。
配列されて、固体撮像装置が構成される。第３図には、
二次元の固体撮像装置の一部分が示されている。各ＭＯ
Ｓトランジスタ間には、素子分離層４６が形成されてお
り、ドレイン電極２２．３６は、信号読み出し用の選択
線４８゜５０に各々接続されている。これらの選択線４
８．５０は１図示しない絶縁層によって絶縁されている
。また、ゲート電極２０．３４も、図示しない選択線に
各々接続されている。
次に、第４図を参照しながら、本実施例にかかる二次元
の損保装置について説明する。同図において、単一の画
素に相当する受光素子は、第１図に示したように、二つ
のＭＯＳ）ランジスタｑｉｊ、ｒｉｊと、二つのフォト
ダイオードＤｉｊ、Ｅｉｊを各々有している（ｉ＝ｌ〜
ｘ。
の損保装置について説明する。同図において、単一の画
素に相当する受光素子は、第１図に示したように、二つ
のＭＯＳ）ランジスタｑｉｊ、ｒｉｊと、二つのフォト
ダイオードＤｉｊ、Ｅｉｊを各々有している（ｉ＝ｌ〜
ｘ。
ｊ＝ｌ＝ｙ）。
これらのうち、ＭＯＳ）−ランジスタｑｉｊ。
フォトダイオードＤｉｊの接続は、上述した従来技術と
同様である。
同様である。
次に、同様に二次元状に配列された第２の受光領域３０
に対応するＭＯ３Ｉ−ランジスクｒｉｊは、各列ごとに
ゲートが共通の選択線ｍｊに接続されており、各行ごと
にドレインが共通の選択線ｎｉに接続されている６例え
ば。
に対応するＭＯ３Ｉ−ランジスクｒｉｊは、各列ごとに
ゲートが共通の選択線ｍｊに接続されており、各行ごと
にドレインが共通の選択線ｎｉに接続されている６例え
ば。
ＭＯＳトランジスタｒ２１のゲートは選択線ｍｌに接続
されており、そのトレインは選択線ｎ２に接続されてい
る。また、各ＭＯＳｌ−ランジスタｒｉｊのソースには
、上述したフォトダイオードＥｉｊが各々接続されてい
る。
されており、そのトレインは選択線ｎ２に接続されてい
る。また、各ＭＯＳｌ−ランジスタｒｉｊのソースには
、上述したフォトダイオードＥｉｊが各々接続されてい
る。
選択線ｍｊは、水モシフトレジスタ５２に各々接続され
ており、選択線ｎｉは、垂直読み出しゲート列ｂｉの主
電極側を介して垂直読み出し出力端子５４に各々接続さ
れている。また、垂直読み出しゲート列ｂｉのゲートに
は、垂直シフトレジスフ５６が各々接続されており、シ
フトパルスが各々入力されるようになっている。
ており、選択線ｎｉは、垂直読み出しゲート列ｂｉの主
電極側を介して垂直読み出し出力端子５４に各々接続さ
れている。また、垂直読み出しゲート列ｂｉのゲートに
は、垂直シフトレジスフ５６が各々接続されており、シ
フトパルスが各々入力されるようになっている。
次に、上記実施例の全体的動作について説明する。まず
、垂直シフトレジスフ２４及び水平シフトレジスフ２６
によってＭＯ５Ｉ−ランジスタｑｉｊをスイッチングし
、これによってフォトダイオードＤｉｊから信号を読み
出す動作ば、上述した従来例と同様である。すなわち、
水平読み出し出力端子２８からは、各フォトダイオード
Ｄｉｊからの受光信号が水平方向に順に出力される。
、垂直シフトレジスフ２４及び水平シフトレジスフ２６
によってＭＯ５Ｉ−ランジスタｑｉｊをスイッチングし
、これによってフォトダイオードＤｉｊから信号を読み
出す動作ば、上述した従来例と同様である。すなわち、
水平読み出し出力端子２８からは、各フォトダイオード
Ｄｉｊからの受光信号が水平方向に順に出力される。
次に、第２のフォトダイオードＥｉｊにおける信号読み
出しについて説明する。この場合も、上述したように、
各ＭＯ５）ランジスタｒｌｊのフォトダイオードＥｉｊ
は、所定の電圧に充電される。この状態で、フォトダイ
オードＥｉｊに光が入射すると、各入射光強度に応じて
フォトダイオードＥｉｊの放電が行なわれる。
出しについて説明する。この場合も、上述したように、
各ＭＯ５）ランジスタｒｌｊのフォトダイオードＥｉｊ
は、所定の電圧に充電される。この状態で、フォトダイ
オードＥｉｊに光が入射すると、各入射光強度に応じて
フォトダイオードＥｉｊの放電が行なわれる。
他方、水平シフトレジスタ５２では、選択線ｍｊに順に
選択パルスが出力されており、垂直シフトレジスタ５６
では、垂直読み出しゲート列ｂｉのゲートに順に選択パ
ルスが出力されている。これによって、ＭＯＳトランジ
スタｒｉｊが順に選択されており、選択されたＭＯＳト
ランジスタｒｉｊのゲートに水平シフトレジスタ５２か
らの選択パルスが人力され、ドレインは出力端子５４に
接続されることとなる。
選択パルスが出力されており、垂直シフトレジスタ５６
では、垂直読み出しゲート列ｂｉのゲートに順に選択パ
ルスが出力されている。これによって、ＭＯＳトランジ
スタｒｉｊが順に選択されており、選択されたＭＯＳト
ランジスタｒｉｊのゲートに水平シフトレジスタ５２か
らの選択パルスが人力され、ドレインは出力端子５４に
接続されることとなる。
従って、出力端子５４からは、ＭＯＳ）−ランジスタｒ
ｉｊのフォトトランジスタＥｉｊの充ｉ！電流が順に流
れることとなり、これは負荷抵抗（図示せず）によって
電圧信号に変換される。すなわち、垂直読み出し出力端
子５４からは、各フォトダイオードＥｉｊからの受光信
号が垂直方向に順に出力される。
ｉｊのフォトトランジスタＥｉｊの充ｉ！電流が順に流
れることとなり、これは負荷抵抗（図示せず）によって
電圧信号に変換される。すなわち、垂直読み出し出力端
子５４からは、各フォトダイオードＥｉｊからの受光信
号が垂直方向に順に出力される。
このように、本実施例によれば、受光信号は、出力端子
２８．５４から、水平、垂直両方向独立に出力されるこ
ととなる。
２８．５４から、水平、垂直両方向独立に出力されるこ
ととなる。
次に、第５図〜第７図を参照しながら、本発明の他の実
施例について説明する。これらの実施例は、ニューロコ
ンピュータを光学的ハードウェアとして実現した場合の
応用例である。Ｎ個のニューロンのネットワークにおけ
る各ニューロンの出力状態は、行列−ベクトル積で近似
的に表わされる（例えば、テレビジョン学会誌 Ｖｏｌ
、４２゜Ｎｏ、９（１９８８１，Ｐ９３１〜Ｐ９３６参
照）。
施例について説明する。これらの実施例は、ニューロコ
ンピュータを光学的ハードウェアとして実現した場合の
応用例である。Ｎ個のニューロンのネットワークにおけ
る各ニューロンの出力状態は、行列−ベクトル積で近似
的に表わされる（例えば、テレビジョン学会誌 Ｖｏｌ
、４２゜Ｎｏ、９（１９８８１，Ｐ９３１〜Ｐ９３６参
照）。
このような行列−ベクトル積を演算する光学系は、同文
献によれば、第５図に示すような基本構成となる。同図
において、ベクトル情報Ｖｊは、発光素子アレイ６０か
ら出力される。これらの光は、レンズ系（図示せず）に
よって扇状ビームとなるように波面変換され、光学マス
クＴｉｊのｊ列線分のみを一様に照射する。ここで、光
学マスフＴｉｊの各大きさを光透過率として与えておく
と、その出力強度は、Ｔｉｊ−Ｖｊに比例する。
献によれば、第５図に示すような基本構成となる。同図
において、ベクトル情報Ｖｊは、発光素子アレイ６０か
ら出力される。これらの光は、レンズ系（図示せず）に
よって扇状ビームとなるように波面変換され、光学マス
クＴｉｊのｊ列線分のみを一様に照射する。ここで、光
学マスフＴｉｊの各大きさを光透過率として与えておく
と、その出力強度は、Ｔｉｊ−Ｖｊに比例する。
次に、このような光学マスクＴｉｊからの出力光は、レ
ンズ系（図示せず）によって、すべてのｉ成分が受光素
子アレイ６２の一つに集光される。従って、ｉ番目の受
光素子出力ｔＪｉは、Ｕｉ＝Ｔｉ１．ＶＩ＋Ｔｉ２．Ｖ
２＋ ・・・・・・＋Ｔｉｊ、Ｖｊ となり、受光素子出力に行列−ベクトル積が得られる。
ンズ系（図示せず）によって、すべてのｉ成分が受光素
子アレイ６２の一つに集光される。従って、ｉ番目の受
光素子出力ｔＪｉは、Ｕｉ＝Ｔｉ１．ＶＩ＋Ｔｉ２．Ｖ
２＋ ・・・・・・＋Ｔｉｊ、Ｖｊ となり、受光素子出力に行列−ベクトル積が得られる。
このような行列−ベクトル演算器の光学マスクＴｉｊの
代りに、第６図に示すような撮像装置６４と発光ダイオ
ードアレイ６６とを組み合わせたものを使用すれば、光
学７２２１１５前後のレンズ系が不要となる。同図（Ａ
）に示すものは、撮像装置６４と発光ダイオードアレイ
６６とを対向させたものであり、同図ｉ８）に示すもの
は、ｍ像装置６４と発光ダイオードアレイ６６との間に
レンズ６８を設けたものである。
代りに、第６図に示すような撮像装置６４と発光ダイオ
ードアレイ６６とを組み合わせたものを使用すれば、光
学７２２１１５前後のレンズ系が不要となる。同図（Ａ
）に示すものは、撮像装置６４と発光ダイオードアレイ
６６とを対向させたものであり、同図ｉ８）に示すもの
は、ｍ像装置６４と発光ダイオードアレイ６６との間に
レンズ６８を設けたものである。
以上の場合において、撮像装置６４としては、第７図に
示すものが使用される。同図に示すものは、上述した第
４図のものにおいて１選択線ｋｉにコードデータ入力用
ゲー）ｇａｉが各々接続されており、選択線ｍｊにコー
ドデータ人力用ゲートｇｂｊが各々接続された構成とな
っている。
示すものが使用される。同図に示すものは、上述した第
４図のものにおいて１選択線ｋｉにコードデータ入力用
ゲー）ｇａｉが各々接続されており、選択線ｍｊにコー
ドデータ人力用ゲートｇｂｊが各々接続された構成とな
っている。
これらのゲートｇａｉ、ｇｂｊは、いずれも主電極の一
方がアースに接続されており、ゲートにパルスが入力さ
れると、接続されている選択線がアースされることとな
る。すなわち、その選択線に接続されているフォトダイ
オードからの信号は読み出されないこととなる。これら
のゲートｇａｉ、ｇｂｊのゲートに、入力されるパルス
処理により、行列の信号を自由に使い分け１種々の演算
が可能となる。
方がアースに接続されており、ゲートにパルスが入力さ
れると、接続されている選択線がアースされることとな
る。すなわち、その選択線に接続されているフォトダイ
オードからの信号は読み出されないこととなる。これら
のゲートｇａｉ、ｇｂｊのゲートに、入力されるパルス
処理により、行列の信号を自由に使い分け１種々の演算
が可能となる。
このように、第６図の実施例によれば、光学マスクＴｉ
ｊのパターン変更を容易かつ迅速に行なうことができる
とともに、ＸないしＹ方向の演算処理を自由に行なって
二次元画像処理を簡単に行なうことができる。
ｊのパターン変更を容易かつ迅速に行なうことができる
とともに、ＸないしＹ方向の演算処理を自由に行なって
二次元画像処理を簡単に行なうことができる。
なお、本発明は、何ら上記実施例に限定されるものでは
なく、例えば、各部の導電型をＰＮ逆にしても本発明は
成り立つものである。また、形状寸法なども、必要に応
じて適宜設定してよい。
なく、例えば、各部の導電型をＰＮ逆にしても本発明は
成り立つものである。また、形状寸法なども、必要に応
じて適宜設定してよい。
また、上記実施例では、二次元状に受光素子を配列した
撮像装置としたが、−元払に配列してもよい。
撮像装置としたが、−元払に配列してもよい。
［発明の効果Ｊ
以上説明したように１本発明によれば、受光領域を重ね
て形成することとしたので、同一画素の受光信号を２度
に渡って良好に読み出すことができるという効果がある
。
て形成することとしたので、同一画素の受光信号を２度
に渡って良好に読み出すことができるという効果がある
。
第１図は本発明の一実施例における受光素子の一例を示
す構成図、第２図は第１図の受光素子の主要な製造工程
を示す説明図、第３図は第１図の受光素子によって構成
された本発明の一実施例を示す主要部の斜視図、第４図
は本発明の一実施例の回路図、第５図はニューロコンピ
ュータにおける行列−ベクトル演算器の例を示す説明図
、第６図は第５図の演算器に対して本発明を適用した他
の実施例を示す説明図、第７図は第６図の実施例におけ
る撮像装置の回路図、第８図は従来の受光素子の例を示
す説明図、第９図は従来の搬像装置の例を示す回路図で
ある。 １２・・・ソース領域、１４．３０・・・受光領域、１
６．３２・・・ドレイン領域、ｌ ８−・・絶縁膜。 ２０．３４・・・ゲートｉ！極、２２．３６・・・トレ
イン電極、２４．５６・・・垂直シフトレジスフ、２６
゜５２・・・水平シフトレジスタ、ａｊ、ｂｉ・・−ゲ
ート列、ｋｉ、（ｌｊ、ｍｊ、ｎｉ−選択線、Ｄｉｊ。 Ｅｉｊ・・・フォトダイオード、ｒｉｊ、ｑｉｊ＝・Ｍ
ＯＳトランジスタ。 特許出願人 日本ビクター株式会社 代表者 垣木邦夫 第 〃ｎ 溶 閃 第 図 第 図
す構成図、第２図は第１図の受光素子の主要な製造工程
を示す説明図、第３図は第１図の受光素子によって構成
された本発明の一実施例を示す主要部の斜視図、第４図
は本発明の一実施例の回路図、第５図はニューロコンピ
ュータにおける行列−ベクトル演算器の例を示す説明図
、第６図は第５図の演算器に対して本発明を適用した他
の実施例を示す説明図、第７図は第６図の実施例におけ
る撮像装置の回路図、第８図は従来の受光素子の例を示
す説明図、第９図は従来の搬像装置の例を示す回路図で
ある。 １２・・・ソース領域、１４．３０・・・受光領域、１
６．３２・・・ドレイン領域、ｌ ８−・・絶縁膜。 ２０．３４・・・ゲートｉ！極、２２．３６・・・トレ
イン電極、２４．５６・・・垂直シフトレジスフ、２６
゜５２・・・水平シフトレジスタ、ａｊ、ｂｉ・・−ゲ
ート列、ｋｉ、（ｌｊ、ｍｊ、ｎｉ−選択線、Ｄｉｊ。 Ｅｉｊ・・・フォトダイオード、ｒｉｊ、ｑｉｊ＝・Ｍ
ＯＳトランジスタ。 特許出願人 日本ビクター株式会社 代表者 垣木邦夫 第 〃ｎ 溶 閃 第 図 第 図
Claims (2)
- （１）トランジスタの一方の主電極領域に外部からの入
射光による電荷蓄積領域が形成されている受光素子にお
いて、 前記電荷蓄積領域に、同一の入射光に対して各々独立し
て電荷蓄積可能な第１及び第２の受光領域を設け、これ
ら第１及び第２の受光領域に対し、各々独立して電荷の
放出を行なう第１及び第２のトランジスタを設けたこと
を特徴とする受光素子。 - （２）トランジスタの一方の主電極領域に外部からの入
射光による電荷蓄積領域が形成されている受光素子が、
一次元又は二次元状に多数配列された固体撮像装置にお
いて、 前記各受光素子の電荷蓄積領域に、同一の入射光に対し
て各々独立して電荷蓄積可能な第１及び第２の受光領域
を設け、これら第１及び第２の受光領域に対し、各々独
立して電荷の放出を行なう第１及び第２のトランジスタ
を設けたことを特徴とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003931A JPH02184072A (ja) | 1989-01-11 | 1989-01-11 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1003931A JPH02184072A (ja) | 1989-01-11 | 1989-01-11 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02184072A true JPH02184072A (ja) | 1990-07-18 |
Family
ID=11570884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1003931A Pending JPH02184072A (ja) | 1989-01-11 | 1989-01-11 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02184072A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5677041A (en) * | 1993-03-25 | 1997-10-14 | Texas Instruments Incorporated | Integrated circuits formed in radiation sensitive material and method of forming same |
| US6246102B1 (en) * | 1990-09-28 | 2001-06-12 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
| JP2007036202A (ja) * | 2005-07-27 | 2007-02-08 | Magnachip Semiconductor Ltd | 高解像度ｃｍｏｓイメージセンサのためのスタック型ピクセル |
| JP2007194488A (ja) * | 2006-01-20 | 2007-08-02 | Sony Corp | 固体撮像装置 |
| JP2007524985A (ja) * | 2003-02-19 | 2007-08-30 | マイクロン テクノロジー インコーポレイテッド | Ｃｍｏｓ画像センサおよびその製造方法 |
| WO2008026660A1 (en) * | 2006-09-01 | 2008-03-06 | Sharp Kabushiki Kaisha | Solid state image pickup device and electronic information apparatus |
-
1989
- 1989-01-11 JP JP1003931A patent/JPH02184072A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6246102B1 (en) * | 1990-09-28 | 2001-06-12 | Texas Instruments Incorporated | Integrated circuits, transistors, data processing systems, printed wiring boards, digital computers, smart power devices, and processes of manufacture |
| US5677041A (en) * | 1993-03-25 | 1997-10-14 | Texas Instruments Incorporated | Integrated circuits formed in radiation sensitive material and method of forming same |
| US5691089A (en) * | 1993-03-25 | 1997-11-25 | Texas Instruments Incorporated | Integrated circuits formed in radiation sensitive material and method of forming same |
| US5942374A (en) * | 1993-03-25 | 1999-08-24 | Texas Instruments Incorporated | Integrated circuits formed in radiation sensitive material and method of forming same |
| JP2007524985A (ja) * | 2003-02-19 | 2007-08-30 | マイクロン テクノロジー インコーポレイテッド | Ｃｍｏｓ画像センサおよびその製造方法 |
| JP2007036202A (ja) * | 2005-07-27 | 2007-02-08 | Magnachip Semiconductor Ltd | 高解像度ｃｍｏｓイメージセンサのためのスタック型ピクセル |
| JP2007194488A (ja) * | 2006-01-20 | 2007-08-02 | Sony Corp | 固体撮像装置 |
| WO2008026660A1 (en) * | 2006-09-01 | 2008-03-06 | Sharp Kabushiki Kaisha | Solid state image pickup device and electronic information apparatus |
| JP2008060476A (ja) * | 2006-09-01 | 2008-03-13 | Sharp Corp | 固体撮像装置および電子情報機器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6101232A (en) | Active pixel sensor with intra-pixel charge transfer | |
| US6878918B2 (en) | APS pixel with reset noise suppression and programmable binning capability | |
| US5815608A (en) | Apparatus and method for sensing and processing images | |
| JP4009761B2 (ja) | 固体撮像素子 | |
| JPH01157175A (ja) | インテリジェントスキャン撮像センサ及び画像の走査方法 | |
| KR102333891B1 (ko) | 고체 촬상 장치 | |
| JP3965049B2 (ja) | 撮像装置 | |
| US5748232A (en) | Image sensor and driving method for the same | |
| JPH02184072A (ja) | 固体撮像装置 | |
| TWI413241B (zh) | Solid-state imaging device | |
| JPH0414545B2 (ja) | ||
| JPS6058781A (ja) | 固体撮像装置 | |
| JPS58125952A (ja) | 原稿読取装置 | |
| JP3607074B2 (ja) | 画像感知および処理のための装置 | |
| JPS59108460A (ja) | 固体撮像装置 | |
| US5285234A (en) | Phase difference detecting type autofocusing device including an optical system having first and second lenses | |
| US20220109801A1 (en) | Coded aperture focal plane array | |
| US20230142858A1 (en) | Image sensor | |
| Elloumi et al. | Study of a photosite for snapshot video | |
| JPS62206878A (ja) | 固体撮像素子 | |
| USRE27951E (en) | Device for converting a physical pattern into an electric signal as a function of time utilizing an analog shift register | |
| CN116419081A (zh) | 图像传感器像素、像素阵列及时序方法 | |
| Lungu | A New electronic image array: The Active pixel charge injection device | |
| JPH0562868B2 (ja) | ||
| JPS63187974A (ja) | 固体撮像装置の信号読み出し方法 |