JPH02184816A - アクティブマトリックス形液晶表示装置 - Google Patents

アクティブマトリックス形液晶表示装置

Info

Publication number
JPH02184816A
JPH02184816A JP405389A JP405389A JPH02184816A JP H02184816 A JPH02184816 A JP H02184816A JP 405389 A JP405389 A JP 405389A JP 405389 A JP405389 A JP 405389A JP H02184816 A JPH02184816 A JP H02184816A
Authority
JP
Japan
Prior art keywords
liquid crystal
same
display
signal
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP405389A
Other languages
English (en)
Inventor
Junji Matsuzawa
順二 松澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Development and Engineering Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Device Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Device Engineering Co Ltd filed Critical Toshiba Corp
Priority to JP405389A priority Critical patent/JPH02184816A/ja
Publication of JPH02184816A publication Critical patent/JPH02184816A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) この発明は、薄膜トランジスタ・アレイを用いる形式の
アクティブマトリックス形液晶表示装置に係り、特にそ
の駆動手段を改良したアクティブマトリックス形液晶表
示装置に関する。
(従来の技術〉 近年、薄膜1ヘランジスタ(以下TFTと略記〉をスイ
ッチング素子としてマトリックスアレイに組込んで液晶
パネルを駆動させるアクティブマトリックス形液晶表示
装置の開発が盛んにおこなわれている。
第5図にその一例を示す。この従来のアクティブマトリ
ックス形液晶表示装置は、複数行(n本)のアドレス線
(Yl)、・・・(Yn)と複数列(m本)の信号線(
Xl)、・・・(Xm)が直交配置され、その交点のそ
れぞれに丁FT(1)と、画素表示電極(2)、液晶層
(3)および対向共通電極(4)をもつ液晶セル(5)
の画素表示電極(2)とが配置されている。そして、同
−行上に位置するTFT(1)のゲー[・電極がそれぞ
れ共通のアドレス線(Yl)。
・・・(Yn )に、同一列上に位置するTFT(1)
のドレイン電極がそれぞれ共通の信号線(Xl)、・・
・(Xm>に接続されている。ざらに、その複数行のア
ドレス線(Yl)、・・・(Yn)はアドレス線駆動回
路(6)に、また複数列の信号線(Xl)。
・・・(Xm )は信号線駆動回路(7)に接続されて
いる。
上記アドレス線駆動回路(6)は、その入力端子(8)
、 (9)に供給される垂直走査スタートパルスおよび
垂直シフトクロックパルスより走査信号をつくり、アド
レス線(Yl)、・・・(Yn )を順次走査する。ま
た、信号線駆動回路(7)は、その入力端子(10)、
 (11)に供給される水平スタートパルスおよび水平
シフトクロックパルスよりサンプルパルスをつくり、他
の入力端子(12)に供給される1フレーム毎に極性の
反転された表示信号をサンプルホールドして、信号線(
Xl)、・・・(Xm )に供給する。
第6図は、上記第5図に示したアクティブマトリックス
形液晶表示装置の駆動電圧波形図である。同(a)図に
示したvXは信号線(Xl)、・・・(Xm>に供給さ
れる表示信号電圧であり、vYはアドレス線(Yl)、
・・・(Yn )に供給される走査信号電圧である。表
示信号電圧vXは、フレーム周期T毎に極性反転基準電
圧VBを基準として極性が反転する。また、同(b)図
に示したVsは液晶セルの容量に書込んで保持される表
示信号電圧であり、VCは対向共通電極電位である。
ところで、上記走査信号電圧■Yおよび表示信号電圧V
Xがそれぞれアドレス線(Yl)、・・・(Yn)およ
び信号線(Xl)、 ・・・(Xm )に供給されると
、液晶セル(5)の容量には、第6図(b)図に示した
波形の電圧■Sが書込まれ保持されるが、その最終書込
み電圧と保持電圧との間には、レベルシフトΔVを生ず
る。そのため、入力の表示信号電圧Vxが極性反転基準
電圧VBに対して、正極側と負極側とで撮幅が同じであ
ったとしても、液晶セル(5)に印加される電圧■sは
、対向共通電極電位VCに対する正極側と負極側とで値
が相違するようになる。その結果、液晶パネル(5)に
印加される電圧■Sの基本周波数が半分になり、表示に
ちらつき(フリッカ)が発生して画質をいちじるしく劣
化させる。
(発明が解決しようとする課題) 上記のように従来のアクティブマトリックス形液晶表示
装置は、液晶パネルに印加される表示信号電圧VSの実
効値が対向共通電極電位■cに対して正極側と負極側と
で相違するようになり、液晶パネルに印加される表示信
号電圧Vsの基本周波数が半分になるため、表示にちら
つきが発生して画質をいちじるしく劣化させるという問
題がある。
この発明は、上記問題点を解決するためになされたもの
であり、液晶パネルに印加される表示信号電圧vSの基
本周波数が半分になるために発生する表示のちらつきを
なくして、表示を良好にすることを目的とする。
[発明の構成] (課題を解決するための手段) 複数行、複数列、に配置された液晶セルの画素表示電極
のそれぞれに対応してトランジスタからなるスイッチが
設けられ、同−行上に位置する上記トランジスタのゲー
トが同一アドレス線に共通接続されてアドレス駆動回路
に接続され、同一列上に位置する上記トランジスタのド
レイン(またはソース)が同一信号線に共通接続されて
信号線駆動回路に接続されてなるアクティブマトリック
ス形液晶表示装置において、奇数行アドレス線に接続さ
れた各トランジスタのドレイン(またはソース)を第1
信号線駆動回路に接続するとともに、偶数行アドレス線
に接続された各トランジスタのドレイン(またはソース
)を第2信号線駆動回路に接続し、かつ1/2フレーム
周期毎に同じアドレス線を走査することにより、同一液
晶セルに極性の反転した同じ表示信号を172フレーム
周期遅延させて供給するようにしたものである。
(作 用) 上記のように複数行のアドレス線を奇数行、偶数行に区
分して、奇数行アドレス線に接続された各トランジスタ
のドレイン(またはソース)を第1信号線駆動回路に、
また偶数行アドレス線に接続された各トランジスタのド
レイン(またはソース)を第2信号線駆動回路に接続し
、かつ1/2フレーム周期毎に同じアドレス線を走査す
ることにより、同一液晶セルに1度書込んだ表示信号と
極性を反転させた表示信号とを172フレーム周期遅延
させて書込むようにすると、同一液晶セルに印加さる表
示電圧の波形の位相が172フレーム周期毎に180°
ずれ、従来の駆動手段にくらべてフリッカの周波数成分
を2倍にすることができ、表示のちらつきを感じにくく
することができる。
(実施例) 以下、図面を参照してこの発明を実施例に基づいて説明
する。
第1図にこの発明の一実施例であるアクティブマトリッ
クス形液晶表示装置の構成を示す。この液晶表示装置の
液晶パネル(20)は、第2図に示すように、複数行の
アドレス線(Yl)、 ・・・(Yn )と複数列の信
号線(Xl)、・・・(Xm )および(X′1)、・
・・(X’m)が直交配置され、その交点にそれぞれT
FT(1)と液晶セル(5)の画素表示電極(2)が配
置されてされている。その同一行上に位置するTFT(
1)のゲート電極は、それぞれ共通のアドレス線(Yl
)、・”(Yn)に接続され、また同一列上に位置する
TFT(1)のドレイン電極は、それぞれ共通の信号線
(Xl)、・”(Xm)、(X’1)、・・・(X’m
>に接続されている。そして、この例の液晶表示装置で
は、上記複数行のアドレス線(Yl)、・・・(Yn)
を奇数アドレス線(Yl>、(Y3)、・・・(YK−
1>、(YK +1> 。
・・・(Yn−1>(ただしに、nは偶数)と偶数アド
レス線(Y2)、(Y4)、・・・(YK ) 、  
(YK +2>、・・・(Yn )との2グループに分
け、これに対応して信号線駆動回路を2つに分けて、奇
数アドレス線(Yl>、(Y3)、・・・(YK−1>
(YK+1>、 ・・・(Yn−1>に接続されている
TFT(1)のドレイン電極に接続される信号線(Xl
)。
・・・(Xm)を信号線駆動回路I (21a)に、偶
数アドレス線(Y2 >、(Y4)、・・・(Yに)。
(YK+2>、・・・(Yn)に接続される信号線(X
’1) 、 ・” (X’m )を信号線駆動回路II
 (21b)に接続している。また、アドレス線(Yl
)、・・・(Yn)も2グループに分け、その(Yl)
(Y2)、・・・(YK−1>をアドレス線駆動回路■
(22a)に、(YK ) 、  (YK +1> 、
 ”・(Yn )をアドレス線駆動回路I (22b)
に接続している。なお、第2図において、(2)は液晶
、(3)は対向共通電極である。
上記アドレス線駆動回路■およびfl (22a) 。
(22b) ハ、それぞれの入力端子(23a)、 (
24a)、および(23b)、 (24b)に供給され
る垂直走査スタートパルスおよび垂直シフトクロックパ
ルスより走査信号をつくり、上記アドレス線(Yl>、
(Y2 >。
・・・(YK−1>および偶数アドレス線(YK)。
(YK+1)、・・・(Yn)を順次同じタイミングで
走査する。また、信号線駆動回路工および■(21a)
、 (21b)は、それぞれ入力端子(25a)、 (
26a)。
および(25b)、 (26b)に供給される水平走査
スタートパルスおよび水平シフトクロックパルスよりサ
ンプルパルスをつくり、他の入力端子(27a) 。
(27b)に供給される表示信号工および表示信号■を
それぞれホールドして、各信号線駆動回路工おヨU I
I (21a)、 (21b)に接続された信号線(X
l)。
・・・(Xm )および(X’1) 、 ・・・(X’
m >を駆動する。
上記信号線駆動回路■に供給される表示信号工の入力端
子(27a)は、切換えスイッチ(29)を介して映像
信号入力端子(30)に接続されている。また、信号線
駆動回路II (21b)に供給される表示信号■の表
示信号入力端子(27b)は、A/D変換器(31)、
1/2フレーム周期分のデータを記憶できるメモリ(3
2)、D/A変換器(33)、反転増幅器(34)およ
び切換えスイッチ(29)を介して、映像信号入力端子
(30)に接続されている。
かくして、上記映像信号入力端子(30)に入力する映
像信号は、A/D変換器(31)によりデジタル信号に
変換されてメモリ(32)に記憶され、タイミングパル
ス発生回路(35)からの信号により1/2フレーム周
期遅らせて、つまりアドレス線(Yl>。
・・・(Yn )の選択と同時にメモリ(32)からデ
ータが読出され、D/A変換器(33)によりアナログ
信号に変換され、さらに反転増幅器(34)により極性
反転される。これにより、反転増幅器(34)の出力に
は、入力端子(30)に入力される信号よりも1/2フ
レーム周期だけ前の信号が得られる。そして、切換えス
イッチ(29)は、上記映像信号入力端子(30)に入
力する映像信号、反転増幅器(34)の出力およびタイ
ミングパルス発生回路(35)からの信号により1水平
走査周期毎に切換えて、表示信号■と表示信号■をつく
る。
第3図にその映像信号と表示信号■および表示信号■の
関係、および、各アドレス線駆動回路■、■から得られ
るアドレス線(Yl)、・・・(Yn)の走査信号の関
係を示す。なお、この第3図において、1日は1水平走
査周期、Tは液晶セルの1フレームの走査期間を示して
いる。
ところで、上記のように各信号を作成すると、第4図(
b)に示すように、液晶セルに印加される表示信号電圧
VSは、1フレーム周期Tに正負の極性のみが異なる同
一信号を書込むことになり、同(a)図に比較して示し
た従来の電圧印加法にくらべてフリッカ−の周波数成分
が高くなる。したがって、たとえば映像信号にNTSC
信号を使用し、ノンインターレースで走査するとすると
、フリッカ−の周波数成分は60H2となり、人間の目
に感じられなくすることができる。
なお、上記実施例では、TFTのドレイン電極に信号線
を接続したが、この丁FTと信号線との接続は、TFT
のソース電極に信号線を接続してもよい。
また、反転増幅器(34)をD/A変換器(33)の後
段に接続したが、これに代えて入力端子(30)とスイ
ッチ(29)との間に挿入してもよい。さらに上記実施
例では、1/2フレーム周期遅延させるのにメモリ(3
2)を用いたが、他の遅延手段、たとえば1画面分のビ
ット数をもつシフトレジスタなどを用いてもよい。
[発明の効果] 液晶パネルの複数行のアドレス線と複数列の信号線との
交点にトランジスタからなるスイッチを設け、その同一
行上に位置するトランジスタのゲートを同一アドレス線
で共通接続し、その複数行のアドレス線を奇数行、偶数
行に区分して、奇数行アドレス線に接続された各トラン
ジスタのドレインまたはソースを第1信号線駆動回路に
、また偶数行アドレス線に接続された各トランジスタの
ドレインまたはソースを第2信号線駆動回路に接続し、
1/2フレーム周期毎に同じアドレス線を走査すること
により、同一液晶セルに1度書込んだ表示信号と極性を
反転させた同じ表示信号を172フレーム周期遅延させ
て書込むようにすると、同一液晶セルに印加ざる表示電
圧の波形の位相が172フレーム周期毎に1800ずら
して、従来の駆動手段にくらべ、フリッカの周波数成分
を2倍にすることができ、表示のちらつきを感じない表
示装置とすることができる。
【図面の簡単な説明】 第1図ないし第4図はこの発明の詳細な説明図で、第1
図はその一実施例であるアクティブマトリックス形液晶
表示装置の構成を示す図、第2図はその液晶パネルの構
成を示す図、第3図はその液晶パネルに印加される各信
号の関係を示す電圧波形図、第4図(a)および(b)
はそれぞれ従来およびこの発明の一実施例の液晶パネル
に印加される表示信号の電圧波形の比較図で、(a)は
従来の液晶パネルに書込み保持される電圧波形、(b)
は上記一実施例における電圧波形、第5図は従来のアク
ティブマトリックス形液晶表示装置の要部構成を示す図
、第6図(a)および(b)はそれぞれその信号線に供
給される表示信号の電圧波形および液晶パネルに書込み
保持される表示信号の電圧波形である。 1・・・薄膜トランジスタ(TFT) 2・・・画素表示電極  3・・・液晶層5・・・液晶
セル    20・・・液晶パネル21a、 21b ・・・信号線駆動回路 22a、 22b ・・・アドレス線駆動回路 29・・・切換えスイッチ 30・・・映像信号入力端子

Claims (1)

  1. 【特許請求の範囲】 複数行、複数列に配置された液晶セルの画素表示電極の
    それぞれに対応してトランジスタからなるスイッチが設
    けられ、同一行上に位置する上記トランジスタのゲート
    が同一アドレス線に共通接続されて走査信号を供給する
    アドレス線駆動回路に接続され、同一列上に位置する上
    記トランジスタのドレイン(またはソース)が同一信号
    線に共通接続されて表示信号を供給する信号線駆動回路
    に接続されてなるアクティブマトリックス形液晶表示装
    置において、 上記複数行のアドレス線のうち、奇数行アドレス線に接
    続された上記各トランジスタのドレイン(またはソース
    )を第1信号線駆動回路に接続するとともに、偶数行ア
    ドレス線に接続された上記各トランジスタのドレイン(
    またはソース)を第2信号線駆動回路に接続し、かつ1
    /2フレーム周期毎に同じアドレス線を走査することに
    より同一液晶セルに極性の反転した同じ表示信号を1/
    2フレーム周期遅延させて供給することを特徴とするア
    クティブマトリックス形液晶表示装置。
JP405389A 1989-01-11 1989-01-11 アクティブマトリックス形液晶表示装置 Pending JPH02184816A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP405389A JPH02184816A (ja) 1989-01-11 1989-01-11 アクティブマトリックス形液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP405389A JPH02184816A (ja) 1989-01-11 1989-01-11 アクティブマトリックス形液晶表示装置

Publications (1)

Publication Number Publication Date
JPH02184816A true JPH02184816A (ja) 1990-07-19

Family

ID=11574144

Family Applications (1)

Application Number Title Priority Date Filing Date
JP405389A Pending JPH02184816A (ja) 1989-01-11 1989-01-11 アクティブマトリックス形液晶表示装置

Country Status (1)

Country Link
JP (1) JPH02184816A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467091A (ja) * 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH05224239A (ja) * 1992-02-18 1993-09-03 Nec Corp アクティブマトリクス液晶表示ディスプレイ
JP2001092426A (ja) * 1999-07-21 2001-04-06 Semiconductor Energy Lab Co Ltd 表示装置
JP2001209357A (ja) * 2000-01-28 2001-08-03 Toshiba Corp 平面表示装置
JP2002182620A (ja) * 2000-06-08 2002-06-26 Matsushita Electric Ind Co Ltd 画像表示装置及び画像表示方法
WO2006098449A1 (ja) * 2005-03-18 2006-09-21 Sharp Kabushiki Kaisha 液晶表示装置
JP2011022591A (ja) * 1999-07-21 2011-02-03 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0467091A (ja) * 1990-07-09 1992-03-03 Internatl Business Mach Corp <Ibm> 液晶表示装置
JPH05224239A (ja) * 1992-02-18 1993-09-03 Nec Corp アクティブマトリクス液晶表示ディスプレイ
US8004483B2 (en) 1999-07-21 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2011022591A (ja) * 1999-07-21 2011-02-03 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US7995015B2 (en) 1999-07-21 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2001092426A (ja) * 1999-07-21 2001-04-06 Semiconductor Energy Lab Co Ltd 表示装置
US8018412B2 (en) 1999-07-21 2011-09-13 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2012073634A (ja) * 1999-07-21 2012-04-12 Semiconductor Energy Lab Co Ltd 液晶表示装置及び電子機器
US8362994B2 (en) 1999-07-21 2013-01-29 Semiconductor Energy Laboratory Co., Ltd. Display device
JP2014002408A (ja) * 1999-07-21 2014-01-09 Semiconductor Energy Lab Co Ltd 液晶表示装置
US8669928B2 (en) 1999-07-21 2014-03-11 Semiconductor Laboratory Co., Ltd. Display device
JP2001209357A (ja) * 2000-01-28 2001-08-03 Toshiba Corp 平面表示装置
JP2002182620A (ja) * 2000-06-08 2002-06-26 Matsushita Electric Ind Co Ltd 画像表示装置及び画像表示方法
WO2006098449A1 (ja) * 2005-03-18 2006-09-21 Sharp Kabushiki Kaisha 液晶表示装置
US7884890B2 (en) 2005-03-18 2011-02-08 Sharp Kabushiki Kaisha Liquid crystal display device

Similar Documents

Publication Publication Date Title
US7215309B2 (en) Liquid crystal display device and method for driving the same
US6614418B2 (en) Active matrix type electro-optical device and method of driving the same
US7148885B2 (en) Display device and method for driving the same
JP3102666B2 (ja) 画像表示装置
KR100272873B1 (ko) 신호선구동회로를감소시킨엑티브매트릭스표시시스템
JP3901048B2 (ja) アクティブマトリクス型液晶表示装置
US4804951A (en) Display apparatus and driving method therefor
US6512505B1 (en) Liquid crystal display apparatus, its driving method and liquid crystal display system
US20040263466A1 (en) Liquid crystal display device and method of driving the same
JPH1073843A (ja) アクティブマトリクス型液晶表示装置
JPH11161243A (ja) 液晶表示装置
JPH07128639A (ja) 表示装置
JP2004101855A (ja) 液晶表示装置及びその駆動方法並びに液晶プロジェクタ装置
JP5299352B2 (ja) 液晶表示装置
JPH11259053A (ja) 液晶表示装置
KR100317823B1 (ko) 평면표시장치와, 어레이기판 및 평면표시장치의 구동방법
JPS61210398A (ja) 液晶表示装置の駆動方法
JP4902185B2 (ja) 表示装置
JPH02184816A (ja) アクティブマトリックス形液晶表示装置
JP2006071891A (ja) 液晶表示装置ならびにその駆動回路および駆動方法
JP2008216893A (ja) 平面表示装置及びその表示方法
JP2004109824A (ja) 電気光学装置、電気光学装置の駆動方法、電気光学装置の駆動回路および電子機器
JP2005091781A (ja) 表示装置およびその駆動方法
JP2001027887A (ja) 平面表示装置の駆動方法
JP3532703B2 (ja) 液晶表示装置およびその駆動方法