JPH02185122A - アナログ信号処理方法 - Google Patents
アナログ信号処理方法Info
- Publication number
- JPH02185122A JPH02185122A JP554789A JP554789A JPH02185122A JP H02185122 A JPH02185122 A JP H02185122A JP 554789 A JP554789 A JP 554789A JP 554789 A JP554789 A JP 554789A JP H02185122 A JPH02185122 A JP H02185122A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- level
- voltage
- analog
- voltage signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003672 processing method Methods 0.000 title claims description 6
- 239000003990 capacitor Substances 0.000 claims abstract description 31
- 238000007599 discharging Methods 0.000 claims abstract description 12
- 238000000034 method Methods 0.000 claims description 6
- 238000006243 chemical reaction Methods 0.000 abstract description 9
- 230000007423 decrease Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、アナログ信号をディジタル形式に変換するた
めのアナログ信号処理方法に関するものである。
めのアナログ信号処理方法に関するものである。
本発明は、所与のアナログ電圧信号のレベルに応じたデ
ィジタル信号を得るため、所定のコンデンサを基準電圧
で充電した後、所定の放電手段によって該コンデンサの
重両を放電させ、この放電により該コンデンサの端子電
圧が所定のレベルにまで低下するのに要した時間に関す
る第1ディジタルデータを得、しかる後上記と同様にし
て上記所与のアナログ電圧信号により充電されたコンデ
ンサの端子電圧が上記所定のレベルにまで低下するのに
要した時間に関する第2ディジタルデータを得、上記第
1及び第2ディジタルデータを比較することにより上記
所与のアナログ電圧信号のレベルに応じたディジタルデ
ータを得るようにしたものである。
ィジタル信号を得るため、所定のコンデンサを基準電圧
で充電した後、所定の放電手段によって該コンデンサの
重両を放電させ、この放電により該コンデンサの端子電
圧が所定のレベルにまで低下するのに要した時間に関す
る第1ディジタルデータを得、しかる後上記と同様にし
て上記所与のアナログ電圧信号により充電されたコンデ
ンサの端子電圧が上記所定のレベルにまで低下するのに
要した時間に関する第2ディジタルデータを得、上記第
1及び第2ディジタルデータを比較することにより上記
所与のアナログ電圧信号のレベルに応じたディジタルデ
ータを得るようにしたものである。
一般に、アナログ信号をディジタル形式に変換する場合
には、アナログ/ディジタル(A/D)変換器が使用さ
れるが、この種の変換器として、例えば逐次比較方式の
A/D変換器が従来から広く使用されている。このA/
D変換器は、帰還回路にA/D変換器が必要となる。
には、アナログ/ディジタル(A/D)変換器が使用さ
れるが、この種の変換器として、例えば逐次比較方式の
A/D変換器が従来から広く使用されている。このA/
D変換器は、帰還回路にA/D変換器が必要となる。
したがって、従来のこの種の技術によると、アナログ信
号をディジタル化しようとする場合、複雑な構成の回路
装置を必要とするため、ディジタル化のために必要なシ
ステムの価格が高くなってしまうという問題点を有して
いる。
号をディジタル化しようとする場合、複雑な構成の回路
装置を必要とするため、ディジタル化のために必要なシ
ステムの価格が高くなってしまうという問題点を有して
いる。
本発明の目的は、したがって、比較的簡単な回路構成で
高精度にてアナログ/ディジタル変換を行なうことがで
きる、アナログ信号処理方法を提供することにある。
高精度にてアナログ/ディジタル変換を行なうことがで
きる、アナログ信号処理方法を提供することにある。
(!lit!を解決するための手段〕
上記目的を達成するための本発明の方法の特徴は、所与
のアナログ電圧信号のレベルに応じたディジタル信号を
得るためのアナログ信号処理方法において、所定のコン
デンサを基準電圧で充電した後、所定の放電手段により
このコンデンサの電荷を放電させ、この放電により上記
コンデンサの端子電圧が所定レベルにまで低下するのに
要した時間に関する第1ディジタルデータを得、しかる
後同様にして上記アナログ電圧信号により充電された上
記コンデンサの端子電圧が上記所定レベルにまで低下す
るのに要した時間に関する第2ディジタルデータを得、
上記第1及び第2ディジタルデータに基づいて上記アナ
ログ電圧信号のレベルに応じたディジタルデータを得る
ようにした点に特徴を有する。
のアナログ電圧信号のレベルに応じたディジタル信号を
得るためのアナログ信号処理方法において、所定のコン
デンサを基準電圧で充電した後、所定の放電手段により
このコンデンサの電荷を放電させ、この放電により上記
コンデンサの端子電圧が所定レベルにまで低下するのに
要した時間に関する第1ディジタルデータを得、しかる
後同様にして上記アナログ電圧信号により充電された上
記コンデンサの端子電圧が上記所定レベルにまで低下す
るのに要した時間に関する第2ディジタルデータを得、
上記第1及び第2ディジタルデータに基づいて上記アナ
ログ電圧信号のレベルに応じたディジタルデータを得る
ようにした点に特徴を有する。
基準電圧により充電された上記コンデンサを所定の放電
手段によって放電させ、上記コンデンサの端子電圧が上
記基準電圧のレベルから所定レベルに達するのに要する
時間は、上記基準電圧のレベルに関連している。同様に
、所与のアナログ電圧信号によりそれと同一のレベルに
充電されたコンデンサを前述の放電手段によって放電さ
せた場合にその充電電圧が放電開始後に上記所定レベル
に達するのに要する時間は、そのアナログ電圧信号のレ
ベルに関連している。この関連性を利用して、第1及び
第2ディジタルデータに基づいて上記アナログ電圧信号
のレベルに応じたディジタルデータが作成される。
手段によって放電させ、上記コンデンサの端子電圧が上
記基準電圧のレベルから所定レベルに達するのに要する
時間は、上記基準電圧のレベルに関連している。同様に
、所与のアナログ電圧信号によりそれと同一のレベルに
充電されたコンデンサを前述の放電手段によって放電さ
せた場合にその充電電圧が放電開始後に上記所定レベル
に達するのに要する時間は、そのアナログ電圧信号のレ
ベルに関連している。この関連性を利用して、第1及び
第2ディジタルデータに基づいて上記アナログ電圧信号
のレベルに応じたディジタルデータが作成される。
以下、図面を参照しながら本発明の一実施例について詳
細に説明する。
細に説明する。
第1図は、本発明の方法により所与のアナログ電圧信号
全処理し、該アナログ電圧信号のレベルに応じたディジ
タル出力を得るためのアナログ/ディジタル(A/D)
変換回路lが示されている。
全処理し、該アナログ電圧信号のレベルに応じたディジ
タル出力を得るためのアナログ/ディジタル(A/D)
変換回路lが示されている。
A/D変換回路1は、処理すべきアナログ電圧信号を印
加するための第1入力端子2と、基準電圧Vrを印加す
るための第2入力端子3とを有している。第1及び第2
入力端子2.3は、対応して設けられたスイッチ4.5
をそれぞれ介して、端がアースされているコンデンサ6
の他端に接続される構成となっている。
加するための第1入力端子2と、基準電圧Vrを印加す
るための第2入力端子3とを有している。第1及び第2
入力端子2.3は、対応して設けられたスイッチ4.5
をそれぞれ介して、端がアースされているコンデンサ6
の他端に接続される構成となっている。
コンデンサ6の他端は、さらにスイッチ7を介して電圧
比較器8の一入力端子と接続されている。
比較器8の一入力端子と接続されている。
この−入力端子とアースとの間には、コンデンサ6の電
荷を所定の放電特性をもって放電させるための電流源9
が図示の如く接続されており、電圧比較器8の手入力端
子には、電源10によって所定の一定電圧しベルVLI
+が与えれらている。
荷を所定の放電特性をもって放電させるための電流源9
が図示の如く接続されており、電圧比較器8の手入力端
子には、電源10によって所定の一定電圧しベルVLI
+が与えれらている。
符号11で示されるのは、クロックパルス発生器12か
らのクロックパルスCKを計数するためのカウンタであ
り、電圧比較器8の出力vA8aが接続されている計数
制御端子11aが設けられている。カウンタ11は、計
数制御端子11aのレベルがrHJの場合には計数禁止
状態となっており、計数制御端子11aのレベルがrL
Jの場合にはクロックパルスCにが計数可能な状態とな
る構成である。そして、計数制御端子11aのレベルが
rHJからrLJに変化したことによりカウンタ11は
リセットされる構成となっている。
らのクロックパルスCKを計数するためのカウンタであ
り、電圧比較器8の出力vA8aが接続されている計数
制御端子11aが設けられている。カウンタ11は、計
数制御端子11aのレベルがrHJの場合には計数禁止
状態となっており、計数制御端子11aのレベルがrL
Jの場合にはクロックパルスCにが計数可能な状態とな
る構成である。そして、計数制御端子11aのレベルが
rHJからrLJに変化したことによりカウンタ11は
リセットされる構成となっている。
カウンタ11の計数出力データOaは、メモリ13と計
算ユニット14とに入力されており、メモリ13は別途
入力される読込み信号−Dに応答してその時の計数出力
の内容をストアすることができる。一方、計算ユニット
14は、後述の如くしてメモ1月3内にストアされた計
数出力データを基準データDbとして計算ユニット14
に与えられており、計算ユニット14では、Da/Db
の計算を行い、この結果を示すディジタルデータが、出
力端子15からA/D変換出力データ00として取り出
される構成である。
算ユニット14とに入力されており、メモリ13は別途
入力される読込み信号−Dに応答してその時の計数出力
の内容をストアすることができる。一方、計算ユニット
14は、後述の如くしてメモ1月3内にストアされた計
数出力データを基準データDbとして計算ユニット14
に与えられており、計算ユニット14では、Da/Db
の計算を行い、この結果を示すディジタルデータが、出
力端子15からA/D変換出力データ00として取り出
される構成である。
次に、第1図に示す回路を用いて、本発明の方法により
所与のアナログ電圧信号Vaをディジタル形式に変換処
理する場合について説明する。
所与のアナログ電圧信号Vaをディジタル形式に変換処
理する場合について説明する。
まず、スイッチ4,7を開いてからスイッチ5を閉じ、
基準電圧Vrをコンデンサ6に印加し、コンデンサ6の
端子電圧が基準電圧Vrとなるように充電を行なう、な
お、スイッチ7が開いていると電圧比較器8の一入力端
子のレベルは電流源9を介してアースされており、一方
、その十入力端子のレベルは■いとなっている。したが
って、電圧比較器8の出力1i13aのレベルはrHJ
となっており、カウンタ11は計数停止の状態となって
いる。
基準電圧Vrをコンデンサ6に印加し、コンデンサ6の
端子電圧が基準電圧Vrとなるように充電を行なう、な
お、スイッチ7が開いていると電圧比較器8の一入力端
子のレベルは電流源9を介してアースされており、一方
、その十入力端子のレベルは■いとなっている。したが
って、電圧比較器8の出力1i13aのレベルはrHJ
となっており、カウンタ11は計数停止の状態となって
いる。
次に、スイッチ5を開いてスイッチ7を閉じると、コン
デンサ6に充電されていた電荷が定電源9により時間の
経過と共に所定の放電特性にて放電されはじめる。これ
と同時に電圧比較器80入力端子のレベルが■いより高
レベルとなるので、その出力線8aのレベルがrHJか
らrLJに変化する。この結果、コンデンサ6の放電が
開始されると同時にカウンタ11がリセットされ、そし
てクロックパルスCKの計数を開始することになる。
デンサ6に充電されていた電荷が定電源9により時間の
経過と共に所定の放電特性にて放電されはじめる。これ
と同時に電圧比較器80入力端子のレベルが■いより高
レベルとなるので、その出力線8aのレベルがrHJか
らrLJに変化する。この結果、コンデンサ6の放電が
開始されると同時にカウンタ11がリセットされ、そし
てクロックパルスCKの計数を開始することになる。
コンデンサ6の放電により、その端子電圧が低下し、V
Lkより小さくなって電圧比較器8の出力線8aのレベ
ルがrLJから「H,」に変化すると、カウンタ11の
計数動作が停止する。すなわち、カウンタifはコンデ
ンサ6の放電が開始されてからその端子電圧のレベルが
Vいに達するまでの間、計数動作を行い、その計数時間
に応したカウント値がデータDaとして出力される。こ
のデータDaは、読込み信号Wllがメモ1月3に印加
されたタイミングでメモリ13内に基準データDbとし
てストアされる。
Lkより小さくなって電圧比較器8の出力線8aのレベ
ルがrLJから「H,」に変化すると、カウンタ11の
計数動作が停止する。すなわち、カウンタifはコンデ
ンサ6の放電が開始されてからその端子電圧のレベルが
Vいに達するまでの間、計数動作を行い、その計数時間
に応したカウント値がデータDaとして出力される。こ
のデータDaは、読込み信号Wllがメモ1月3に印加
されたタイミングでメモリ13内に基準データDbとし
てストアされる。
基準データObは、メモ1月3の出力113aを介して
計算ユニット14に供給されている。
計算ユニット14に供給されている。
以上の如くして基準データobが得られたならば所与の
アナログ電圧信号Vaについても同様にし、所要放電時
間に対応したカウンタ11のカウント値データを得るた
めの操作が以下の如くして行われる。
アナログ電圧信号Vaについても同様にし、所要放電時
間に対応したカウンタ11のカウント値データを得るた
めの操作が以下の如くして行われる。
先ず、スイッチ5,7を開き、スイッチ4を閉じること
によりアナログ電圧信号Vaによりコンデンサ6を充電
し、その端子電圧信号Vaの電圧を等しくする。
によりアナログ電圧信号Vaによりコンデンサ6を充電
し、その端子電圧信号Vaの電圧を等しくする。
この状態において、スイッチ4を開き、スイッチ7を閉
じると、カウンタ11がリセットされると共にコンデン
サ6の放電が開始され、コンデンサ6の放電開始からそ
の端子電圧がVLkに達するまでに要する時間に応じた
計数出力データDaがカウンタ11より得られる。
じると、カウンタ11がリセットされると共にコンデン
サ6の放電が開始され、コンデンサ6の放電開始からそ
の端子電圧がVLkに達するまでに要する時間に応じた
計数出力データDaがカウンタ11より得られる。
計数出力データDaは計算ユニット14に入力され、こ
こでDa/Dbの計算が行われ、その結果を示すA/D
変換出力データDoが出力端子15から得られる。
こでDa/Dbの計算が行われ、その結果を示すA/D
変換出力データDoが出力端子15から得られる。
すなわち、基準電圧Vrを1としたときのアナログ電圧
信号Vaの大きさを示すディジタルデータとして変換出
力データDOが出力される。
信号Vaの大きさを示すディジタルデータとして変換出
力データDOが出力される。
上記説明から判るように、第1図の回路によると、コン
デンサ6に充電されたT!l荷を所定の放電特性に従っ
て放電させたとき、所定レベルVtlに達するまでの時
間に関するデータをカウンタ11により得、そのカウン
ト値をあらかじめ判っている基準電圧に対するカウント
値を比較することにより、正規化されたディジタルデー
タを得るものであるから、簡単な回路で精度よくアナロ
グ信号をディジタル化することができる。
デンサ6に充電されたT!l荷を所定の放電特性に従っ
て放電させたとき、所定レベルVtlに達するまでの時
間に関するデータをカウンタ11により得、そのカウン
ト値をあらかじめ判っている基準電圧に対するカウント
値を比較することにより、正規化されたディジタルデー
タを得るものであるから、簡単な回路で精度よくアナロ
グ信号をディジタル化することができる。
本発明によれば、簡単な回路によりアナログ信号をディ
ジタル信号に変換することができるので、安価なA/D
変換システムを提供することができる。
ジタル信号に変換することができるので、安価なA/D
変換システムを提供することができる。
第1図は本発明の方法によるアナログ信号処理を行なう
ためのアナログ/ディジタル(A/D)変換回路を示す
回路図である。 l ・ ・ 4.5.7 6 ・ ・ 8 ・ ・ 9 ・ ・ 11 ・ ・ 14・ ・ Va ・ ・ Vr ・ ・ ・A/D変換回路 ・・・スイッチ ・コンデンサ ・電圧比較器 ・電流源 ・カウンタ ・計算ユニット ・アナログ電圧信号 ・基準電圧
ためのアナログ/ディジタル(A/D)変換回路を示す
回路図である。 l ・ ・ 4.5.7 6 ・ ・ 8 ・ ・ 9 ・ ・ 11 ・ ・ 14・ ・ Va ・ ・ Vr ・ ・ ・A/D変換回路 ・・・スイッチ ・コンデンサ ・電圧比較器 ・電流源 ・カウンタ ・計算ユニット ・アナログ電圧信号 ・基準電圧
Claims (1)
- 所与のアナログ電圧信号のレベルに応じたディジタル信
号を得るためのアナログ信号処理方法において、所定の
コンデンサを基準電圧で充電した後、所定の放電手段に
よりこのコンデンサの電荷を放電させ、この放電により
前記コンデンサの端子電圧が所定レベルにまで低下する
のに要した時間に関する第1ディジタルデータを得、し
かる後同様にして前記アナログ電圧信号により充電され
た前記コンデンサの端子電圧が前記所定レベルにまで低
下するのに要した時間に関する第2ディジタルデータを
得、前記第1及び第2ディジタルデータに基づいて前記
アナログ電圧信号のレベルに応じたディジタルデータを
得るようにしたことを特徴とするアナログ信号処理方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP554789A JPH02185122A (ja) | 1989-01-12 | 1989-01-12 | アナログ信号処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP554789A JPH02185122A (ja) | 1989-01-12 | 1989-01-12 | アナログ信号処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02185122A true JPH02185122A (ja) | 1990-07-19 |
Family
ID=11614216
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP554789A Pending JPH02185122A (ja) | 1989-01-12 | 1989-01-12 | アナログ信号処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02185122A (ja) |
-
1989
- 1989-01-12 JP JP554789A patent/JPH02185122A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3931610A (en) | Capacitive keyswitch sensor and method | |
| CN111819451A (zh) | 电容检测电路、传感器、芯片以及电子设备 | |
| GB2195457A (en) | Measuring the ratio r/r of a resistance half-bridge | |
| US7049993B2 (en) | Analog-to-digital converter and microcomputer in which the same is installed | |
| US4034364A (en) | Analog-digital converter | |
| US3943506A (en) | Multiple ramp digitisers | |
| JPH02185122A (ja) | アナログ信号処理方法 | |
| CN113009854B (zh) | 一种获取模拟输入信号有效值的装置 | |
| US4370619A (en) | Phase comparison circuit arrangement | |
| JPS6351574B2 (ja) | ||
| JP2001160756A (ja) | アナログ・デジタル変換器 | |
| JPS59152723A (ja) | アナログ・デイジタル変換回路 | |
| JPS5829891B2 (ja) | A/d変換回路 | |
| JP2704677B2 (ja) | ピークホールド回路 | |
| JPS61109325A (ja) | A/d変換器 | |
| SU1167529A1 (ru) | Цифровой омметр | |
| JPS59230324A (ja) | A/d変換制御方法 | |
| Matsumoto et al. | A switched-capacitor digital capacitance meter | |
| JPS625664Y2 (ja) | ||
| SU798903A1 (ru) | Аналого-цифровой функциональныйпРЕОбРАзОВАТЕль | |
| JPS6089132A (ja) | アナログ−デイジタル変換器 | |
| JPH10261962A (ja) | A/dコンバータ | |
| SU698009A1 (ru) | Интегратор с запоминанием | |
| JPS60233937A (ja) | A/d変換器 | |
| SU1308910A1 (ru) | Измерительный преобразователь активной мощности |