JPH02186325A - アクティブマトリクス表示装置用基板 - Google Patents
アクティブマトリクス表示装置用基板Info
- Publication number
- JPH02186325A JPH02186325A JP1005521A JP552189A JPH02186325A JP H02186325 A JPH02186325 A JP H02186325A JP 1005521 A JP1005521 A JP 1005521A JP 552189 A JP552189 A JP 552189A JP H02186325 A JPH02186325 A JP H02186325A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- lines
- line
- data
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はアクティブマトリクス表示装置用基板に関し、
特にゲート線及びデータ線の線欠陥の低減に関するもの
である。
特にゲート線及びデータ線の線欠陥の低減に関するもの
である。
従来、スイッチング素子をマトリクス状に配列したアレ
イを用いて液晶を直接駆動する、いわゆるアクティブマ
トリクス表示が知られている。この表示方法によれば、
液晶表示の問題点の1つであるクロストーク効果を問題
にする必要がなく、また非常に詳細な画像を表示するこ
とができる。
イを用いて液晶を直接駆動する、いわゆるアクティブマ
トリクス表示が知られている。この表示方法によれば、
液晶表示の問題点の1つであるクロストーク効果を問題
にする必要がなく、また非常に詳細な画像を表示するこ
とができる。
しかしながら、表示画面の大面積化・高密度化に伴い、
表示装置用基板においてスイッチング素子の導通・非導
通を切替える信号を伝えるゲート線や表示画素の電極に
対する制御信号を伝えるデ−夕線に断線が生じることは
避けられない問題である。そして、ゲート線やデータ線
に断線が生じた場合には、表示画面にはそれが線欠陥と
して表れ、これにより表示品位が著しく悪化する。この
問題を解決する手段として、例えば特開昭61−411
26号公報には各々のゲート線及びデータ線と駆動装置
との接続を2ケ所以上で行うことが示されている。とこ
ろが、各々のゲート線及びデータ線と駆動装置との接続
を2ケ所以トで行うためには、その接続箇所数に相当す
るワ・イヤボンディング等の接続端子が複数個必要であ
ったり、あるいは各々のゲート線及びデータ線の両端と
駆動装置とを接続する場合には、lIl!、縁のだめの
エクステンションボートなどの特殊な部材が必要であっ
た。
表示装置用基板においてスイッチング素子の導通・非導
通を切替える信号を伝えるゲート線や表示画素の電極に
対する制御信号を伝えるデ−夕線に断線が生じることは
避けられない問題である。そして、ゲート線やデータ線
に断線が生じた場合には、表示画面にはそれが線欠陥と
して表れ、これにより表示品位が著しく悪化する。この
問題を解決する手段として、例えば特開昭61−411
26号公報には各々のゲート線及びデータ線と駆動装置
との接続を2ケ所以上で行うことが示されている。とこ
ろが、各々のゲート線及びデータ線と駆動装置との接続
を2ケ所以トで行うためには、その接続箇所数に相当す
るワ・イヤボンディング等の接続端子が複数個必要であ
ったり、あるいは各々のゲート線及びデータ線の両端と
駆動装置とを接続する場合には、lIl!、縁のだめの
エクステンションボートなどの特殊な部材が必要であっ
た。
本発明は上記の点に鑑みてなされたもので、接続端子数
の増加やエクステンションボート等の特殊な部材を必要
としない簡素な構成を有し、かつゲート線やデータ線の
線欠陥を低減可能なアクティブマトリクス表示装置用基
板を提供することを目的とする。
の増加やエクステンションボート等の特殊な部材を必要
としない簡素な構成を有し、かつゲート線やデータ線の
線欠陥を低減可能なアクティブマトリクス表示装置用基
板を提供することを目的とする。
上記目的を達成するために、本発明によるアクティブマ
トリクス表示装置用基板は、 透明絶縁基板の一方の面上に格子状に配線された複数の
ゲート線及びデータ線と、前記透明絶縁基板の前記一方
の面上にマトリクス状に配列されるとともに前記ゲート
線と前記データ線とに接続された複数のスイッチング素
子と、 前記スイッチング素子を介して前記データ線に接続され
、光学的状態が変化するマトリクス状に配列された表示
画素とを備えるアクティブマトリクス表示装置用基板に
おいて、 前記複数のゲート線及びデータ線が、前記透明絶縁基板
の前記一方の面上において隣り合ういずれか一方のみの
ゲー1及びデータ線と少なくとも2ケ所以上で接続され
る構成とする。
トリクス表示装置用基板は、 透明絶縁基板の一方の面上に格子状に配線された複数の
ゲート線及びデータ線と、前記透明絶縁基板の前記一方
の面上にマトリクス状に配列されるとともに前記ゲート
線と前記データ線とに接続された複数のスイッチング素
子と、 前記スイッチング素子を介して前記データ線に接続され
、光学的状態が変化するマトリクス状に配列された表示
画素とを備えるアクティブマトリクス表示装置用基板に
おいて、 前記複数のゲート線及びデータ線が、前記透明絶縁基板
の前記一方の面上において隣り合ういずれか一方のみの
ゲー1及びデータ線と少なくとも2ケ所以上で接続され
る構成とする。
上記構成によれば、透明絶縁基板上に格子状に配線され
た複数のゲート線及びデータ線は隣り合ういずれか一方
のみのゲート線及びデータ線と少なくとも2ケ所以上で
接続される。この接続は透明絶縁基板の一方の面上にて
行われるため、例えばゲート線及びデータ線の両端部を
隣り合う一方のゲート線及びデータ線の両端部と接続す
る場合に、エクステンションボード等の特殊な部材が必
要となることはなく、また、駆動装置との接続に必要な
接続端子数は、2本のデータ線及びゲート線に対して1
つとなる。
た複数のゲート線及びデータ線は隣り合ういずれか一方
のみのゲート線及びデータ線と少なくとも2ケ所以上で
接続される。この接続は透明絶縁基板の一方の面上にて
行われるため、例えばゲート線及びデータ線の両端部を
隣り合う一方のゲート線及びデータ線の両端部と接続す
る場合に、エクステンションボード等の特殊な部材が必
要となることはなく、また、駆動装置との接続に必要な
接続端子数は、2本のデータ線及びゲート線に対して1
つとなる。
以下、本発明の第1実施例を図面に基づいて説明する。
第1図は、アクティブマトリクス表示装置用基板の構成
を示す構成図である。
を示す構成図である。
第1図において、al、a2.a3はゲート線であり、
ゲート線a1は2本のゲート線1a、1bの両端を接続
することによって基板上において環状に形成されている
。bl、b2.b3はデータ線であり、データ線blは
ゲート線alと同様に2本のデータjJ12a、2bの
両端が接続されて基板上において環状に形成されている
。3はスイッチング素子としての″7iI膜トランジス
タ(TPT)、4は表示画素であり、TPT3は基板上
にマトリクス状に形成されるとともに、そのゲート電極
がゲート線に接続され、ソース電極がデータ線に接続さ
れ、ドレイン電極が表示画素4の画素電極に接続されて
いる。なお、表示画素4のR,G、Bという記号はそれ
ぞれの画素上に設けられるカラーフィルタの色(R→赤
、G→緑、B→青)を示している。7はゲート線alと
図示しないゲート駆動装置との接続端子を示し、8はデ
ータ線b1と図示しないデータ駆動装置との接続端子を
示す。
ゲート線a1は2本のゲート線1a、1bの両端を接続
することによって基板上において環状に形成されている
。bl、b2.b3はデータ線であり、データ線blは
ゲート線alと同様に2本のデータjJ12a、2bの
両端が接続されて基板上において環状に形成されている
。3はスイッチング素子としての″7iI膜トランジス
タ(TPT)、4は表示画素であり、TPT3は基板上
にマトリクス状に形成されるとともに、そのゲート電極
がゲート線に接続され、ソース電極がデータ線に接続さ
れ、ドレイン電極が表示画素4の画素電極に接続されて
いる。なお、表示画素4のR,G、Bという記号はそれ
ぞれの画素上に設けられるカラーフィルタの色(R→赤
、G→緑、B→青)を示している。7はゲート線alと
図示しないゲート駆動装置との接続端子を示し、8はデ
ータ線b1と図示しないデータ駆動装置との接続端子を
示す。
また、第2図はゲート駆動装置、データ駆動装置及びコ
ネクタを含めた全体の構成を示す全体構成図である。
ネクタを含めた全体の構成を示す全体構成図である。
第2図において、1la−11Cはゲート駆動装置を構
成するゲート駆動用IC,12はゲート駆動用IC1l
a〜lieを実装したプリント基板であり、14a〜1
4cはデータ駆動装置を構成するデータ駆動用IC,1
5はデータ駆動用IC14a〜14cを実装したプリン
ト基板である。
成するゲート駆動用IC,12はゲート駆動用IC1l
a〜lieを実装したプリント基板であり、14a〜1
4cはデータ駆動装置を構成するデータ駆動用IC,1
5はデータ駆動用IC14a〜14cを実装したプリン
ト基板である。
これらのプリント基板12.15はフレキシブルコネク
ク13.16によって液晶デイスプレィ17と接続され
ている。
ク13.16によって液晶デイスプレィ17と接続され
ている。
以上の構成において、本実施例の作用を説明する。
第1図において、ゲート線al、a2.a3・・・及び
データmbl、b2.b3・・・にはそれぞれの駆動装
置から駆動信号(パルス電圧)が印加され、各々の表示
画素4が時分割サンプリングされ点順次駆動される。こ
こで、例えばゲート線alが図に示すX点で断線したと
しても、ゲート線a1は環状に形成されているために、
ゲート駆動装置から出力される信号はゲート線a1に接
続されているすべてのTPTに供給される。これと同様
にデータ線btが図に示すY点で断線した場合も、デー
タvAblが環状に形成されているために、データ線b
1に接続されているすべてのTPTに駆動信号が供給さ
れる。つまり、ゲート線及びデータ線カ月ケ所で断線し
たとしてもゲート線及びデータ線が環状に形成されてい
るために、表示両面に線欠陥が生じることはない。
データmbl、b2.b3・・・にはそれぞれの駆動装
置から駆動信号(パルス電圧)が印加され、各々の表示
画素4が時分割サンプリングされ点順次駆動される。こ
こで、例えばゲート線alが図に示すX点で断線したと
しても、ゲート線a1は環状に形成されているために、
ゲート駆動装置から出力される信号はゲート線a1に接
続されているすべてのTPTに供給される。これと同様
にデータ線btが図に示すY点で断線した場合も、デー
タvAblが環状に形成されているために、データ線b
1に接続されているすべてのTPTに駆動信号が供給さ
れる。つまり、ゲート線及びデータ線カ月ケ所で断線し
たとしてもゲート線及びデータ線が環状に形成されてい
るために、表示両面に線欠陥が生じることはない。
また本実施例では、例えば破線9で囲まれた4つの表示
画素R+、R*、Ri、Rnが同一のゲート線a2及び
データ線b2に接続されている。このためこれらの4つ
の表示画素R,−R4がすべて同じように動作する。従
って、4つの表示画素R2〜R4があるにもかかわらず
、そこには1つの表示画素しか存在しないように表示画
面には映し出される。このように、本実施例においては
4つの表示画素R8〜R4から1つの表示画素を構成し
ているので、4つの表示画素R1〜R4のスヘてが不良
でない限り完全な画素欠陥となることはない。すなわち
本実施例によれば、完全な画素欠陥の発生を極度に低減
することが可能となる。
画素R+、R*、Ri、Rnが同一のゲート線a2及び
データ線b2に接続されている。このためこれらの4つ
の表示画素R,−R4がすべて同じように動作する。従
って、4つの表示画素R2〜R4があるにもかかわらず
、そこには1つの表示画素しか存在しないように表示画
面には映し出される。このように、本実施例においては
4つの表示画素R8〜R4から1つの表示画素を構成し
ているので、4つの表示画素R1〜R4のスヘてが不良
でない限り完全な画素欠陥となることはない。すなわち
本実施例によれば、完全な画素欠陥の発生を極度に低減
することが可能となる。
次に本発明の第2実施例について説明する。
前述の第1実施例では、第1図に破線9,1.0゜11
で示すように4つの表示画素から1つの表示画素を構成
するとともに、それぞれの色のカラーフィルタを有する
表示画素が三角配列となるようにTPT3と表示画素と
を接続していた。これに対して第2実施例では第3図に
破線9,10.11で示すように、それぞれの色のカラ
ーフィルタを有する表示画素が縦配列となるように(こ
のとき表示画面は縦ストライブとなる)、TPT3と表
示画素とを接続したものである。この結線方法によれば
、それぞれの色のカラーフィルタを有する表示画素の配
列を変えることにより、横ストライブ、斜めモザイク模
様とすることも可能である。
で示すように4つの表示画素から1つの表示画素を構成
するとともに、それぞれの色のカラーフィルタを有する
表示画素が三角配列となるようにTPT3と表示画素と
を接続していた。これに対して第2実施例では第3図に
破線9,10.11で示すように、それぞれの色のカラ
ーフィルタを有する表示画素が縦配列となるように(こ
のとき表示画面は縦ストライブとなる)、TPT3と表
示画素とを接続したものである。この結線方法によれば
、それぞれの色のカラーフィルタを有する表示画素の配
列を変えることにより、横ストライブ、斜めモザイク模
様とすることも可能である。
次に本発明の第3実施例について説明する。
前述の第1.第2実施例では、4つの表示画素を同しゲ
ート線とデータ線に接続して、この4つの表示画素から
1つの表示画素を構成していた。
ート線とデータ線に接続して、この4つの表示画素から
1つの表示画素を構成していた。
これに対して第3実施例では、第4図に示すように同じ
ゲート線al、a2.a3・・・とデータ線b1、b2
.b3・・・に接続される表示画素は1つのみとし、こ
の1つの表示画素4に対して2つのTPT3.3’を設
けて、ゲートL’Aa1.a2.a3・・・及びデータ
Ib1.b2.b3川と表示画素4との接続を2ケ所で
行うものである。これによれば表示画素4自体は1つで
あるが、この表示画素4は接続径路を2つ有しているた
め、第1.第2実施例と同様にTFT不良等による画素
欠陥を低減することができる。なお、第5図に示すよう
に、1つの表示画素に対して2つ設けられているTPT
3.3’を1つのみとしても、表示を行うことができる
のはいうまでもない。
ゲート線al、a2.a3・・・とデータ線b1、b2
.b3・・・に接続される表示画素は1つのみとし、こ
の1つの表示画素4に対して2つのTPT3.3’を設
けて、ゲートL’Aa1.a2.a3・・・及びデータ
Ib1.b2.b3川と表示画素4との接続を2ケ所で
行うものである。これによれば表示画素4自体は1つで
あるが、この表示画素4は接続径路を2つ有しているた
め、第1.第2実施例と同様にTFT不良等による画素
欠陥を低減することができる。なお、第5図に示すよう
に、1つの表示画素に対して2つ設けられているTPT
3.3’を1つのみとしても、表示を行うことができる
のはいうまでもない。
次に本発明の第4実施例について説明する。
第5図に示すように、ゲート線al、a2.a3・・・
及びデータ線bl、b2.b3・・・を環状に形成し、
かつ同じゲート線とデータ線とに接続される表示画素を
1つのみとすると、従来の表示装置の配線と比較して倍
の配線が必要となる。これに応じて開口率(画素面積十
全面積)が低下し、透過率が低下する。この問題に対処
するために、画素面積を大きくするとalのゲート線と
a2のゲート線とが短絡する可能性が生じる。そこで、
本実施例においてはそれぞれのゲート線及びデータ線を
2層に配線して短絡を防止するとともに、開0率の大き
な基板を得るものである。
及びデータ線bl、b2.b3・・・を環状に形成し、
かつ同じゲート線とデータ線とに接続される表示画素を
1つのみとすると、従来の表示装置の配線と比較して倍
の配線が必要となる。これに応じて開口率(画素面積十
全面積)が低下し、透過率が低下する。この問題に対処
するために、画素面積を大きくするとalのゲート線と
a2のゲート線とが短絡する可能性が生じる。そこで、
本実施例においてはそれぞれのゲート線及びデータ線を
2層に配線して短絡を防止するとともに、開0率の大き
な基板を得るものである。
第6図は第5図の■−■′断面図であり、ゲー)[11
aとデータ線1bとの間にはSjO,やSi3N、など
の絶縁1fI!27が形成されている。
aとデータ線1bとの間にはSjO,やSi3N、など
の絶縁1fI!27が形成されている。
なお、21はゲート絶縁膜、22は半導体膜、23はト
レイン電極、24は画素電極(rTOIり、25は保護
膜、26はソース電極である。
レイン電極、24は画素電極(rTOIり、25は保護
膜、26はソース電極である。
また、2層配線されたゲー) 1.Sl及びデータ線は
、第7図(a)、 (b)の断面図及び平面図に示すよ
うに、コンタクトホール20にて接続される。
、第7図(a)、 (b)の断面図及び平面図に示すよ
うに、コンタクトホール20にて接続される。
なお、前述の第1実施例ではゲート及びデータ駆動用f
cと液晶デイスプレィとをフレキシブルコネクタで接続
していたが、第8図に示すようにそれぞれの駆動用IC
I!a〜llc、14a〜14cをガラス基板30上の
配線に直接ハンダ付けしても良い。
cと液晶デイスプレィとをフレキシブルコネクタで接続
していたが、第8図に示すようにそれぞれの駆動用IC
I!a〜llc、14a〜14cをガラス基板30上の
配線に直接ハンダ付けしても良い。
(発明の効果)
以上説明したように本発明によれば、接続端子数の増加
やエクステンションボード等の特殊な部材を必要としな
い、しかもゲート線やデータ線の線欠陥を低減可能なア
クティブマトリクス表示装置用基板を従供することがで
きる。
やエクステンションボード等の特殊な部材を必要としな
い、しかもゲート線やデータ線の線欠陥を低減可能なア
クティブマトリクス表示装置用基板を従供することがで
きる。
第1図は、第1実施例のアクティブマトリクス表示装置
用基板の構成を示す模式図、第2図は第1実施例の全体
の構成を示す全体構成図、第3図は第2実施例の表示装
置用基板の構成を示す模式図、第4図は第3実施例の表
示装置用基板の構成を示す模式図、第5図は第4実施例
の表示装置用基板の構成を示す模式図、第6図は第4実
施例の表示装置用基板の断面状態を示す8!式図、第7
図(a)、 (b)はコンタクトホールの構造を示す断
面図と平面図、第8図は他の実施例の全体の構成を示す
全体構成図である。 a 1. a 2. a 3−・・ゲート線、
bl、 b2. b3・・・データ線、3・・・
薄膜トランジスタ、4・・・表示画素、7,8・・・接
続端子。 lI z 色 第13 b2 第 ■
用基板の構成を示す模式図、第2図は第1実施例の全体
の構成を示す全体構成図、第3図は第2実施例の表示装
置用基板の構成を示す模式図、第4図は第3実施例の表
示装置用基板の構成を示す模式図、第5図は第4実施例
の表示装置用基板の構成を示す模式図、第6図は第4実
施例の表示装置用基板の断面状態を示す8!式図、第7
図(a)、 (b)はコンタクトホールの構造を示す断
面図と平面図、第8図は他の実施例の全体の構成を示す
全体構成図である。 a 1. a 2. a 3−・・ゲート線、
bl、 b2. b3・・・データ線、3・・・
薄膜トランジスタ、4・・・表示画素、7,8・・・接
続端子。 lI z 色 第13 b2 第 ■
Claims (1)
- 【特許請求の範囲】 透明絶縁基板の一方の面上に格子状に配線された複数の
ゲート線及びデータ線と、前記透明絶縁基板の前記一方
の面上にマトリクス状に配列されるとともに前記ゲート
線と前記データ線とに接続された複数のスイッチング素
子と、 前記スイッチング素子を介して前記データ線に接続され
、光学的状態が変化するマトリクス状に配列された表示
画素とを備えるアクティブマトリクス表示装置用基板に
おいて、 前記複数のゲート線及びデータ線が、前記透明絶縁基板
の前記一方の面上において隣り合ういずれか一方のみの
ゲート線及びデータ線と少なくとも2ヶ所以上で接続さ
れることを特徴とするアクティブマトリクス表示装置用
基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005521A JPH02186325A (ja) | 1989-01-12 | 1989-01-12 | アクティブマトリクス表示装置用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1005521A JPH02186325A (ja) | 1989-01-12 | 1989-01-12 | アクティブマトリクス表示装置用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186325A true JPH02186325A (ja) | 1990-07-20 |
Family
ID=11613491
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1005521A Pending JPH02186325A (ja) | 1989-01-12 | 1989-01-12 | アクティブマトリクス表示装置用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186325A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232626A (ja) * | 1989-03-06 | 1990-09-14 | Nec Corp | アクティブマトリクス基板 |
| JPH0475030A (ja) * | 1990-07-17 | 1992-03-10 | Sharp Corp | アクティブマトリクス表示装置 |
| US5247194A (en) * | 1991-05-24 | 1993-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor with an increased switching rate |
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| JPH11352522A (ja) * | 1998-05-20 | 1999-12-24 | Samsung Display Devices Co Ltd | 薄膜トランジスタ液晶表示装置 |
| JP2016003990A (ja) * | 2014-06-18 | 2016-01-12 | 大日本印刷株式会社 | 圧力センサ装置 |
-
1989
- 1989-01-12 JP JP1005521A patent/JPH02186325A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232626A (ja) * | 1989-03-06 | 1990-09-14 | Nec Corp | アクティブマトリクス基板 |
| JPH0475030A (ja) * | 1990-07-17 | 1992-03-10 | Sharp Corp | アクティブマトリクス表示装置 |
| US5303074A (en) * | 1991-04-29 | 1994-04-12 | General Electric Company | Embedded repair lines for thin film electronic display or imager devices |
| US5247194A (en) * | 1991-05-24 | 1993-09-21 | Samsung Electronics Co., Ltd. | Thin film transistor with an increased switching rate |
| JPH11352522A (ja) * | 1998-05-20 | 1999-12-24 | Samsung Display Devices Co Ltd | 薄膜トランジスタ液晶表示装置 |
| JP2016003990A (ja) * | 2014-06-18 | 2016-01-12 | 大日本印刷株式会社 | 圧力センサ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12254803B2 (en) | Display device | |
| KR100679521B1 (ko) | 액정표시장치 제조방법 | |
| CN113161404A (zh) | 一种显示面板和显示装置 | |
| KR100778168B1 (ko) | 디스플레이 장치 | |
| KR100271038B1 (ko) | 전기적 특성 검사를 위한 단락 배선의 제조 방법 및 그 단락 배선을 포함하는 액티브 기판의 구조(a method for manufacturing a shorting bar probing an electrical state and a structure of an lcd comprising the shorting bar) | |
| US7038484B2 (en) | Display device | |
| WO2022041945A1 (zh) | 显示面板及显示装置 | |
| JPH03185428A (ja) | 液晶表示装置 | |
| KR19980075976A (ko) | 배선을 수리하기 위한 평판 표시 장치용 기판 | |
| JPWO2007135893A1 (ja) | 表示装置 | |
| CN109658855A (zh) | 阵列基板、显示模组及其测试方法、显示面板 | |
| KR20070119344A (ko) | 액정표시장치용 어레이 기판 | |
| JPH02186325A (ja) | アクティブマトリクス表示装置用基板 | |
| JPS59210419A (ja) | 液晶表示体装置 | |
| JPS6097322A (ja) | 液晶マトリクスパネル | |
| JP3203841B2 (ja) | 液晶表示デバイス | |
| KR101021747B1 (ko) | 액정표시장치 | |
| WO2024087117A1 (zh) | 阵列基板及其制作方法、显示面板、显示装置 | |
| JP2007225953A (ja) | カラー液晶表示パネル | |
| KR100294823B1 (ko) | 액정표시장치하판글래스의배선구조 | |
| JP2009092695A (ja) | 液晶表示装置 | |
| JPH0274984A (ja) | フラットパネル型表示装置 | |
| KR100642854B1 (ko) | 박막트랜지스터 액정표시장치 | |
| CN119479574B (zh) | 显示装置和电子终端 | |
| JP2538004B2 (ja) | 液晶表示装置 |