JPH02186725A - 受信機の中間周波増幅回路 - Google Patents
受信機の中間周波増幅回路Info
- Publication number
- JPH02186725A JPH02186725A JP468489A JP468489A JPH02186725A JP H02186725 A JPH02186725 A JP H02186725A JP 468489 A JP468489 A JP 468489A JP 468489 A JP468489 A JP 468489A JP H02186725 A JPH02186725 A JP H02186725A
- Authority
- JP
- Japan
- Prior art keywords
- intermediate frequency
- current
- collector
- circuit
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は受信機の中間周波増幅回路に関するものであ
り、特に集積回路化に適した中間周波増幅回路を提供し
ようとするものである。
り、特に集積回路化に適した中間周波増幅回路を提供し
ようとするものである。
受信機の中間周波増幅回路の一例として第２図に示すも
のが存在する。
のが存在する。
すなわち図において、Ｑ、およびＱ２はそれぞれのエミ
ッタが共通接続され、その共通エミッタ接続点が定電流
回路ｌに接続された差動対トランジスタである。この差
動対トランジスタＱ１およびＱｔの各コレクタは、抵抗
Ｒ１およびＲ２を介して電源ＶＣＣに接続されており、
そのうち一方のトランジスタＱ、のベースは端子Ｔ、を
介して中間周波信号の入力端に接続されている。
ッタが共通接続され、その共通エミッタ接続点が定電流
回路ｌに接続された差動対トランジスタである。この差
動対トランジスタＱ１およびＱｔの各コレクタは、抵抗
Ｒ１およびＲ２を介して電源ＶＣＣに接続されており、
そのうち一方のトランジスタＱ、のベースは端子Ｔ、を
介して中間周波信号の入力端に接続されている。
前記一対の差動対トランジスタＱ、およびＱ２のコレク
タ出力端は、図示しないが、前記差動対トランジスタＱ
、およびＱ２と同一構成の差動増幅器を構成する一対の
トランジスタの各ベースに印加されており、さらにその
差動対トランジスタのコレクタ出力は次段の差動増幅器
を構成する一対のトランジスタのベースに印加されるよ
う構成されている。
タ出力端は、図示しないが、前記差動対トランジスタＱ
、およびＱ２と同一構成の差動増幅器を構成する一対の
トランジスタの各ベースに印加されており、さらにその
差動対トランジスタのコレクタ出力は次段の差動増幅器
を構成する一対のトランジスタのベースに印加されるよ
う構成されている。
そして中間周波増幅段を構成する最終段の差動対トラン
ジスタＱ３およびＱ４の各ベースにその出力が印加され
るよう構成されている。このトランジスタＱ、およびＱ
４も前記と同様にそのエミッタが共通接続されて定電流
源２に接続されると共に、各コレクタと電源ＶＣＣとの
間には抵抗Ｒ□およびＲ４が接続されており、この各ト
ランジスタＱ３およびＱ４のコレクタが中間周波増幅段
の出力端ＯＵＴに成されている。
ジスタＱ３およびＱ４の各ベースにその出力が印加され
るよう構成されている。このトランジスタＱ、およびＱ
４も前記と同様にそのエミッタが共通接続されて定電流
源２に接続されると共に、各コレクタと電源ＶＣＣとの
間には抵抗Ｒ□およびＲ４が接続されており、この各ト
ランジスタＱ３およびＱ４のコレクタが中間周波増幅段
の出力端ＯＵＴに成されている。
この中間周波増幅段の最終段より初段に対して直流レベ
ルのフィードバンクが成されるよう構成されている。
ルのフィードバンクが成されるよう構成されている。
すなわち、最終段を構成する差動対トランジスタＱ、お
よびＱ４の各コレクタには、それぞれエミッタと基準電
位点との間に抵抗Ｒ６およびＲ１を接続したエミッタフ
ォロア構成のトランジスタＱ、およびＱ６の各ベースが
接続されている。
よびＱ４の各コレクタには、それぞれエミッタと基準電
位点との間に抵抗Ｒ６およびＲ１を接続したエミッタフ
ォロア構成のトランジスタＱ、およびＱ６の各ベースが
接続されている。
そしてトランジスタＱ、のエミッタ出力端は抵抗Ｒ７を
介して端子Ｔ２に外付けされたコンデンサＣ１に接続さ
れると共に、そのコンデンサＣＩの端子電圧が内部接続
により初段の差動増幅器を構成するトランジスタＱ！の
ベースに印加されている。
介して端子Ｔ２に外付けされたコンデンサＣ１に接続さ
れると共に、そのコンデンサＣＩの端子電圧が内部接続
により初段の差動増幅器を構成するトランジスタＱ！の
ベースに印加されている。
又、トランジスタＱ６のエミッタ出力端は抵抗Ｒ１を介
して端子Ｔ３に外付けされたコンデンサＣ２に接続され
ると共に、そのコンデンサＣ２の端子電圧が外付は抵抗
Ｒ９を介して初段の差動増幅器を構成するＩ・ランジス
タＱ１のベースに印加されている。
して端子Ｔ３に外付けされたコンデンサＣ２に接続され
ると共に、そのコンデンサＣ２の端子電圧が外付は抵抗
Ｒ９を介して初段の差動増幅器を構成するＩ・ランジス
タＱ１のベースに印加されている。
以上の構成による従来の中間周波増幅回路によると、フ
ィードバックを構成するために、終段の差動増幅器の２
つの出力をそれぞれインピーダンス変換するエミッタフ
ォロアを具備し、その出力電流で個別のコンデンサを充
放電するようにしている。このため中間周波増幅回路を
集積回路化する場合には、コンデンサＣ，，Ｃ，は外付
けにせざるを得ないため、外付はコンデンサのための端
子が個別に必要となる。
ィードバックを構成するために、終段の差動増幅器の２
つの出力をそれぞれインピーダンス変換するエミッタフ
ォロアを具備し、その出力電流で個別のコンデンサを充
放電するようにしている。このため中間周波増幅回路を
集積回路化する場合には、コンデンサＣ，，Ｃ，は外付
けにせざるを得ないため、外付はコンデンサのための端
子が個別に必要となる。
又、フィードバック電圧はそれぞれのコンデンサの端子
電圧を初段差動増幅器を構成する各トランジスタのベー
スに印加するよう成されているため、差動増幅器のバイ
アスに不均衡が生じ易いという問題点を有している。
電圧を初段差動増幅器を構成する各トランジスタのベー
スに印加するよう成されているため、差動増幅器のバイ
アスに不均衡が生じ易いという問題点を有している。
本発明は前記した従来の中間周波増幅回路の問題点に鑑
みて成されたものであり、フィードバックのための外付
はコンデンサを１つで済ませることを可能とし、従って
フィードバック用の端子をより少なくさせることができ
る集積回路に適した中間周波増幅回路を提供しようとす
るものである。
みて成されたものであり、フィードバックのための外付
はコンデンサを１つで済ませることを可能とし、従って
フィードバック用の端子をより少なくさせることができ
る集積回路に適した中間周波増幅回路を提供しようとす
るものである。
前記課題を解決するため本発明により成された中間周波
増幅回路は、中間周波増幅段の例えば最終段の一対の出
力をそれぞれベース入力とする差動増幅器と、この差動
増幅器のコレクタ負荷としてカレントミラー回路を接続
し、前記差動増幅器の一方のコレクタ端よりフィードバ
ンク出力をもたらすようにした電圧電流変換回路を備え
た点に特徴を有する。
増幅回路は、中間周波増幅段の例えば最終段の一対の出
力をそれぞれベース入力とする差動増幅器と、この差動
増幅器のコレクタ負荷としてカレントミラー回路を接続
し、前記差動増幅器の一方のコレクタ端よりフィードバ
ンク出力をもたらすようにした電圧電流変換回路を備え
た点に特徴を有する。
上記構成によると、中間周波増幅段の一対の出力電圧が
カレントミラー回路の作用によりシングルに電流変換さ
れる。このため外付けのコンデンサは１つで済ませるこ
とが可能であり、フィードバックのための端子が１つで
構成できるため、集積回路に通した回路構成とすること
ができる。
カレントミラー回路の作用によりシングルに電流変換さ
れる。このため外付けのコンデンサは１つで済ませるこ
とが可能であり、フィードバックのための端子が１つで
構成できるため、集積回路に通した回路構成とすること
ができる。
以下、本発明の実施例を第１図に基づいて説明する。
同図において、トランジスタＱｌ ｇ Ｑｚ 、抵抗
Ｒ，，Ｒ，および定電流源１より成る初段差動回路、ト
ランジスタＱ１．Ｑ４、抵抗Ｒ，，Ｒ，および定電流源
２より成る終段差動回路は第２図に示した中間周波増幅
段と同一であり、従ってその詳細な説明は省略する。
Ｒ，，Ｒ，および定電流源１より成る初段差動回路、ト
ランジスタＱ１．Ｑ４、抵抗Ｒ，，Ｒ，および定電流源
２より成る終段差動回路は第２図に示した中間周波増幅
段と同一であり、従ってその詳細な説明は省略する。
前記終段の差動回路を構成するトランジスタＱ３のコレ
クタと、トランジスタＱ４のコレクタには、それぞれエ
ミッタが共通接続されて定電流源３に接続された差動対
のトランジスタＱｔ 、Ｑ＊の各ベースが接続されて
いる。そして差動増幅回路を構成する前記トランジスタ
Ｑ７．Ｑｌｌのコレクタにはカレントミラー回路を構成
するトランジスタＱ９．ＱＩＯが負荷として接続されて
いる。
クタと、トランジスタＱ４のコレクタには、それぞれエ
ミッタが共通接続されて定電流源３に接続された差動対
のトランジスタＱｔ 、Ｑ＊の各ベースが接続されて
いる。そして差動増幅回路を構成する前記トランジスタ
Ｑ７．Ｑｌｌのコレクタにはカレントミラー回路を構成
するトランジスタＱ９．ＱＩＯが負荷として接続されて
いる。
すなわちトランジスタＱ、はそのコレクタが差動増幅回
路を構成する前記一方のトランジスタＱッのコレクタに
接続され、又トランジスタＱ１゜はそのコレクタが差動
増幅回路を構成する前記他方のトランジスタＱ、のコレ
クタに接続されている。
路を構成する前記一方のトランジスタＱッのコレクタに
接続され、又トランジスタＱ１゜はそのコレクタが差動
増幅回路を構成する前記他方のトランジスタＱ、のコレ
クタに接続されている。
そしてトランジスタＱ９とＱ１０の各ベースは共通接続
されると共に、一方のトランジスタＱＩＯのコレクタに
接続されている。さらに各トランジスタＱ、、Ｑ、、の
各エミッタには直列に抵抗Ｒ，，。
されると共に、一方のトランジスタＱＩＯのコレクタに
接続されている。さらに各トランジスタＱ、、Ｑ、、の
各エミッタには直列に抵抗Ｒ，，。
Ｒ１１がそれぞれ接続され、各抵抗ＲＩＯ＊Ｒ１１の他
端は基準電位点に接続された構成となっている。
端は基準電位点に接続された構成となっている。
前記トランジスタＱ、のコレクタと、カレントミラー回
路を構成するトランジスタＱ、のコレクタ接続点はフィ
ードバック端子Ｔ４として引出され、一端が基準電位点
に接続されたコンデンサＣ１の他端が接続されている。
路を構成するトランジスタＱ、のコレクタ接続点はフィ
ードバック端子Ｔ４として引出され、一端が基準電位点
に接続されたコンデンサＣ１の他端が接続されている。
この端子Ｔ４にはさらに抵抗Ｒ９の一端が接続されると
共に、該抵抗の他端は端子Ｔ、に接続されてフィードバ
ックループを構成している。
共に、該抵抗の他端は端子Ｔ、に接続されてフィードバ
ックループを構成している。
なおＥは独立した直流バイアス源であり、このバイアス
源Ｅより初段差動増幅器を構成するトランジスタＱｚの
ベースにバイアス電圧が供給されると共に、抵抗Ｒ６２
を介して初段差動増幅器を構成するトランジスタＱ＋の
ベースにもそのバイアス電圧が供給されるよう構成され
ている。
源Ｅより初段差動増幅器を構成するトランジスタＱｚの
ベースにバイアス電圧が供給されると共に、抵抗Ｒ６２
を介して初段差動増幅器を構成するトランジスタＱ＋の
ベースにもそのバイアス電圧が供給されるよう構成され
ている。
このバイアス源Ｅは、例えば電源ＶＣＣより定電流回路
を介した複数のダイオードの直列接続回路により構成さ
せることができる。
を介した複数のダイオードの直列接続回路により構成さ
せることができる。
以上の構成において、中間周波増幅段の最終段を構成す
るトランジスタＱ３とＱ４のコレクタ出力は差動増幅回
路を構成するトランジスタ・Ｑ、とＱ８のベースに印加
されるため、一方のトランジスタＱ１のコレクタには電
流Ｉｔが、他方のトランジスタＱ―のコレクタには電流
Ｉ２が流れる。
るトランジスタＱ３とＱ４のコレクタ出力は差動増幅回
路を構成するトランジスタ・Ｑ、とＱ８のベースに印加
されるため、一方のトランジスタＱ１のコレクタには電
流Ｉｔが、他方のトランジスタＱ―のコレクタには電流
Ｉ２が流れる。
一方、カレントミラー回路を構成するトランジスタＱ、
とＱｌ、の各コレクタ電流は等しく、従ってトランジス
タＱ、のコレクタ電流は■２となる。
とＱｌ、の各コレクタ電流は等しく、従ってトランジス
タＱ、のコレクタ電流は■２となる。
よってトランジスタＱ７およびトランジスタＱ９の両コ
レクタ接続点に設けられた端子Ｔ４には、１、−１．の
電流が流出することになる。すなわちこの電流は、中間
周波出力段の出力電圧を電流変換したものであり、この
電流は外付けのコンデンサＣ３を充電することになる。
レクタ接続点に設けられた端子Ｔ４には、１、−１．の
電流が流出することになる。すなわちこの電流は、中間
周波出力段の出力電圧を電流変換したものであり、この
電流は外付けのコンデンサＣ３を充電することになる。
コンデンサＣ３の端子電圧は前記！、−１２の平均値電
流に比例したものとなり、その電圧は抵抗Ｒ７を介して
中間周波増幅段の初段のトランジスタＱ１のベースにフ
ィードバンクされることになる。
流に比例したものとなり、その電圧は抵抗Ｒ７を介して
中間周波増幅段の初段のトランジスタＱ１のベースにフ
ィードバンクされることになる。
以上の説明で明らかなとおり、この発明は中間周波増幅
段の一対の出力を差動増幅回路で受け、この差動増幅回
路のコレクタ負荷にカレントミラー回路を接続して差動
増幅回路の差電流を取出すようにしたので、外付はコン
デンサは１つで済ませることが可能となり、フィードパ
°ツクのための端子も少なくでき、集積回路に適した回
路が提供できる。
段の一対の出力を差動増幅回路で受け、この差動増幅回
路のコレクタ負荷にカレントミラー回路を接続して差動
増幅回路の差電流を取出すようにしたので、外付はコン
デンサは１つで済ませることが可能となり、フィードパ
°ツクのための端子も少なくでき、集積回路に適した回
路が提供できる。
又、中間周波増幅段を構成する初段の差動増幅器には、
独立したバイアス源よりバイアス電圧が供給できるため
、差動増幅器のバランスがとり易いという効果も期待で
きる。
独立したバイアス源よりバイアス電圧が供給できるため
、差動増幅器のバランスがとり易いという効果も期待で
きる。
第１図は本発明の実施例を示した結線図、第２図は従来
のものの一例を示した結線図である。 １〜３・・・定電流源、Ｑ１〜Ｑ、、Ｑ？〜ＱＩｏ・・
・トランジスタ、Ｒ６−Ｒａ、Ｒｑ〜Ｒ１１・・・抵抗
、Ｔ、、Ｔ、・・・外付は端子、Ｃ３・・・外付はコン
デンサ、Ｅ・・・直流バイアス源。
のものの一例を示した結線図である。 １〜３・・・定電流源、Ｑ１〜Ｑ、、Ｑ？〜ＱＩｏ・・
・トランジスタ、Ｒ６−Ｒａ、Ｒｑ〜Ｒ１１・・・抵抗
、Ｔ、、Ｔ、・・・外付は端子、Ｃ３・・・外付はコン
デンサ、Ｅ・・・直流バイアス源。
Claims (1)
- 【特許請求の範囲】 中間周波信号を入力とし、この中間周波信号を増幅する
複数段の差動増幅器より成る中間周波増幅段と、 この中間周波増幅段を構成する差動増幅器の一対の出力
をそれぞれベース入力とし、エミッタが共通接続されて
定電流源に、またそれぞれのコレクタにカレントミラー
回路が負荷として接続されて前記一方のコレクタ端を出
力端とした電圧電流変換回路と、 この電圧電流変換回路の前記出力端と基準電位点との間
に接続され、その端子電圧が前記中間周波増幅段を構成
する初段の差動増幅器の入力端にフィードバックされる
コンデンサとを備えて成る受信機の中間周波増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP468489A JPH02186725A (ja) | 1989-01-13 | 1989-01-13 | 受信機の中間周波増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP468489A JPH02186725A (ja) | 1989-01-13 | 1989-01-13 | 受信機の中間周波増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02186725A true JPH02186725A (ja) | 1990-07-23 |
Family
ID=11590717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP468489A Pending JPH02186725A (ja) | 1989-01-13 | 1989-01-13 | 受信機の中間周波増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02186725A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077665A1 (ja) * | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | リミッタアンプ |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266358A (en) * | 1975-11-28 | 1977-06-01 | Mitsubishi Electric Corp | Amplification circuit |
| JPS58187011A (ja) * | 1982-04-10 | 1983-11-01 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 差動増幅器を具える回路 |
-
1989
- 1989-01-13 JP JP468489A patent/JPH02186725A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5266358A (en) * | 1975-11-28 | 1977-06-01 | Mitsubishi Electric Corp | Amplification circuit |
| JPS58187011A (ja) * | 1982-04-10 | 1983-11-01 | エヌ・ベ−・フイリツプス・フル−イランペンフアブリケン | 差動増幅器を具える回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004077665A1 (ja) * | 2003-02-25 | 2004-09-10 | Nippon Telegraph And Telephone Corporation | リミッタアンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5148121A (en) | Amplifier circuit designed for use in a bipolar integrated circuit, for amplifying an input signal selected by a switch circuit | |
| US4240040A (en) | Operational amplifier | |
| US5057788A (en) | 2-stage differential amplifier connected in cascade | |
| US3564439A (en) | Differential amplifier | |
| US4254380A (en) | Bridge amplifier | |
| US5717360A (en) | High speed variable gain amplifier | |
| JP2953383B2 (ja) | 電圧電流変換回路 | |
| US4539529A (en) | Semiconductor amplifier circuit | |
| EP0156410A1 (en) | Amplifier arrangement | |
| US3898578A (en) | Integrable power gyrator | |
| US3783400A (en) | Differential current amplifier | |
| JP2003533082A (ja) | 低電力バイアス回路を装備するｆｔ周波数逓倍増幅器 | |
| JPS63275212A (ja) | 電圧変換回路 | |
| US3603894A (en) | Stacked differential amplifiers | |
| JP3548127B2 (ja) | 低供給電圧アナログ乗算器 | |
| JP3733215B2 (ja) | 増幅回路 | |
| JP2661358B2 (ja) | レベルシフト回路 | |
| JP2555435B2 (ja) | リミッタ増幅回路 | |
| JPH0328581Y2 (ja) | ||
| JPS59181807A (ja) | トランジスタ増幅器 | |
| JP2731459B2 (ja) | ジャイレータ | |
| JPS6229924B2 (ja) | ||
| JPH0375977A (ja) | 乗算回路 | |
| JPS59104823A (ja) | 波形整形器 | |
| JP3221452B2 (ja) | 電圧／電流変換回路 |