JPH02186792A - 多入力１出力光バッファ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 高速パケット交換や非同期転送モード（ＡＴＭ）交換に
おいて、複数の入出力ハイウェイを収容するスイッチノ
ードに用いられる多入力１出力光バッファに関し、 １つの出力端子に出力すべきデータを１つのバッファに
蓄えることとにより、バッファ量を少なくすることを目
的とし、 複数の入力端子と単一の出力端子を有する光バッファに
おいて、該複数の入力端子からの入力光信号を、複数の
切換出力端子のうちで任意の切換出力端子に切換えて出
力する光スイッチング手段と、該光スイッチング手段の
複数の切換出力端子からの信号を前記光バッファの出力
端子への信号路上に結合した後に、前記光スイッチング
手段の複数の切換出力端子のそれぞれに応じた信号遅延
量を各切換出力端子からの信号に与える光信号遅延手段
とを有するように構成する。

〔産業上の利用分野〕

本発明はｌ５ＤＮ等における光交換方式に係り、さらに
詳しくは高速パケット交換や非同期転送モード（ＡＴＭ
）交換において、複数の入出力ハイウェイを収容するス
イッチノードに用いられる多入力１出力光バッファに関
する。

ｌ５ＤＮ等の通信網の発達に伴い、高速パケット交換や
回線交換とパケット交換のそれぞれの利点を住かした第
３の交換モードとしてＡＴＶ交換方式が注目されている
。このような交換方式においては、複数の入力ハイウェ
イからのデータが同時に同じ出力ハイウェイに出力され
る場合が生じるために、バッファを設ける必要がある。

光通信システムの一層の実用化のために、光交換機のス
イッチノードにおける光バッファの構成が重要な課題と
なっている。

〔従来の技術〕

ｌ５ＤＮ等の通信網における従来の典型的な交換方式と
しては、回線交換方式とパケット交換方式がある。回線
交換方式で速度比の大きい多種類の呼を扱うとする場合
には、交換制御が複雑になるために１つの回線交換網で
扱える通信速度の範囲には制約がある。パケット交換方
式はプロトコルが複雑であり、ソフトウェア処理を伴う
ため速度に限界があり、高速のニーズ４こ対応できない
という問題点がある。

そこで広域ｌ５ＤＮのように、例えば１５０　Ｍｂｉｔ
／ｓ程度の超高速のものまでのデータを扱うようなニー
ズに対応可能な交換方式として、回線交換とパケット交
換の両者の利点を生かした第３の交換モードであるＡＴ
Ｖ　（非同期転送モード）と呼ばれる交換方式が注目さ
れている。

ＡＴＭ方式では、ユーザから送られる情報をデータも含
めて全てセルと呼ばれる短い固定長のパケットに分割し
、各セルに数バイトのヘッダが付けられる。このセルヘ
ッダには、論理チャネル番号やヘッダエラー検出のため
のエラーチエツクコード等が入っている。ＡＴＶ交換に
おいては高速化のためにこれらのセルがハードウェアで
自動的にスイッチングされる。すなわちＡＴＭ交換にお
けるセルは、データが固定長である点を除いては、パケ
ット交換におけるパケットと同様のものである。

ＡＴＶ交換のような高速の交換方式においては、交換機
への複数の入力ハイウェイからのデータが同時にある出
力ハイウェイから出力されること、すなわちデータの衝
突を避けるためにバッファが用いられる。特に光交換機
においては、電気的なバッファのように光信号を蓄える
バッファは物理的に存在しないので、それと同様の作用
を行う光バッファメモリの構成法が大きな問題となる。

第７図に光交換機におけるスイッチノードの従来例の全
体構成ブロック図を示す。同図において、スイッチノー
ド１はそれぞれｎ個の入力及び出力端子を持っている。

０本の入力端子からの信号はｎ個の（ＩＸｎ）書込みス
イッチ部２ａ、２ｂ。

・・、２ｎにそれぞれ入力され、０本の出力はｎ個の光
バッファメモリ部３ａ、３ｂ、　　・・・、３ｎからそ
れぞれ出力される。

光バッファメモリ部３ａ、３ｂ、　　・・・、３ｎは、
それぞれ光バッファ部４ａと読出しスイッチ部５ａ、４
ｂ、５ｂ、＝・、４ｎと５ｎとから構成される。また光
バッファ部４ａ、４ｂ、　　・・４ｎはそれぞれｎ個の
光バッファ、例えば４ｍｌ＋４１１２＋　　・・・、４
．ｎから成っている。

そしてこれらの光バッファ４ｍｌ＋４ｍ２＋　　・・４
ｍｎには、それぞれ書込スイッチ部２ａ。

２ｂ、　　・・・、２ｎからの信号、すなわち各入力端
子からの信号が入力する。さらに、読み出しスイッチ部
５ａ、５ｂ、　　・・・、５ｎは例えば合波器であり、
光バッファ４ｍ＋＋４ｍｚ＋　　・・・４ｍｎからの信
号を合波で出力端子に出力するものである。

第８図は光バッファメモリ部３ａ、３ｂ、　　・・、３
ｎの従来例の構成を示すブロック図である。

第７図に示すように、例えば光バッファメモリ部３ａは
光バッファ部４ａと読出しスイッチ部、すなわち合波器
５ａとから成る。光バ・ンファ部りａ内には光バッファ
４ｍ　＋　＋　　４ｍ　２１　　・・・・。

４ｍｎがあり、これらの各バッファにはスイッチノード
の各入力端子からの信号がそれぞれ入力されるが、信号
は各バッファに前置された信号処理部５ａ、５ｂ、　　
・・・、６ｎを通して入力される。

これらの信号処理部は、各入力端子からデータが入力さ
れたことを検知し、それを制御部８に知らせるものであ
る。また駆動回路７は、ｎ個の光バッファ４ｍｌ＋４１
１２＋　　・・・・、４１ｎの内部の光スィッチを駆動
するためのものである。

第８図において、た゛とえば光バッファ４．１はに段の
単位光バッファ４ａｌｌ＋４ｍ１２＋　　・・４、Ｉ、
から構成されている。ｋ段の各単位光バッファの構成は
全て同様であり、たとえば４１，１では、信号処理部６
ａからの入力光信号が通る信号路、例えば光導波路上に
ｎ個の光スィッチ９ｍ　１　＋　＋〜９　ｍ　ｌ　Ｉ　
ｎが直列に設けられており、また合波器５．に接続され
る光遅延線上に、ｎ個の光フアイバリング１０ｍ＋＋ｔ
〜１０．１１ｎと、ｎ個の２人力光カプラ１ｌａｌ１１
〜１１　ｍ　ｌ　Ｉ　ｎが、交互に順次図のように配置
されている。さらに、光導波路上の各光スィッチの切換
出力が、それぞれ図のように各２人力光カプラの一方の
入力端子に人力されている。

前述のように光信号を蓄えておくバッファというものは
物理的に存在しないので、光交換機に入力されたデータ
を必要な時間だけ遅延させて出力することによって、バ
ッファと同様の作用を行わせる。そして、この光信号の
遅延のために用いられるのが光フアイバリング、例えば
１０ｍ＋＋ｔ〜１０ｍ＋＋ｎであり、光導波路上の光ス
ィッチのうちどのスイッチを切換えて信号処理部６．か
ら入力される光信号を光遅延線上に移動させるかによっ
て、入力信号に対する遅延時間が決定される。

光フアイバリンクは、例えばある一定長の光フアイバ中
に光信号を通すことにより、ある一定時間光信号の遅延
を行わせるものである。そしてこの光フアイバリンクを
何個通すかにより、光信号の入力から出力までの全体の
遅延時間が決定される。例えば光導波路上を進行してく
る光信号を、光スィッチ９ａ　＋　ｚ　ｔの切換によっ
て光遅延線上に移すことにより、光スィッチ９ａ　＋　
＋　＋を切換える場合に比べて、光フアイバリンクｎ個
分の遅延時間を持たせることができる。ここで、例えば
光フアイバリンク１個の遅延量はＡＴＭ交換におけるセ
ル１個分の時間とすれば、光信号の遅延量はｎセル分と
なる。

第８図において光バッファ４ｍ＋が何個の単位光バッフ
ァ４ａｌｌ＋　　４ａＩ２ｒ　　””＋　　４６１１１
によって構成されるか、すなわち単位光バッファの段数
には情報の廃棄率、必要な遅延時間等によって定められ
るものである。すなわち、段数ｋを多くすることによっ
て光信号の遅延時間を長くすることが可能になるが、一
方ハードウエア量が増大するので、ある遅延時間を超え
て遅延させなければならないデータは廃棄するものとし
、そのようなデータがどのくらいあるか、すなわち廃棄
率と関係するものとして段数にの一値が決定される。

〔発明が解決しようとする課題〕

第７図に示したスイッチノードの従来例の構成方式にお
いては、ｎ個出力端子のそれぞれに対して入力端子数分
、すなわちｎ個のバッファ例えば４お＋１　４８２１　
　・・・、４．７を用意し、各入力端子からの光信号を
おのおの独立に蓄える方法をとっていた。しかしながら
、この方法ではスイッチ規模（入出力端子数）が大きく
なるにつれてバッファ量が急激に増大してしまい、装置
が大型化し、コストが上昇するという問題点があった。

本発明は、１つの出力端子に出力すべきデータを１つの
バッファに蓄えることにより、バッファ量を少なくする
ことを目的とする。

〔課題を解決するための手段〕

第１図（ａ）は第１の発明の原理ブロック図である。

同図において多入力ｌ出力光バッファ１２は、従来例の
第８図における単位光バッファのうちで縦の列、例えば
４＊Ｉｌ＋４８□１．・・・・４　ｍ　ｎ　Ｉを合成し
たものに相当し、光スイッチング手段１３と光信号遅延
手段１４とから成る。

光スイッチング手段１３は複数の入力端子からの光信号
を、複数個ある切換出力端子のうちいずれか任意のもの
に出力するものであり、例えば、第８図の単位光バッフ
ァ４ａ＋ｔ＋４ｍｚ＋＋・・、４□ｎｌにおけるように
、各入力端子からのそれぞれの信号線上にｎ個の光スィ
ッチを設けたものである。

光信号遅延手段１４は光スイッチング手段１３の切換出
力端子からの信号を光バッファ１２の出力端子への信号
路上に結合した後に、各切換出力端子に応じた信号遅延
量をそれぞれの信号に与えるものであ、す、例えば第８
図の単位光バッファ４ｍ　ｌＩ内の光遅延線上のそれぞ
れ複数個の光フアイバリンクと光カブうに相当する。

すなわち、本発明では第８図の従来例における単位光バ
ッファ４ａｌｌ＋４ｍ２１＋　　・・・・４　Ｍ　ｎ　
Ｉにおいて光遅延線の部分を共通に用い、例えば光スィ
ッチ９ｍｔｔ＋、９ｍｚ＋　％、・・９　ａ　ｎ　ｌ　
ｌの切換光出力が全て１個の光カプラＩＬ＋＋＋に入力
されて、多入力１出力光バッファが構成される。

従来例の第８図とは少し意味が異なるが、これも単位光
バッファと呼ぶことにすると、このような単位光バッフ
ァが複数（ｋ）段接続された光バッファメモリが、例え
ば第７図の光バッファメモリ部３．全体に相当し、最終
段単位光バッファの光信号遅延手段１４の出力がスイッ
チノードの出力となる。ここで、光スイッチング手段１
３については、第８図におけると同様に直列接続された
光スィッチの切換出力がが後段への入力となり、また光
信号遅延手段１４については、これも第８図におけると
同様に、後段の単位光バッファにおける最大遅延量が前
段からの信号の遅延量に加えられる形式でに段の接続が
行われる。そして、光交換機のスイッチノードにおいて
は、このような光バッファメモリが、スイッチノードの
ｎ個の出力に対してそれぞれ個別に設けられる。

第１図（９）は第２の発明の機能ブロック図である。

同図において多入力１出力光バッファの複数の入力端子
から入力されたデータのうちで、出力端子から衝突させ
ることなく前後して出力すべき２つのデータに対して１
５で両者の間の時間間隔が判定される。そしてその間隔
が固定長のバケット長に相当するＡＴＭ交換における１
セル分以内のときには、１６で先に出力するデータに比
較して１セル分多い遅延量が後続データに与えられる。

時間間隔が１セル分以上、２セル分以内のときには、先
に出力するデータと同一の遅延量が１７で後続データに
与えられる。また時間間隔がｊ（≧２）セル分以上、（
ｊ＋１）セル分以内のときには、先に出力するデータに
比較して（ｊ−１）セル分の進み量が後続データに１８
で与えられる。これは伝播遅延時間を極力最小化してデ
ータ出力を高速化させるためである。

〔作　　用〕

第１図（ａ）、　（ｂ）により本発明の詳細な説明する
。

第１図（ａ）で多入力ｌ出力光バッファ１２に、複数の
入力端子から入力されるデータとしてのセルは１つの出
力端子から衝突させることなく出力されなければならな
い。このため各入力端子から光スイッチング手段１３へ
のセル入力は、例えば図示しない制御部によってその到
着時刻が監視され、出力端子から前後して出力すべき２
つのデータの間の時間間隔が第１図ら）の１５で判定さ
れる。そしてその時間間隔に応じて、光スイッチング手
段１３内のどの光スィッチを切換えるかが制御され、１
６．１７．１８で先に出力されるデータと後続データと
の時間間隔が調整されてデータ出力が成されるため、光
交換機の出力ハイウェイ上でのセルの衝突を避けるこが
可能となる。

〔実　　施　　例〕

第２図は本発明におけるスイッチノードの実施例の全体
構成ブロック図である。同図においてスイッチノード１
９は第７図の従来例と基本的に同様の構成となっており
、書込みスイッチ部２．。

２ｂ、　　°°ｔ、２ｎ及び光バ・ソファメモリ２０ａ
。

２０ｂ、・・・、２０ｎによって構成されている。

しかしながら、本発明においては光バッファメモリ２０
ａ、２０ｂ、　　・・−，２Ｏｎが第７図の光バッファ
メモリ部３ａ、３ｂ、　　・・・、３ｎと異なり、それ
ぞれ実質的に１個の光バッファのみによって構成されて
いる点が異なっている。そして光バッファメモリ２０ａ
、２０ｂ、　　・・・、２０ｎは図に示したように、そ
れぞれに段の単位光バッファから構成されている。

第３図は本発明における光バッファメモリの実施例の構
成ブロック図である。同図において、信号処理部６ａ、
６ｂ、　　・・・・、６ｎは第８図の従来例と同様に各
入力端子からの信号の到着を制御部２１に通知する。制
御部２１は、光バ・ソファメモリ２０ａの内部の光スィ
ッチの駆動回路２２の制御を行う。また光バッファメモ
リ２０ａは、第８図の従来例と同様に、ｋ段の単位光バ
ッファ２０．１，２０．２．　　・・・、２０−ｋが縦
続接続された形式となっている。

縦続接続されたに段の各単位光バッファの構成は全て同
一であり、例えば単位光バッファ２０ＡＩはｎ個の入力
端子からの入力信号線のそれぞれの上にｎ個の光スィッ
チ、例えば２３．Ｉい２３−１２゜・・・、２３ａＩｎ
が直列接続され、また一方、出力端子に接続さた光遅延
線上にｎ個の光フアイバリンク２４１１〜２４Ｉｎ、及
びｎ個の光カプラ２５．、〜２５１７が図のように交互
に直列に接続された形式となっており、さらに入力端子
側からの信号線上に設けられた各光スィッチの切換出力
は入力端子側から見て順次図のように光遅延線上の各光
カブラに入力されている。

例えば、単位光バッファ２０．１内の入力端子側から見
て最も近いｎ個の光スイッチ２３−＋ｆｉ〜２３ｎ１．
の切換出力は、全て光カプラ２５１ｎの入力端子に入力
される。このように本発明においては、第８図の従来例
と比較して光バッファ作用を行う光遅延線が１本でよい
ことになり、光フアイバリンクと光カブラの数が大幅に
削減される。

第４図は、本発明におけるデータ出力制御方法のアルゴ
リズムとその実施例である。同図（ａ）は制御方法のア
ルゴリズムを示し、同一の出力端子に出力すべき２つの
セル（固定長のパケット長に相当）の入力間隔によって
出力信号が衝突しないように、後続データの遅延量を決
定し、第３図における光スィッチの駆動ポイントを変化
させるものである。セルの入力間隔が１セル分以内の場
合には、後続データを遅らせる必要があるので、遅延量
を＋１とし、光スィッチの駆動ポイントを１セル分遅ら
せる。入力間隔が１から２セル分の範囲にあるときには
、後続データを遅らせる必要がないので遅延量をＯとし
、光スィッチの駆動ポイントも換える必要がない。

セルの入力間隔が２セル分以上の場合には、出力を高速
化させるために、逆に後続データの出力タイミングを進
ませる必要がある。すなわちセル入力間隔がｊ（≧２）
から（ｊ＋１）セル分の場合には遅延量を−（ｊ−ＩＬ
すなわち光スィッチの駆動ポイントを（ｊ−１）個分だ
け早めて後続のセルを出力させる。例えば入力間隔が２
から３セル分の間にあるときには、後続データの出力タ
イミングは１セル分だけ進められる。

第４図（ｂ）、　（Ｃ）は３つの入力端子から入力され
るセルデータの出力制御方法の実施例である。同図（ロ
）においてデータＡ、Ｂ、Ｃ，・・・・・はすべてｌセ
ル分の長さのデータとする。入力端子側から最初のデー
タＡが入力されると、そのデータは遅延させる必要がな
いので、同図（Ｃ）の光スイッチ２３−＋＋が切換えら
れ、データＡは光カプラ２５＋ｔを通して出力される。

次にデータＢが入力されるが、データＢとデータＡの間
隔は１セル分以内であるのでデータＢを１セル分遅延さ
せるために光スィッチ２３ｂ＋ｚが切換えられ、データ
Ｂは光カプラ２５１２を介して光フアイバリンク２４１
１によって１セル分遅延された後に出力される。更に、
データＣはデータＢと同じ時刻に入力されているので、
データＣはデータＢより更に１セル分遅延させるために
、光スィッチ２３ｃ１３によって切換えられる。

以下同様にして、データＤはデータＣに比較して、また
データＥはデータＤに比較して１セル分以内の入力間隔
であるので、それぞれ１セル分だけ遅延され、データＤ
は光スイッチ２３−２１、データＥは光スィッチ２３ｃ
２２によって切換ええられ、必要な遅延時間の後に出力
される。次に、データＦはデータ已に比較してセルの入
力間隔が２セル分以上あるので、データ出力の高速化の
ためにその出力タイミングが１セル分だけ進められる。

すなわちデータＦは光スィッチ２３ｂｚ＋　によって切
換えられ、データＥとその出力間隔が１セル分だけ短く
なった形式で出力される。以下同様に、データＧ、Ｈ，
Ｉ及びＪはそれぞれ光スイッチ２３ｃ２２，２３−２３
，２３ｂｚ３．及び２３Ｃ３１によって切換えられ、所
定の時間だけ遅延されて出力される。

第５図は第３図の光バッファメモリの実施例における駆
動回路と制御部の構成を示すブロック図である。同図に
おいて信号処理部６ａ、６ｂ。

・・、６ｎ及び光バッファメモリ２０ａの構成は第３図
と全く同様である。第５図において、各入力端子からの
セルの到着時刻が信号処理部６ａ。

６ｂ、　　・・・、６ｎによって監視されるが、制御部
２１内の時刻照合回路２６はその監視結果を照合する。

出力データ識別回路２７は時刻照合回路２６の照合結果
を基にして、到着時刻の速いセルを判定する。比較回路
２８は、そのセル、すなわち次に出力すべきデータと前
に出力したデータとの到着時刻の差を算出し、その結果
を駆動用パルス出力回路２９に送出する。駆動用パルス
出力回路２９は、比較回路２８の比較結果を基にして、
必要な遅延量を計算し、その遅延量に相当した駆動用パ
ルスを駆動回路２２に送る。

駆動回路２２は制御部２１の駆動用パルス出力回路２９
からの駆動用パルスを解読するためのデコーダ３０と、
光バッファメモリ２０ａの中にあって入力端子側から見
て同一位置にあるｎ個の光スィッチ、例えば２３−＋＋
〜２３．．＋１までの光スィッチを駆動する光スイツチ
駆動部３１ａ及びまったく同様の構成の光スイツチ駆動
部３１ｂ。

・・・から成る。また、光スイツチ駆動部３１ａはデコ
ーダ３０からの信号を解読するためのデコーダ３２゛）
と、各光スィッチを駆動するためのｎ個の電圧発生回路
３３１１〜３３．７から成る。

ここでデコーダ３２ａへの入力ビット数はｎ個の光スィ
ッチを区別するための必要ビット数、すなわちｌｏｇ　
２　ｎとなる。また光スイツチ駆動部は単位光バッファ
に対してそれぞれｎ個必要であり、ｋ段の単位光バッフ
ァに対しては合計ｋｎ個の光スイツチ駆動部が必要であ
るために、デコーダ３０ｂの入力ビット数はｌｏｇ、　
（ｋ　ｎ　ｌｏｇｚ　ｎ　）となる。

第６図に本発明の光バッファメモリと従来例とのハード
量の比較を示す。第３図の実施例と第８図の従来例を比
較することにより、前述のように本発明ではバッファ作
用を行う光遅延線が１本のみとなるので、光遅延線上の
光バッファリング及び光カプラの量が格段に少なくなる
。本発明の第３図においては、例えば単位光バッファ２
０１゜内の光スィッチの数はｎ２、光フアイバリンク及
び光カプラの数はそれぞれｎとなる。このような単位光
バッファかに段縦続接続されるので、光スィッチの数は
ｎ２に、光フアイバリンク及び光カブラの数はそれぞれ
ｎｋとなる。これに対して、第８図の従来例では、光フ
アイバリンク及び光カプラの数もそれぞれｎ”　ｋであ
る。従って本発明ではｎの値の増加とともに、光フアイ
バリンク及び光カプラの数は従来例のように急激に増加
することはなく、ｎに比例するのみにすぎない。

［発明の効果〕 以上説明したように、本発明によれば、各入力端子から
のデータをスイッチノードの出力端子毎に１つのバッフ
ァに共通して蓄えて送出するためにバッファの使用効率
が向上し、スイッチノードを構成するバッファ量を少な
（することができ、光通信装置の小型化及びコストの低
減に寄与するところが大きい。

【図面の簡単な説明】 第１図（ａ）は第１の発明の原理ブロック図、第１図（
ｂ）は第２の発明の機能ブロック図、第２図は本発明に
おけるスイッチノードの実施例の全体構成を示すブロッ
ク図、 第３図光バッファメモリの実施例の構成を示すブロック
図、 第４図はデータ出力制御方法のアルゴリズムとその実施
例を示す図、 第５図は光バッファメモリの駆動回路と制御部の実施例
の構成を示すブロック図、 第６図は本発明の光バッファメモリと従来例とのハード
量の比較を示す図、 第７図はスイッチノードの従来例の全体構成を示すブロ
ック図、 第８図は光バッファメモリ部の従来例の構成を示すブロ
ック図である。 １２・・・多入力ｌ出力光バッファ、 １３・・・光スイッチング手段、 １４・・・光信号遅延手段、 １９・　・　・スイッチノード、 ２０ａ〜２０ｎ・・・光バッファメモリ、２Ｉ・・・制
御部、 ２２・・・駆動回路、 ２３、．１〜２３．３ｎ、２３ｎ＋ｔ〜２３ｎ！ｎ・・
・光スィッチ、 ２４＋ｔ　〜２４３１１　・・・光フアイバリンク、２
５１１〜２５３．　　・・・光カプラ。

Claims (1)

1. 【特許請求の範囲】 １）複数の入力端子と単一の出力端子を有する光バッフ
   ァ（１２）において、 該複数の入力端子からの入力光信号を、複数の切換出力
   端子のうちで任意の切換出力端子に切換えて出力する光
   スイッチング手段（１３）と、該光スイッチング手段（
   １３）の複数の切換出力端子からの信号を前記光バッフ
   ァ（１２）の出力端子への信号路上に結合した後に、前
   記光スイッチング手段（１３）の複数の切換出力端子の
   それぞれに応じた信号遅延量を各切換出力端子からの信
   号に与える光信号遅延手段（１４）とを有することを特
   徴とする多入力１出力光バッファ。 ２）複数の入力端子と単一の出力端子を有する光バッフ
   ァにおいて、 該複数の入力端子から入力され、前後して出力端子に出
   力すべき２つのデータ間の時間間隔を判定し（１５）、 該時間間隔が固定長のパケット長に相当する１セル分以
   内のときには先に出力するデータに比較して１セル分多
   い遅延量を後続データに与え（１６）、 １セル分以上２セル分以内のときには先に出力するデー
   タと同一の遅延量を後続データに与え（１７）、 ｊ（≧２）セル分以上（ｊ＋１）セル分以内のときには
   先に出力するデータに比較して（ｊ−１）セル分の進み
   量を後続データに与え（１８）てデータを出力すること
   により、出力端子上でのデータの衝突を避けることを特
   徴とする多入力１出力光バッファにおけるデータ出力制
   御方式。