JPH0218687A - Pipe line processor control system - Google Patents

Pipe line processor control system

Info

Publication number
JPH0218687A
JPH0218687A JP16982988A JP16982988A JPH0218687A JP H0218687 A JPH0218687 A JP H0218687A JP 16982988 A JP16982988 A JP 16982988A JP 16982988 A JP16982988 A JP 16982988A JP H0218687 A JPH0218687 A JP H0218687A
Authority
JP
Japan
Prior art keywords
module
processing
program
processor
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16982988A
Other languages
Japanese (ja)
Inventor
Shigehiro Takada
高田 繁寛
Hidekazu Tajima
秀和 田島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Solution Innovators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Solution Innovators Ltd filed Critical NEC Solution Innovators Ltd
Priority to JP16982988A priority Critical patent/JPH0218687A/en
Publication of JPH0218687A publication Critical patent/JPH0218687A/en
Pending legal-status Critical Current

Links

Landscapes

  • Advance Control (AREA)
  • Multi Processors (AREA)

Abstract

PURPOSE:To eliminate necessity to use an external memory, to reduce the burden of a high order program and to improve the processing efficiency of a system by once storing data, which are just processed, into a buffer module, fetching the data again out of the buffer module after exchange processing is finished and continuing the processing. CONSTITUTION:A program 6 is divided into the module per processing function to include an input system, an output system, a processing system and a buffer module to save the data. A processing information table 5 is provided to store processing information 50, which show the processing order of the module, with distinguishing the information to a module 51 for initial load and a module 52 for exchange. A control module 1 is provided to refer the processing information, to execute the load or exchange of the program module 6 to processors 2, 3 and 4 and to store the data on the processor into the buffer module when the program module 6 is exchanged. Thus, it is not necessary to execute the exchange of the program through the external memory and the processing efficiency can be improved as the system.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はプログラム制御方式に関し、特にデータフロー
方式のパイプラインプロセッサを組合わせたパイプライ
ンプロセッサシステムの制御方式[従来の技術] 従来、この種のプロセッサシステムの制御方式は、一連
の複数の処理を行なう場合、それらの処理機能毎にプロ
クラムを作成して、その都度プロセッサ上のプログラム
を入替えて実行しており、プロセッサ間でのデータの送
受は外部メモリを介して行なっていた。
[Detailed Description of the Invention] [Industrial Application Field] The present invention relates to a program control system, and in particular, a control system for a pipeline processor system combining data flow pipeline processors [Prior Art] Conventionally, this type of control system has been developed. When performing a series of multiple processes, the processor system control system creates a program for each processing function and replaces and executes the program on the processor each time. was done via external memory.

[発明が解決しようとする課題] 上述した従来の制御方式は、処理機能毎にプログラムを
作成し、実行の際、その都度プロセッサ上のプログラム
を入替える必要があり、さらにそのためプロセッサ間の
データの送受を外部メモリを介して行なっているので、
プログラムの入替えおよび外部メモリを管理する上位プ
ログラムの制御が複雑となり、システムとしての処理効
率が低いという欠点がある。
[Problems to be Solved by the Invention] In the conventional control method described above, it is necessary to create a program for each processing function and replace the program on the processor each time it is executed. Since sending and receiving is done via external memory,
This has the drawback that the control of the host program that manages program replacement and external memory is complicated, and the processing efficiency of the system is low.

[課題を解決するための手段] 本発明のパイプラインプロセッサ制御方式は、プログラ
ムが、入力系、出力系、処理系およびデータをセーブす
るバッファモジュールを含む処理機能毎のモジュールに
分割されており、該モジュールの処理順序を示す処理情
報を、初期ロード用モジュールと入替え用モジュールと
に区別して記憶している処理情報テーブルと、該処理情
報を参照して、プログラムモジュールのプロセッサへの
ロードあるいは入替えを行ない、ブロク゛ラムモジュー
ルの入替えの際、プロセッサ上のデータをバッファモジ
ュールへ格納するコントロールモジュールとを有してい
る。
[Means for Solving the Problems] In the pipeline processor control method of the present invention, a program is divided into modules for each processing function including an input system, an output system, a processing system, and a buffer module for saving data, Loading or replacing a program module to a processor is performed by referring to a processing information table in which processing information indicating the processing order of the module is stored separately for an initial load module and a replacement module, and the processing information. The controller has a control module that stores data on the processor in the buffer module when the block module is replaced.

[作用コ コントロールモジュールが、プログラムモジュールの処
理情報を参照して、順次、モジュールをプロセッサヘロ
ードし、プロセッサ上のプログラムモジュールの入替え
が必要な場合、プロセッサ上のデータを一旦、バッファ
モジュールへ格納するので、外部メモリを介して行なっ
ていたプロセッサ間のデータの送受が不要となる。
[The action control module refers to the processing information of the program modules and sequentially loads the modules onto the processor, and if it is necessary to replace the program modules on the processor, the data on the processor is temporarily stored in the buffer module.] Therefore, there is no need to send and receive data between processors via external memory.

[実施例] 次に、本発明の実施例について図面を参照して説明する
[Example] Next, an example of the present invention will be described with reference to the drawings.

第1図は本発明のパイプラインプロセッサ制御方式の一
実施例を適用したパイプラインプロセッサシステムを示
すブロック図、第2図は本実施例の動作の一例を示す図
である。
FIG. 1 is a block diagram showing a pipeline processor system to which an embodiment of the pipeline processor control method of the present invention is applied, and FIG. 2 is a diagram showing an example of the operation of this embodiment.

本実施例のパイプラインプロセッサシステムは、プロセ
ッサ1〜4を備えており、プログラムを構成するプログ
ラムモジュール群6の処理情報50を記憶している処理
情報テーブル5を有している。処理情報50は、初期ロ
ート用モジュール51と大替え用モジュール52があり
、それぞれ該当するプログラムモジュールの、処理機能
とプログラムモジュール群6上でのポインタが記録され
ている。プログラムモジュール群6は、データの人力お
よび出力系モジュールと種々の処理系モジュールとデー
タをセーブするバッファモジコールからなっている。ま
た、プロセッサ1」二のコントロールモジュールはプロ
グラム全体を制御し、プログラム実行時に処理情報テー
ブル5の該当するプログラムのテーブルを参照して、ブ
ロモ・ンサへのプログラムモジュールのロードあるいは
入替えを行ない、さらにプログラムモジュールの入替え
の際、当該プロセッサ上のデータをバッファモジュール
へ格納し、入替え終了後処理を続行させる。
The pipeline processor system of this embodiment includes processors 1 to 4, and has a processing information table 5 that stores processing information 50 of a program module group 6 that constitutes a program. The processing information 50 includes an initial rotary module 51 and a major replacement module 52, and the processing function and pointer on the program module group 6 of each corresponding program module are recorded. The program module group 6 includes a data input and output system module, various processing system modules, and a buffer module for saving data. In addition, the control module of the processor 1''2 controls the entire program, refers to the table of the corresponding program in the processing information table 5 when executing the program, loads or replaces the program module to the bromo sensor, and further processes the program. When replacing modules, the data on the processor is stored in the buffer module, and processing is continued after the replacement is completed.

次に、本実施例の動作について文字処理を例にして説明
する。
Next, the operation of this embodiment will be explained using character processing as an example.

ここで、プログラムモジュールとして次に示すモジュー
ルを考える。
Here, consider the following module as a program module.

1)入力系モジュール・・・文字パターンを記憶してい
る専用メモリから文字 パターンを取込む。
1) Input system module: reads character patterns from a dedicated memory that stores character patterns.

2)バッファモジュール・・・ランダムに文字パターン
を取込む時、あるい は、処理中にモジュー ルの入替えを行なう時 に文字パターンをセー ブする。
2) Buffer module: Saves character patterns when randomly importing character patterns or when replacing modules during processing.

3)処理系モジュール・・・基本文字系の密度変換また
は拡大系の密度変換。
3) Processing system module: Density conversion of basic character system or density conversion of expansion system.

4)出力系モジュール・・・出力用メモリへの文字展開
を行なう。
4) Output system module: Performs character expansion to output memory.

ま1゛、第2図において、文字の縦書き処理や切出し処
理を考えると、この場合は文字パタンを専用メモリから
取込んで縦書きあるいは所定の切出しに応した文字展開
を行なうので、第2図(1)に示すように、コントロー
ルモジュールによって入力系モジュールと出力系モジュ
ールがそれぞれプロセッサ2.3にロードされる。
1. In Fig. 2, if we consider the vertical writing processing and cut-out processing of characters, in this case the character pattern is imported from the dedicated memory and character development is performed according to the vertical writing or predetermined cutting, so the second As shown in FIG. 1, an input system module and an output system module are respectively loaded into the processor 2.3 by the control module.

また、第2図(1)に示す処理において基本文字系の密
度変換を行なった後、縦書き処理あるいは切出し処理を
行なう場合は、第2図(2)に示すように入力系モジュ
ールおよび出力系モジュールに加えて基本文字系の密度
変換を行なう処理系モジュールが、それぞれプロセッサ
2、牢、3にロートされる。
In addition, when vertical writing processing or cutting processing is performed after density conversion of the basic character system in the processing shown in Fig. 2 (1), input system module and output system as shown in Fig. 2 (2). In addition to the modules, processing system modules that perform density conversion of basic character systems are loaded into the processors 2, 3, and 3, respectively.

さらに、基本文字系の密度変換を行なって、その後拡大
系密度変換を行ない、そして縦書き処理あるいは切出し
処理を行なう場合、本実施例では、コントロールモジュ
ールがロードされているプロセッサ1を除いて、実際に
プログラムを実行するプロセッサは3個であるので、第
2図(3)に示すように、プロセッサ内のモジュールの
入替えが必要となる。この場合、まず、入力系モジュー
ル、基本文字系密度変換を行なう処理モジュールおよび
バッファモジュールが、それぞれプロセッサ2.3.4
にロードされ、密度変換が終了した文字パターンはバッ
ファモジュールに格納される。そしてモジュールの入替
えが行なわれ、バッファモジュール、拡大系密度変換を
行なう処理モジュールおよび出力系モジュールが、それ
ぞれプロセッサ2.3.4ヘロードされる。その後、バ
ッファモジュールから文字パターンが取出されて、拡大
系密度変換が行なわれ、最終的に出力系モジュールがデ
ータを出力用メモリへ出力することで処理は終了する。
Furthermore, when performing basic character density conversion, followed by expansion system density conversion, and vertical writing processing or cutting processing, in this embodiment, except for processor 1 loaded with the control module, the actual Since there are three processors that execute the program at the same time, it is necessary to replace the modules in the processors, as shown in FIG. 2 (3). In this case, first, the input system module, the processing module that performs basic character system density conversion, and the buffer module each have a processor 2.3.4.
The character pattern loaded into the buffer module and subjected to density conversion is stored in the buffer module. Then, the modules are replaced, and the buffer module, the processing module that performs the expansion system density conversion, and the output system module are loaded into the processor 2.3.4, respectively. Thereafter, the character pattern is taken out from the buffer module, enlarged density conversion is performed, and finally the output module outputs the data to the output memory, thereby completing the process.

[発明の効果] 以上説明したように本発明は、処理情報テーブルに、プ
ログラムを分割したモジュールの処理順序を記録して、
その情報をコントロールモジュールか参照し、順次モジ
ュールをプロセッサにロードしてプロクラムを実行し、
またモジュールの入替えか必要な際は、処理中のデータ
をバッファモジュールに一旦格納して入替え終了後、再
びバッファモジュールからデータを取出して処理を続行
することにより、プロセッサ間のデータ転送において外
部メモリを使用する必要がなくなり、上位ブロクラムの
負担か軽減されシステムとしての処理効率が向上する。
[Effects of the Invention] As explained above, the present invention records the processing order of modules into which a program is divided in the processing information table,
Refer to the information in the control module, load the modules into the processor sequentially, execute the program,
In addition, when it is necessary to replace the module, the data being processed is temporarily stored in the buffer module, and after the replacement is completed, the data is retrieved from the buffer module again and processing is continued, thereby saving external memory during data transfer between processors. There is no need to use it, the burden on the upper block is reduced, and the processing efficiency of the system is improved.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明のパイプラインプロセッサ制御方式の一
実施例を示すブロック図、第2図は第1図のパイプライ
ンプロセッサ制御方式の動作の一例を示す図である。 1.2.3.4・・・プロセッサ、 5・・・処理情報テーブル、 6・・・プログラムモジュール群、 50・・・処理情報、 51・・・初期ロート用モジュール、 52・・・入替え用モジュール。
FIG. 1 is a block diagram showing an embodiment of the pipeline processor control method of the present invention, and FIG. 2 is a diagram showing an example of the operation of the pipeline processor control method of FIG. 1. 1.2.3.4... Processor, 5... Processing information table, 6... Program module group, 50... Processing information, 51... Module for initial rotor, 52... For replacement module.

Claims (1)

【特許請求の範囲】 データフロー方式のパイプラインプロセッサを組合わせ
たパイプラインプロセッサシステムにおいて、 プログラムが、入力系、出力系、処理系およびデータを
セーブするバッファモジュールを含む処理機能毎のモジ
ュールに分割されており、 該モジュールの処理順序を示す処理情報を、初期ロード
用モジュールと入替え用モジュールとに区別して記憶し
ている処理情報テーブルと、該処理情報を参照して、プ
ログラムモジュールのプロセッサへのロードあるいは入
替えを行ない、プログラムモジュールの入替えの際、プ
ロセッサ上のデータをバッファモジュールへ格納するコ
ントロールモジュールとを有するパイプラインプロセッ
サ制御方式。
[Claims] In a pipeline processor system combining data flow type pipeline processors, a program is divided into modules for each processing function, including an input system, an output system, a processing system, and a buffer module for saving data. The program module is loaded to the processor by referring to a processing information table that stores processing information indicating the processing order of the module separately for initial load modules and replacement modules, and the processing information. A pipeline processor control system that includes a control module that loads or replaces program modules and stores data on the processor in a buffer module when replacing program modules.
JP16982988A 1988-07-06 1988-07-06 Pipe line processor control system Pending JPH0218687A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16982988A JPH0218687A (en) 1988-07-06 1988-07-06 Pipe line processor control system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16982988A JPH0218687A (en) 1988-07-06 1988-07-06 Pipe line processor control system

Publications (1)

Publication Number Publication Date
JPH0218687A true JPH0218687A (en) 1990-01-22

Family

ID=15893685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16982988A Pending JPH0218687A (en) 1988-07-06 1988-07-06 Pipe line processor control system

Country Status (1)

Country Link
JP (1) JPH0218687A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006013839A1 (en) * 2004-08-04 2006-02-09 Matsushita Electric Industrial Co., Ltd. Array type operation device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006013839A1 (en) * 2004-08-04 2006-02-09 Matsushita Electric Industrial Co., Ltd. Array type operation device
US7606996B2 (en) 2004-08-04 2009-10-20 Panasonic Corporation Array type operation device

Similar Documents

Publication Publication Date Title
JPH0218687A (en) Pipe line processor control system
JPH03137736A (en) Operation tracing system for micro processor
JPH0619775A (en) File tranfer method
JPH10240569A (en) Computer tracing equipment
JP3341061B2 (en) Programmable controller
JP2895892B2 (en) Data processing device
JPH05241986A (en) Input/output instruction retrying system
JPH02150906A (en) Numerical controller
JPH0415832A (en) Fault processing system
JPH02247758A (en) Control system for terminal information
JPS62196706A (en) Method for searching sequence number at high speed
JPH10171509A (en) Process control equipment
JPS6343782B2 (en)
JPH0335342A (en) Transfer system for inter-independent program take-over information
JPH0477946A (en) Execution system for input/output channel program
JPH05113888A (en) Microprocessor unit
JPS63622A (en) Control system for data coupling execution
JPS63111538A (en) Control system for program translation
JPH0380649A (en) Data transmission method
JPS6239779B2 (en)
JPS62168231A (en) Data processor
JPH01234957A (en) Method and device for controlling dma
JPH0328905A (en) Input/output transfer method for programmable controller
JPH06161720A (en) Computer system
JPH02236741A (en) Logic simulator