JPH0218778B2

JPH0218778B2 -

Info

Publication number: JPH0218778B2
Application number: JP15165984A
Authority: JP
Inventors: Kuniaki Uchiumi
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1984-07-20
Filing date: 1984-07-20
Publication date: 1990-04-26
Also published as: JPS6130142A

Description

【発明の詳細な説明】産業上の利用分野デイジタル信号処理の分野において、同一伝送
速度の複数のデイジタル信号をシリアル信号に多
重、及び元に多重分解する方法に関するものであ
る。

従来例の構成とその問題点光通信等の大容量通信の可能な通信路に適合さ
せる為に複数の同一伝送速度を有する低速信号を
一つの高速信号に多重することがよく行われる
が、この場合多重に関する情報を付加する為に多
重後の伝送速度が低速信号の伝送速度の整数倍と
はならない。この従来例を以下に図面を参照しな
がら説明する。第１図は二つのデイジタル信号を
多重する場合の信号の例を示している。イ，ロは
多重すべき同一伝送速度の二つの信号を表わして
おり、a_0-7、a_0-8、…、a_2-5、a_2-6、b_0-5、b_0-6、
…、b_2-3、b_2-4はデータビツトで、Ｆはフレーム
同期用ビツトである。Ｆとしては多くの場合、論
理“１”，“０”の交番が用いられる。信号イ，ロ
は同じフレーム構成を有している。ハは多重後の
信号を表わしており、ａ、ｂ、Ｆは信号イ，ロの
データビツト及びフレーム同期用ビツトに対応し
ている。F′は信号ハのフレーム同期用ビツトを表
わし、二つの信号の多重関係を明らかにし、多重
分解の時に必要とするものである。本例において
信号イ，ロの伝送速度を共にb／ｓとすると信
号ハは20ビツトごとにフレーム同期用ビツトを２
ビツト含むのでその伝送速度は（×20／９）ｂ／ｓとなる。

以上の機能を実現する回路のブロツク図を第２
図に示す。発振部１は原発振もしくは外部からの
クロツク（第２図の点線で示した１′）にクロツ
ク同期し、周波数変換部２と多重部５へ基本とな
るクロツクを供給する。周波数変換部２は発振部
１からのクロツクの周波数を変換し、バツフア
３，４へ変換したクロツクを供給する。なお本例
では周波数変換部２は9/20の分周を行う。バツフ
ア３，４は入力信号６，７とクロツクとの位相調
整を行い、多重部５での多重時の位相関係を最適
に保つ。多重部５は伝送速度b／ｓの二つのデ
ータ信号をフレーム同期信号と共に多重し、伝送
速度（×20／９）ｂ／ｓの多重信号８を出力する。

以上のように本方法では中途半端な9/20分周を必
要とし、また多重回路も複雑で信号間の位相関係
も複雑になるため、回路構成が複雑になる欠点が
あつた。

第３図は本従来例の信号を多重分解する受信側
のブロツク図である。第３図において９は入力信
号で第２図における多重信号８、つまり第１図に
おける信号ハである。１０は入力信号９のフレー
ム同期信号を検出するフレーム同期部であり、引
込過程においては、クロツクを１パルス分阻止す
る引き抜きパルス１１を出力する。１３は（×
20／９）Hzのクロツク１２を入力して各部に該クロツク１２を供給すると共に、フレーム同期部１０
から引き抜きパルス１１が出力された時、クロツ
クを１パルス分消失させるクロツク分配部であ
る。１４はクロツク分配部１３の出力クロツクの
９／２０の分周を行いHzのクロツクを供給する周波
数変換部である。１５は（×20／９）HzとHzの二種のクロツクにより入力信号９を多重分解し、
１６，１７の出力信号を出力する多重分解部であ
り、出力信号１６，１７は第２図における入力信
号６，７にそれぞれ等しい。フレーム同期部１０
はフレーム同期信号を検出するまでの引込過程に
おいては引き抜きパルス１１を出力し、クロツク
分配部１３においてクロツクの１パルス分を消失
させるが、100MHz以上の周波数ではクロツクを
１パルス消失させる為の引き抜きパルス１１をき
れいな波形で発生させることは難しく、また引き
抜きパルス１１とクロツクの位相も調整が難し
い。周波数変換部１４は第２図における周波数変
換部と同様に中途半端な9/20分周を行うため回路
構成が複雑になり、多重分解部１５は（×20／９） HzとHzの二種のクロツクを抜うため、回路も複
雑になり、信号間の位相関係も調整が難しいとい
う欠点があつた。

発明の目的本発明は上記欠点に鑑み、多重すべき複数チヤ
ネルの信号の中の特定のチヤネルの信号を除く他
のすべてのチヤネルの信号をそれぞれ自己同期型
スクランブラでスクランブルした後、すべてのチ
ヤネルをビツト多重により多重し、受信側におい
ては、ビツト多重分解後、すべてのチヤネルの信
号をスクランブラと同形式のデスクランブラでデ
スクランブルすればフレーム同期の検出できない
チヤネルは上記特定チヤネルと決定できるので、
最高の伝送速度を有するシリアル信号の段階でフ
レーム同期をとる必要がなく、多重分解後に信号
処理をして各チヤネルに信号を分けることがで
き、簡易な回路構成でしかも信号間の位相調整も
容易にできるデイジタル信号多重方法を提供する
ことを目的とする。

発明の構成本発明は、多重すべき複数チヤネルの信号の中
の特定のチヤネルはそのままに、その他のチヤネ
ルの信号はスクランブルして、その後にすべての
チヤネルの信号をビツト多重してシリアル信号に
し、受信側においては、ビツト多重分解後、すべ
てのチヤネルの信号をデスクランブルすれば、フ
レーム同期の検出できないチヤネルは上記特定チ
ヤネルであるので正確に多重分解できるデイジタ
ル信号多重方法である。多重する場合は特定のチ
ヤネルの信号はスクランブルせず、その他のチヤ
ネルの信号はスクランブルして後ビツト多重する
が、スクランブラは自己同期型であるので構成は
簡易で、最高速度で動作する多重部はビツト多重
で安定である。受信側でも多重されたシリアル信
号の段階でフレーム同期をとる必要がなく、ビツ
ト多重分解するだけであるので高速の動作でも安
定である。デスクランブラ及びフレーム同期は従
来の構成においても必要なものである。特定チヤ
ネルを検出し、すべての信号を正確に各チヤネル
に出力するためには、各チヤネルのフレーム同期
の状態を判定する論理回路と各チヤネルの信号を
所望のチヤネルに振り分ける交換回路が必要であ
るが、回路構成は簡易であるし、扱う信号の速度
も低くなつているので動作も安定である。

実施例の説明以下、本発明の実施例について図面を参照しな
がら説明する。

第４図は本発明の一実施例におけるデイジタル
信号の例であり、従来例における第１図と記号の
対応するものは同じ要素である。信号イ，ロは共
に第１図におけるものと同じであり、同一の伝送
速度を有した信号である。信号ハは、信号イ，ロ
のビツト多重後の信号であるが、信号ロは多重前
にスクランブルされているのですべて信号Ｃで表
わしている。第５図は上記機能を実現する多重回
路のブロツク図である。１８は原発振、もしくは
外部クロツク１８′に同期する発振部で、１９は
第３図における周波数変換部２に対応するもの
で、本例では２チヤネルであるので1/2に分周す
る分周部であり、Ｄフリツプフロツプ１個で構成
できる。２０は５段の自己同期型スクランブラで
あり、その出力は定常的には入力信号６と同一の
フレーム同期信号を有しない。２１は２チヤネル
のビツト多重部であり、その出力信号２２は第４
図における信号ハに対応している。ビツト多重で
あるのでビツト多重部２１はゲート回路４個で構
成でき、高速動作でも安定である。第６図は受信
側の多重分解回路のブロツク図である。２３は外
部クロツクで本例では2Hzで、２４は２分周する
分周部で出力クロツク周波数はHzである。２５
は入力信号であり、第５図における出力信号２２
に等しい。２６は入力信号２５を２相のHzのク
ロツクでビツト多重分解する２個のＤフリツプフ
ロツプからなるビツト多重分解部である。２７，
２８は自己同期型のデスクランブラで、本例では
５段のスクランブラ２０に対応し、スクランブル
されたデータを元のデータにデスクランブルす
る。２９，３０はフレーム同期部で、デスクラン
ブラ２７，２８の出力がフレーム同期信号を有す
るかどうか検出する。３１は、フレーム同期部２
９，３０の出力からいずれのチヤネルの信号がフ
レーム同期信号を有しているか検知し、フレーム
同期信号を有するチヤネルの信号を出力信号３５
とするように交換部３２を制御する論理部であ
り、３２は本例では２チヤネルであるので２入力
１出力のスイツチであるが３チヤネル以上の場合
は論理部３１によつて制御される交換機能を有す
る交換部である。３３は論理部３１により制御さ
れ、デスクランブルされた信号がフレーム同期信
号を有さないチヤネルのデスクランブルされる前
の信号を選択し、出力信号３４とする選択部であ
る。したがつて出力信号３４，３５は、入力信号
６，７、つまり信号イ，ロにそれぞれ等しい。最
高の伝送速度を有する信号を扱うのは多重分解部
２６のみであり、Ｄフリツプフロツプが２個の単
純な構成であるので高速での動作も安定で、複雑
な論理回路の必要なフレーム同期部２９，３０は
多重分解後の信号を扱うのでより低速で、安定な
動作が望める。

発明の効果以上のように本発明では、多重すべき複数チヤ
ネルの信号の中の特定のチヤネルはそのままに、
その他のチヤネルの信号はスクランブルして、す
べてのチヤネルの信号をビツト多重し、前記のよ
うに多重された信号に対し、受信側においてはビ
ツト多重分解されたすべてのチヤネルの信号をデ
スクランブルすれば、フレーム同期の検出できな
いチヤネルは上記特定チヤネルであるので正確に
多重分解でき、最高の伝送速度を有する信号を扱
う部分はビツト多重とビツト多重分解だけで動作
は単純であり、フレーム同期等の複雑な信号処理
はビツト多重分解後の低速な信号を扱うので位相
調整等の高速信号処理に伴うトラブル等を回避し
やすい。チヤネル数が多くなれば、多重された信
号と多重分解後の信号の速度の差は大きくなり、
上記効果はより顕著となる。また、伝送路でのデ
ータの破壊等によつて、各チヤネルへの多重分解
に異常が発生しても、チヤネルを判別するための
特別なデータを新たに送信する必要はなく、フレ
ーム同期信号の検出、つまり各チヤネルの判別を
常時行つているので、各チヤネルへの多重分解の
状態が異常となつても、ただちにそのことが検出
でき、正常な状態へ復帰できるという効果を有し
ている。

【図面の簡単な説明】

第１図イ〜ハは従来例における信号例を示す
図、第２図は第１図の信号変換を行う回路例のブ
ロツク図、第３図は従来例の多重分解の回路例の
ブロツク図、第４図イ〜ハは本発明の一実施例に
おける信号例を示す図、第５図は第４図の信号変
換を行う回路例のブロツク図、第６図は第５図の
回路構成で変換された信号を多重分解する回路例
のブロツク図である。１……発振部、１′……外部クロツク、２……
周波数変換部、３，４……バツフア、５……多重
部、６，７……入力信号、８……多重信号、９…
…入力信号、１０……フレーム同期部、１１……
引き抜きパルス、１２……クロツク、１３……ク
ロツク分配部、１４……周波数変換部、１５……
多重分解部、１６，１７……出力信号、１８……
発振部、１８′……外部クロツク、１９……分周
部、２０……スクランブラ、２１……ビツト多重
部、２２……出力信号、２３……外部クロツク、
２４……分周部、２５……入力信号、２６……ビ
ツト多重分解部、２７，２８……デスクランブ
ラ、２９，３０……フレーム同期部、３１……論
理部、３２……交換部、３３……選択部、３４，
３５……出力信号。

Claims

【特許請求の範囲】

１個別にフレーム同期信号を有する同一伝送速
度の複数チヤネルのシリアルデイジタル信号のう
ちの特定チヤネル以外のすべてのチヤネルの信号
をそれぞれ自己同期型スクランブラでスクランブ
ルした後、いかなるデータをも付加せず、上記す
べてのチヤネルの信号のみを１つのシリアル信号
にビツト多重した信号に対して、受信側において
は、ビツト多重分解されたすべてのチヤネルの信
号を上記スクランブラと同一形式の自己同期型デ
スクランブラでそれぞれデスクランブルした後、
フレーム同期信号を検出し、フレーム同期信号の
検出できないチヤネルを上記特定チヤネルと判別
することにより各チヤネルを多重時のとおりに区
別できることを特徴とするデイジタル信号多重方
法。