JPH02188863A - マルチプロセッサシステム - Google Patents
マルチプロセッサシステムInfo
- Publication number
- JPH02188863A JPH02188863A JP835389A JP835389A JPH02188863A JP H02188863 A JPH02188863 A JP H02188863A JP 835389 A JP835389 A JP 835389A JP 835389 A JP835389 A JP 835389A JP H02188863 A JPH02188863 A JP H02188863A
- Authority
- JP
- Japan
- Prior art keywords
- communication
- processor
- cpu
- processing
- queue
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
この発明は、複数のプロセッサ間で通信を行って所定の
処理を実行するマルチプロセッサシステムに関するもの
である。
処理を実行するマルチプロセッサシステムに関するもの
である。
マルチプロセッサシステムの目的は、システムの機能を
分割し、それぞれ専用のプロセッサに負わせることによ
って高速処理を行わせ、かつ、同様機能を有するプロセ
ッサを複数配置することによって、一部プロセッサの障
害時のバックアンプを行うことにより、システムの高信
頼化を実現することにある。 マルチプロセッサシステムにおいては、プロセッサ間の
通信は必須であるが、従来、この種のものとしては、次
のようなものがあった。 第５図は、例えば特公昭６２−３９７８９号公報に示さ
れた従来のマルチプロセッサシステムを示すプロック図
、第６図はそのプロセッサ間通信の概要を示す説明図で
ある。図において、１は高速バス、２〜５は各々が専用
の機能を備えて高速バスｌに接続されたプロセッサで、
２はジョブプロセッサ（以下ＪＯＢＰという）、３はフ
ァイルコントロールプロセッサ（以下ＦＣＰという）、
４は入出力装置コントロールプロセッサ（以下１０Ｐと
いう）、５はコミュニケーションコントロールプロセッ
サ（以下ＣＣＰという）である。また、７は前記ＦＣＰ
３に接続され、それによって制御されるファイルであり
、８はｌ０Ｐ４に接続されたリングバス、９はこのリン
グバス８に複数個接続され、前記ｌ０Ｐ４によって制御
される入出力装置（以下Ｉ１０という）である。さらに
、１０は前記ＣＣＰ ５によって制御される通信回線で
あり、１１はこの通信回線１０を介して接続される他シ
ステムである。 また、２２は各プロセッサからの処理要求を格納する通
信バッファ、２３は前記■１０９の使用状況等を記録す
るデバイス制御テーブルであり、２４はｌ０ＰＪ用のプ
ロセッサ間通信のための待行列ポインタ、２５はＪＯＢ
Ｐ Ｚ用のプロセッサ間通信のための待行列ポインタで
ある。これら通信バッファ２２、デバイス制御テーブル
２３、および各待行列ポインタ２４．２５は全て前記共
有メモＩ７６内に設定される。 次に動作について説明する。ここでは、−例として、リ
ングバス８を介して各ｌ１０９を駆動及び割り込み処理
などを実行するｌ０Ｐ４と、ＪＯＢＰ２との間の入出力
実行制御におけるプロセッサ間の通信について説明する
。ここで、第６図中、実線の矢印はデータの流れを、破
線の矢印は制御信号の流れを示している。 ユーザタスクの処理を行うＪＯＢＰ２では、ユーザタス
クから発行された入出力要求マクロ命令によって入出力
実行に必要な制御情報を通信バッファ２２に作成後、ｌ
０Ｐ４用のプロセッサ間通信のための待行列ポインタ２
４に接続し■、ｌ０Ｐ４に対してプロセッサ間連絡側り
込みをかける■。 この後、ユーザタスクはプログラム処理と入出力実行処
理との同期を取るために人出力実行終了待となり、他の
タスクに制御が移る。 １０Ｐ４においては、ＪＯＢＰ２からのプロセッサ間連
絡側り込み■を受けて、自プロセッサへの待行列ポイン
タ２４に接続されている通信バッファ２２から要求され
た１１０デバイス番号を取り出し、デバイス制御テーブ
ル（ＤＶＣＢ） ２３によってｌ１０９が使用中か否か
を調べる。ｌ１０９が空いていれば、通信バッファ２２
の制御情報からＴ１０９に渡す入出力動作指令及びデー
タを作成し■、Ｔ１０９に対して起動指令を送出する■
。 ｌ１０９では入出力動作完了後１０Ｐ４に対して入出力
終了報告を返す■。 １０Ｐ４ではｌ１０９からの入出力終了報告■を受ける
と、入出力結果を通信バッファ２２へ格納して■、その
通信バッファ２２をＪＯＢＰ Ｚ用のプロセッサ間通信
のための待行列ポインタ２５に接続し■、ＪＯＢＰ ２
に対して、プロセッサ間通信連絡側り込みをかける■。 ｌ０Ｐ４からのプロセッサ間連絡側り込み■を受けたＪ
ＯＢＰ ２では、自プロセッサへの待行列ポインタ２５
に接続されている通信バッファ２２を待行列から削除し
■、入出力処理結果を入出力要求マクロ命令発行タスク
にリターンコードとして返し、タスクの入出力実行終了
待状態を解除する。 これによって一連のＩ１０入出力制御が完結する。 このように、ＪＯＢＰ ２と各専用プロセッサとの間の
プロセッサ間通信は、第６図に示すような手順によって
すべて実行できる。 ここで、このようなマルチプロセッサシステムでは、処
理能力及び信頼性の向上を目的として、複数のＪＯＢＰ
２を使用してシステムを構成する場合がある。この時
には、−台のＪＯＢＰの障害によってシステム全体が動
作不能になることを防ぐため、障害ＪＯＢＰをシステム
から切り離し、残ったＪＯＢＰによってシステムを再構
成し、処理を継続するプロセッサ構成制御が必須となる
。プロセッサの障害は一般には処理要求に対して、一定
時間以上経過しても処理の完了報告がなされないといっ
たタイムアウト処理などにより検出される。 一 ＝６ 障害のＪＯＢＰの切り離し処理は以下のごとくである。 （１）障害ＪＯＢＰにて実行中のタスクの処理打ち切り
。 （２） 他のプロセッサから障害ＪＯＢＰに対して発
行されている処理要求を格納した通信バッファの削除。 （３） 障害ＪＯＢＰから他のプロセッサに対して発
行されている処理要求を格納した通信バッファの削除。 （４）障害ＪＯＢＰの停止。 上記（２）項および（３）項の処理は、前述した通信バ
ッファ２２の削除方法によって行うことができる。 すなわち、（２）項の処理は障害ＪＯＢＰ用のプロセッ
サ間通信のための待行列ポインタ２５に接続されている
通信バンファ２２を削除することによって、（３）項の
処理は共有メモリ６上に設定された通信バッファ２２を
、これまた共有メモリ６上に設定された待行列ポインタ
２５から検索し、そこに示されるプロセッサ番号が、障
害ＪＯＢＰのプロセッサ番号と一致するか否かをチエツ
クすることによって、個々の通信要求が障害ＪＯＢＰの
ものか否かを検出し、障害ＪＯＢＰより発行された通信
要求を削除することによって実現される。
分割し、それぞれ専用のプロセッサに負わせることによ
って高速処理を行わせ、かつ、同様機能を有するプロセ
ッサを複数配置することによって、一部プロセッサの障
害時のバックアンプを行うことにより、システムの高信
頼化を実現することにある。 マルチプロセッサシステムにおいては、プロセッサ間の
通信は必須であるが、従来、この種のものとしては、次
のようなものがあった。 第５図は、例えば特公昭６２−３９７８９号公報に示さ
れた従来のマルチプロセッサシステムを示すプロック図
、第６図はそのプロセッサ間通信の概要を示す説明図で
ある。図において、１は高速バス、２〜５は各々が専用
の機能を備えて高速バスｌに接続されたプロセッサで、
２はジョブプロセッサ（以下ＪＯＢＰという）、３はフ
ァイルコントロールプロセッサ（以下ＦＣＰという）、
４は入出力装置コントロールプロセッサ（以下１０Ｐと
いう）、５はコミュニケーションコントロールプロセッ
サ（以下ＣＣＰという）である。また、７は前記ＦＣＰ
３に接続され、それによって制御されるファイルであり
、８はｌ０Ｐ４に接続されたリングバス、９はこのリン
グバス８に複数個接続され、前記ｌ０Ｐ４によって制御
される入出力装置（以下Ｉ１０という）である。さらに
、１０は前記ＣＣＰ ５によって制御される通信回線で
あり、１１はこの通信回線１０を介して接続される他シ
ステムである。 また、２２は各プロセッサからの処理要求を格納する通
信バッファ、２３は前記■１０９の使用状況等を記録す
るデバイス制御テーブルであり、２４はｌ０ＰＪ用のプ
ロセッサ間通信のための待行列ポインタ、２５はＪＯＢ
Ｐ Ｚ用のプロセッサ間通信のための待行列ポインタで
ある。これら通信バッファ２２、デバイス制御テーブル
２３、および各待行列ポインタ２４．２５は全て前記共
有メモＩ７６内に設定される。 次に動作について説明する。ここでは、−例として、リ
ングバス８を介して各ｌ１０９を駆動及び割り込み処理
などを実行するｌ０Ｐ４と、ＪＯＢＰ２との間の入出力
実行制御におけるプロセッサ間の通信について説明する
。ここで、第６図中、実線の矢印はデータの流れを、破
線の矢印は制御信号の流れを示している。 ユーザタスクの処理を行うＪＯＢＰ２では、ユーザタス
クから発行された入出力要求マクロ命令によって入出力
実行に必要な制御情報を通信バッファ２２に作成後、ｌ
０Ｐ４用のプロセッサ間通信のための待行列ポインタ２
４に接続し■、ｌ０Ｐ４に対してプロセッサ間連絡側り
込みをかける■。 この後、ユーザタスクはプログラム処理と入出力実行処
理との同期を取るために人出力実行終了待となり、他の
タスクに制御が移る。 １０Ｐ４においては、ＪＯＢＰ２からのプロセッサ間連
絡側り込み■を受けて、自プロセッサへの待行列ポイン
タ２４に接続されている通信バッファ２２から要求され
た１１０デバイス番号を取り出し、デバイス制御テーブ
ル（ＤＶＣＢ） ２３によってｌ１０９が使用中か否か
を調べる。ｌ１０９が空いていれば、通信バッファ２２
の制御情報からＴ１０９に渡す入出力動作指令及びデー
タを作成し■、Ｔ１０９に対して起動指令を送出する■
。 ｌ１０９では入出力動作完了後１０Ｐ４に対して入出力
終了報告を返す■。 １０Ｐ４ではｌ１０９からの入出力終了報告■を受ける
と、入出力結果を通信バッファ２２へ格納して■、その
通信バッファ２２をＪＯＢＰ Ｚ用のプロセッサ間通信
のための待行列ポインタ２５に接続し■、ＪＯＢＰ ２
に対して、プロセッサ間通信連絡側り込みをかける■。 ｌ０Ｐ４からのプロセッサ間連絡側り込み■を受けたＪ
ＯＢＰ ２では、自プロセッサへの待行列ポインタ２５
に接続されている通信バッファ２２を待行列から削除し
■、入出力処理結果を入出力要求マクロ命令発行タスク
にリターンコードとして返し、タスクの入出力実行終了
待状態を解除する。 これによって一連のＩ１０入出力制御が完結する。 このように、ＪＯＢＰ ２と各専用プロセッサとの間の
プロセッサ間通信は、第６図に示すような手順によって
すべて実行できる。 ここで、このようなマルチプロセッサシステムでは、処
理能力及び信頼性の向上を目的として、複数のＪＯＢＰ
２を使用してシステムを構成する場合がある。この時
には、−台のＪＯＢＰの障害によってシステム全体が動
作不能になることを防ぐため、障害ＪＯＢＰをシステム
から切り離し、残ったＪＯＢＰによってシステムを再構
成し、処理を継続するプロセッサ構成制御が必須となる
。プロセッサの障害は一般には処理要求に対して、一定
時間以上経過しても処理の完了報告がなされないといっ
たタイムアウト処理などにより検出される。 一 ＝６ 障害のＪＯＢＰの切り離し処理は以下のごとくである。 （１）障害ＪＯＢＰにて実行中のタスクの処理打ち切り
。 （２） 他のプロセッサから障害ＪＯＢＰに対して発
行されている処理要求を格納した通信バッファの削除。 （３） 障害ＪＯＢＰから他のプロセッサに対して発
行されている処理要求を格納した通信バッファの削除。 （４）障害ＪＯＢＰの停止。 上記（２）項および（３）項の処理は、前述した通信バ
ッファ２２の削除方法によって行うことができる。 すなわち、（２）項の処理は障害ＪＯＢＰ用のプロセッ
サ間通信のための待行列ポインタ２５に接続されている
通信バンファ２２を削除することによって、（３）項の
処理は共有メモリ６上に設定された通信バッファ２２を
、これまた共有メモリ６上に設定された待行列ポインタ
２５から検索し、そこに示されるプロセッサ番号が、障
害ＪＯＢＰのプロセッサ番号と一致するか否かをチエツ
クすることによって、個々の通信要求が障害ＪＯＢＰの
ものか否かを検出し、障害ＪＯＢＰより発行された通信
要求を削除することによって実現される。
従来のマルチプロセッサシステムは以上のように構成さ
れているので、プロセッサに障害が発生した場合は、そ
の障害プロセッサに関する処理要求を格納している通信
バッファ２２を削除しなければならず、障害からの回復
処理に時間がかかるという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、プロセッサの障害発生時に、その障害からの
回復処理が迅速に行えるマルチプこの発明に係るマルチ
プロセッサシステムは、各プロセッサの正常性の判定を
行い、障害プロセッサを検出すると、その障害プロセッ
サに関する処理要求を、同種の処理を行う他の正常なプ
ロセッサの処理要求の待行列に接続するシステムコント
ローラを備えたものである。
れているので、プロセッサに障害が発生した場合は、そ
の障害プロセッサに関する処理要求を格納している通信
バッファ２２を削除しなければならず、障害からの回復
処理に時間がかかるという問題点があった。 この発明は上記のような問題点を解消するためになされ
たもので、プロセッサの障害発生時に、その障害からの
回復処理が迅速に行えるマルチプこの発明に係るマルチ
プロセッサシステムは、各プロセッサの正常性の判定を
行い、障害プロセッサを検出すると、その障害プロセッ
サに関する処理要求を、同種の処理を行う他の正常なプ
ロセッサの処理要求の待行列に接続するシステムコント
ローラを備えたものである。
この発明におけるマルチプロセッサシステムは、障害プ
ロセッサを検出したシステムコントローラによって、当
該障害プロセッサに関する処理要求を他の正常な同種の
処理を行うプロセッサの処理要求の待行列に接続し、障
害を起こしたプロセッサの処理要求の実行を他の正常な
プロセッサに引き継がせる。
ロセッサを検出したシステムコントローラによって、当
該障害プロセッサに関する処理要求を他の正常な同種の
処理を行うプロセッサの処理要求の待行列に接続し、障
害を起こしたプロセッサの処理要求の実行を他の正常な
プロセッサに引き継がせる。
以下、この発明の一実施例を図について説明する。第１
図において、１は高速バス、６は共有メモリであり、第
５図に同一符号を付した従来のそれらと同一、あるいは
相当部分であるため詳細な説明は省略する。また、１０
１〜１０４は前記高速バス１に接続された複数のプロセ
ッサ（以下ＣＰＵという）であり、この実施例では説明
を簡略にするため、第１のＣＰＵＩ Ｏ１〜第４のｃｐ
ｕ１０４の４台としている。１００は前記高速バス１に
接続されて各ＣＰＵＩ ０１〜１０４の正常性の判定を
行い、障害が発生したＣＰＵを検出すると、その障害Ｃ
ＰＵに関する処理要求を他の正常なＣＰＵの処理要求の
待行列に接続するシステムコントローラ（以下ＳＣＭと
いう）であり、１１０は高速バス１に接続されたＩ１０
コントローラ、１１１はこのＩ１０コントローラ１１０
によって制御されるＩｌｏである。 また、第２図は前記共有メモリ６内における通信バッフ
ァの待行列への接続を示す説明図である。 図において、２２ａは第１の通信バッファ、２２ｂは第
２の通信バッファであり、２４ａは第１の通信バッファ
２２ａが接続される第１の待行列ポインタ、２４ｂは第
２の通信バッファ２２ｂが接続される第２の待行列ポイ
ンタであり、２６はメールボックスを管理するメールボ
ックス管理テーブルである。 次に動作について説明する。まず、ＳＣＭｌｏｏの機能
について説明する。 ＳＣＭｌｏｏは各ＣＰＵｌ０Ｉ〜１０４への仕事の分担
を行う。ＳＣＭＩ ＯＯはｌ１０１１１からプログラム
を読み、それをＣＰＵｌ０Ｉ〜１０４ヘロードすること
により各ＣＰＵＩ ０１〜１０４への仕事の分担を行う
機能をもつ。いま、第１のＣＰＵＩ Ｏ１へは仕事Ａを
、第２のＣＰＵＩ ０２および第３のＣＰＵＩ ０３へ
は仕事Ｂを与え、また、第４０ＣＰＵへはなんの仕事も
与えていないものとする。 ＳＣＭｌｏｏは各ＣＰＵｌ０Ｉ〜１０４からの要求によ
り、共有メモリ６内に処理要求の待行列を生成する。処
理要求元のＣＰＵは、メールボックスの生成を、処理要
求先のＣＰＵは、メールボックスに関する待行列の生成
を、各々ＳＣＭ１００に依頼する。今、第１のＣＰＵＩ
０１よりメールボックス生成の依頼が行われ、また、
第２のＣＰＵ１０２、及び第３のＣＰＵ１０３より前記
メールボックスに関する待行列の生成の依頼が行われた
とすると、ＳＣＭｌｏｏの働きにより、共有メモリ６内
にメールボックス管理テーブル２６、第１の待行列ポイ
ンタ２４ａ、及び第２の待行列ポインタ２４ｂが生成さ
れる。 ＳＣＭｌｏｏはまた、処理要求（メツセージ）の送信及
び受信を行わせる働きを持つ。すなわち、ＳＣＭｌｏｏ
は各ＣＰＵＩ ０１〜１０４からのメソセージ送信要求
を受けると、そのメソセージを共有メモリ６内の通信バ
ッファ２２ａ、２２ｂへ格納し、ＣＰＵＩ ０１〜１０
４からの受信要求を受けると、通信バッファ２２ａ、２
２ｂの内容を取り出し、１０１〜１０４の該当するＣＰ
Ｕに与える。 次に、このようなマルチプロセッサシステムにおける実
際のプロセッサ間通信につき説明する。 第１のＣＰＵｌ０ＩがＳＣＭｌｏｏに対しメソセージを
送信要求すると、ＳＣＭｌｏ、０はそのメツセージを第
１の待行列ポインタ２４ａに接続されている第１の通信
バッファ２２ａ、または、第２の待行列ポインタ２４ｂ
に接続されている第２の通信バッファ２２ｂに格納する
。 次に、第２のＣＰＵ１０２がメツセージ受信要求をＳＣ
Ｍｌｏｏに対して行うと、ＳＣＭｌｏｏは第１の待行列
ポインタ２４ａに接続された第１の通信バッファ２２ａ
からメツセージを取り出して第２のＣＰＵ１０２へ渡す
。また、第３のＣＰＵ１０３がメツセージ受信要求をＳ
ＣＭｌｏｏに対して行うと、ＳＣＭｌｏｏは第２の待行
列ポインタ２４ｂに接続された第２の通信バッファ２２
ｂからメソセージを取り出してＣＰＵ１０３へ渡す。 このようにして、第１のＣＰＵＩ Ｏ１から第２のＣＰ
Ｕ１０２または第３のＣＰＵ１０３への通信が行われる
。 次に、障害時の処理について説明する。第３図にその処
理手順を示すフローチャートである。 例えば、第２のＣＰＵ１０２に障害が発生したとする。 ＳＣＭｌｏｏは各ＣＰＵＩ ０１〜１０４の正常性を順
次測定しくステップ５Ｔ１）、第２のＣＰＵＩ Ｏ２の
障害を検知すると、この第２のＣＰＵ１０２に関する第
１の待行列の内容をチエツクする。その結果、第１の待
行列ポインタ２４ａに接続された第１の通信バッファ２
２ａにメツセージがあれば、他に同処理を行うＣＰＵが
有るか調べ、もし有れば障害を起した第２０ＣＰＵ１０
２の処理要求（メツセージ）を正常なＣＰＵ、例えば第
３のＣＰＵＩ ０３の待行列に接続する（ステップ５Ｔ
３）。即ち、第１の通信バッファ２２ａのメツセージを
正常な第３のＣＰＵ１０３に関する第２の待行列ポイン
タ２４ｂに接続される第２の通信バッファ２２ｂにコピ
ーする。その後、障害を起した第２のＣＰＵ１０２の待
行列を削除しくステップ５Ｔ４） 、各ＣＰＵＩ Ｏ１
〜１’０４（７）全てについてチエツクが終了したこと
を検出すると処理を終わる（ステップ５Ｔ５）。 以上により障害が発生した第２のＣＰＵＩ Ｏ２の処理
要求は、正常な第３のＣＰＵ１０３に引き継がれて実行
されることになる。 また、上記実施例では、障害ＣＰＵの処理要求を他の正
常に処理を実行しているＣＰＵへ引き継ぐものを示した
が、これを、待機中のｃＰＵへ引き継ぐようにしてもよ
い。第４図はその処理手順を示すフローチャートである
。 ここで、前述の如く第４のＣＰＵ１０４は待機ＣＰＵで
あり、通常はなんの処理も行っていない。 ＳＣＭｌｏｏはステップＳＴＩにて第２のＣＰＵ１０２
に障害が発生したことを検出すると、待機中のＣＰＵの
有無を検出する（ステップ５Ｔ６）。 その結果、第４のＣＰＵ１０４が待機中であるので、そ
れに障害を起した第２のＣＰＵ１０２と同一の仕事を与
える（ステップ５Ｔ７）。ついで、待機中の第４のＣＰ
ＵＩ ０４が待行列生成要求を行った後（ステップ５Ｔ
８）、障害を起した第２のＣＰＵＩ Ｏ２の処理要求を
それに代わる第４のＣＰＵ１０４の待行列へ接続する（
ステップ５Ｔ９）。その後、障害を起した第２の障害Ｃ
ＰＵ１０２の待行列を削除しくステップ５Ｔ４） 、全
てのＣＰＵのチエツク終了を確認して処理を終る（ステ
ップ５Ｔ５）。 以上により障害を起した第２のＣＰＵ１０２の処理要求
は、待機中の正常な第４のＣＰＵ１０４に引き継がれて
実行されることになる。
図において、１は高速バス、６は共有メモリであり、第
５図に同一符号を付した従来のそれらと同一、あるいは
相当部分であるため詳細な説明は省略する。また、１０
１〜１０４は前記高速バス１に接続された複数のプロセ
ッサ（以下ＣＰＵという）であり、この実施例では説明
を簡略にするため、第１のＣＰＵＩ Ｏ１〜第４のｃｐ
ｕ１０４の４台としている。１００は前記高速バス１に
接続されて各ＣＰＵＩ ０１〜１０４の正常性の判定を
行い、障害が発生したＣＰＵを検出すると、その障害Ｃ
ＰＵに関する処理要求を他の正常なＣＰＵの処理要求の
待行列に接続するシステムコントローラ（以下ＳＣＭと
いう）であり、１１０は高速バス１に接続されたＩ１０
コントローラ、１１１はこのＩ１０コントローラ１１０
によって制御されるＩｌｏである。 また、第２図は前記共有メモリ６内における通信バッフ
ァの待行列への接続を示す説明図である。 図において、２２ａは第１の通信バッファ、２２ｂは第
２の通信バッファであり、２４ａは第１の通信バッファ
２２ａが接続される第１の待行列ポインタ、２４ｂは第
２の通信バッファ２２ｂが接続される第２の待行列ポイ
ンタであり、２６はメールボックスを管理するメールボ
ックス管理テーブルである。 次に動作について説明する。まず、ＳＣＭｌｏｏの機能
について説明する。 ＳＣＭｌｏｏは各ＣＰＵｌ０Ｉ〜１０４への仕事の分担
を行う。ＳＣＭＩ ＯＯはｌ１０１１１からプログラム
を読み、それをＣＰＵｌ０Ｉ〜１０４ヘロードすること
により各ＣＰＵＩ ０１〜１０４への仕事の分担を行う
機能をもつ。いま、第１のＣＰＵＩ Ｏ１へは仕事Ａを
、第２のＣＰＵＩ ０２および第３のＣＰＵＩ ０３へ
は仕事Ｂを与え、また、第４０ＣＰＵへはなんの仕事も
与えていないものとする。 ＳＣＭｌｏｏは各ＣＰＵｌ０Ｉ〜１０４からの要求によ
り、共有メモリ６内に処理要求の待行列を生成する。処
理要求元のＣＰＵは、メールボックスの生成を、処理要
求先のＣＰＵは、メールボックスに関する待行列の生成
を、各々ＳＣＭ１００に依頼する。今、第１のＣＰＵＩ
０１よりメールボックス生成の依頼が行われ、また、
第２のＣＰＵ１０２、及び第３のＣＰＵ１０３より前記
メールボックスに関する待行列の生成の依頼が行われた
とすると、ＳＣＭｌｏｏの働きにより、共有メモリ６内
にメールボックス管理テーブル２６、第１の待行列ポイ
ンタ２４ａ、及び第２の待行列ポインタ２４ｂが生成さ
れる。 ＳＣＭｌｏｏはまた、処理要求（メツセージ）の送信及
び受信を行わせる働きを持つ。すなわち、ＳＣＭｌｏｏ
は各ＣＰＵＩ ０１〜１０４からのメソセージ送信要求
を受けると、そのメソセージを共有メモリ６内の通信バ
ッファ２２ａ、２２ｂへ格納し、ＣＰＵＩ ０１〜１０
４からの受信要求を受けると、通信バッファ２２ａ、２
２ｂの内容を取り出し、１０１〜１０４の該当するＣＰ
Ｕに与える。 次に、このようなマルチプロセッサシステムにおける実
際のプロセッサ間通信につき説明する。 第１のＣＰＵｌ０ＩがＳＣＭｌｏｏに対しメソセージを
送信要求すると、ＳＣＭｌｏ、０はそのメツセージを第
１の待行列ポインタ２４ａに接続されている第１の通信
バッファ２２ａ、または、第２の待行列ポインタ２４ｂ
に接続されている第２の通信バッファ２２ｂに格納する
。 次に、第２のＣＰＵ１０２がメツセージ受信要求をＳＣ
Ｍｌｏｏに対して行うと、ＳＣＭｌｏｏは第１の待行列
ポインタ２４ａに接続された第１の通信バッファ２２ａ
からメツセージを取り出して第２のＣＰＵ１０２へ渡す
。また、第３のＣＰＵ１０３がメツセージ受信要求をＳ
ＣＭｌｏｏに対して行うと、ＳＣＭｌｏｏは第２の待行
列ポインタ２４ｂに接続された第２の通信バッファ２２
ｂからメソセージを取り出してＣＰＵ１０３へ渡す。 このようにして、第１のＣＰＵＩ Ｏ１から第２のＣＰ
Ｕ１０２または第３のＣＰＵ１０３への通信が行われる
。 次に、障害時の処理について説明する。第３図にその処
理手順を示すフローチャートである。 例えば、第２のＣＰＵ１０２に障害が発生したとする。 ＳＣＭｌｏｏは各ＣＰＵＩ ０１〜１０４の正常性を順
次測定しくステップ５Ｔ１）、第２のＣＰＵＩ Ｏ２の
障害を検知すると、この第２のＣＰＵ１０２に関する第
１の待行列の内容をチエツクする。その結果、第１の待
行列ポインタ２４ａに接続された第１の通信バッファ２
２ａにメツセージがあれば、他に同処理を行うＣＰＵが
有るか調べ、もし有れば障害を起した第２０ＣＰＵ１０
２の処理要求（メツセージ）を正常なＣＰＵ、例えば第
３のＣＰＵＩ ０３の待行列に接続する（ステップ５Ｔ
３）。即ち、第１の通信バッファ２２ａのメツセージを
正常な第３のＣＰＵ１０３に関する第２の待行列ポイン
タ２４ｂに接続される第２の通信バッファ２２ｂにコピ
ーする。その後、障害を起した第２のＣＰＵ１０２の待
行列を削除しくステップ５Ｔ４） 、各ＣＰＵＩ Ｏ１
〜１’０４（７）全てについてチエツクが終了したこと
を検出すると処理を終わる（ステップ５Ｔ５）。 以上により障害が発生した第２のＣＰＵＩ Ｏ２の処理
要求は、正常な第３のＣＰＵ１０３に引き継がれて実行
されることになる。 また、上記実施例では、障害ＣＰＵの処理要求を他の正
常に処理を実行しているＣＰＵへ引き継ぐものを示した
が、これを、待機中のｃＰＵへ引き継ぐようにしてもよ
い。第４図はその処理手順を示すフローチャートである
。 ここで、前述の如く第４のＣＰＵ１０４は待機ＣＰＵで
あり、通常はなんの処理も行っていない。 ＳＣＭｌｏｏはステップＳＴＩにて第２のＣＰＵ１０２
に障害が発生したことを検出すると、待機中のＣＰＵの
有無を検出する（ステップ５Ｔ６）。 その結果、第４のＣＰＵ１０４が待機中であるので、そ
れに障害を起した第２のＣＰＵ１０２と同一の仕事を与
える（ステップ５Ｔ７）。ついで、待機中の第４のＣＰ
ＵＩ ０４が待行列生成要求を行った後（ステップ５Ｔ
８）、障害を起した第２のＣＰＵＩ Ｏ２の処理要求を
それに代わる第４のＣＰＵ１０４の待行列へ接続する（
ステップ５Ｔ９）。その後、障害を起した第２の障害Ｃ
ＰＵ１０２の待行列を削除しくステップ５Ｔ４） 、全
てのＣＰＵのチエツク終了を確認して処理を終る（ステ
ップ５Ｔ５）。 以上により障害を起した第２のＣＰＵ１０２の処理要求
は、待機中の正常な第４のＣＰＵ１０４に引き継がれて
実行されることになる。
以上のように、この発明によればＣＰＵに異常が発生し
た時に異常なＣＰＵ処理要求を他の正常なＣＰＵへ移し
て実行を続けるため、障害からの回復が迅速に行なえる
マルチプロセッサシステムが得られる効果がある。
た時に異常なＣＰＵ処理要求を他の正常なＣＰＵへ移し
て実行を続けるため、障害からの回復が迅速に行なえる
マルチプロセッサシステムが得られる効果がある。
第１図はこの発明の一実施例によるマルチプロセッサシ
ステムを示すブロック図、第２図はその通信バッファの
待行列への接続を示す説明図、第３図はその障害時の処
理手順を示すフローチャート、第４図はこの発明の他の
実施例による障害時の処理手順を示すフローチャート、
第５図は従来のマルチプロセッサシステムを示すブロッ
ク図、第６図はそのプログラム間通信の概要を示す説明
図である。 １は高速バス、６は共有メモリ、１００はＳＣＭ、１０
１〜１０４はＣＰＵ、２２ａ、２２ｂは通信バッファ、
２４ａ、２４ｂは待行列ポインタ。 なお、図中、同一符号は同一、又は相当部分を示す。
ステムを示すブロック図、第２図はその通信バッファの
待行列への接続を示す説明図、第３図はその障害時の処
理手順を示すフローチャート、第４図はこの発明の他の
実施例による障害時の処理手順を示すフローチャート、
第５図は従来のマルチプロセッサシステムを示すブロッ
ク図、第６図はそのプログラム間通信の概要を示す説明
図である。 １は高速バス、６は共有メモリ、１００はＳＣＭ、１０
１〜１０４はＣＰＵ、２２ａ、２２ｂは通信バッファ、
２４ａ、２４ｂは待行列ポインタ。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 複数のプロセッサと、前記各プロセッサが共通にその内
容の参照および更新をすることが可能な共有メモリを備
え、前記共有メモリ上に、要求元の前記プロセッサより
要求先の前記プロセッサに伝達される処理要求の内容を
格納する複数の通信バッファと、複数の前記通信バッフ
ァを順次接続して待行列構造に構成する待行列ポインタ
とを設定して、前記処理要求を前記通信バッファを介し
て要求元の前記プロセッサから要求先の前記プロセッサ
へ伝達するマルチプロセッサシステムにおいて、前記各
プロセッサの正常性を順次判定して、障害プロセッサを
検出すると、当該障害プロセッサに関する前記待行列ポ
インタに接続されている前記通信バッファに格納された
前記処理要求を、同種の処理を行う他の正常なプロセッ
サに関する前記待行列ポインタに接続される前記通信バ
ッファに移すシステムコントローラを設けたことを特徴
とするマルチプロセッサシステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP835389A JPH02188863A (ja) | 1989-01-17 | 1989-01-17 | マルチプロセッサシステム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP835389A JPH02188863A (ja) | 1989-01-17 | 1989-01-17 | マルチプロセッサシステム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02188863A true JPH02188863A (ja) | 1990-07-24 |
Family
ID=11690862
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP835389A Pending JPH02188863A (ja) | 1989-01-17 | 1989-01-17 | マルチプロセッサシステム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02188863A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013097420A (ja) * | 2011-10-28 | 2013-05-20 | Kyocera Document Solutions Inc | 情報処理装置および画像形成装置 |
-
1989
- 1989-01-17 JP JP835389A patent/JPH02188863A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013097420A (ja) * | 2011-10-28 | 2013-05-20 | Kyocera Document Solutions Inc | 情報処理装置および画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4628508A (en) | Computer of processor control systems | |
| JP3657665B2 (ja) | 共用メモリに結合される複数の計算機システム及び共用メモリに結合される複数の計算機システムの制御方法 | |
| US6321346B1 (en) | External storage | |
| US5784617A (en) | Resource-capability-based method and system for handling service processor requests | |
| US7870296B2 (en) | High availability system and execution state control method | |
| JP2509064B2 (ja) | デ―タ処理システム | |
| JP2604994B2 (ja) | 耐障害コマンド処理システム及び方法並びに関連する装置 | |
| JP4315016B2 (ja) | コンピュータシステムの系切替方法 | |
| US5983359A (en) | Processor fault recovering method for information processing system | |
| JP4529767B2 (ja) | クラスタ構成コンピュータシステム及びその系リセット方法 | |
| GB2189061A (en) | Management of system configuration data | |
| JP4487756B2 (ja) | コンピュータシステム及びシステム監視プログラム | |
| US5140593A (en) | Method of checking test program in duplex processing apparatus | |
| EP2096550B1 (en) | Information processing apparatus and control method thereof | |
| JPS6239789B2 (ja) | ||
| JPS6146543A (ja) | 転送装置の障害処理方式 | |
| JP2922342B2 (ja) | 割込み制御装置 | |
| JPS59161743A (ja) | 構成切替方式 | |
| JPH0449146B2 (ja) | ||
| JP3316739B2 (ja) | 装置間インタフェース制御方式 | |
| JPH09282291A (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
| JP2690226B2 (ja) | 終了通知同期制御方式 | |
| JPS595331A (ja) | 磁気デイスク・サブシステムにおける待ち合せ方式 | |
| JP2848442B2 (ja) | 任意メッセージデータ判別方式 | |
| JPH07234850A (ja) | マルチプロセッサの装置と方法 |