JPH02188967A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、ショットキ接合のエネルギー障壁の厚さを
絶縁ゲート電極からの電界によって変調し、トンネル現
象を制御することにより主電流を制御する半導体装置に
関する。

（従来の技術） 上記のような原理の半導体装置をショットキトンネルト
ランジスタと呼ぶことにする。このような従来のショッ
トキトンネルトランジスタとしては、例えば第１２図に
示すようなものがある（特開昭６２−２７４７７５号公
報）。同図（ａ）中、１０１はｎ形の半導体基体であり
、その主面には、ドレイン領域に相当するｎ＋領域１０
２が形成され、またこのｎ＋領域１０２と適宜間隔をお
いて当該ｎ形の半導体基体１０１とショットキ接合を形
成するとともにソース領域として機能するショットキ金
属１０３が作り込まれている。そして、ｎ＋領域１０２
とショットキ金属１０３との間における半導体基体１０
１上にゲート絶縁膜１０４を介してゲート電極１０５が
形成されている。

第１２図の（ｂ）〜（’ｅ）は、ドレイン領域であるｎ
“領域１０２及びゲート電極１０５に対するバイアス状
態とこれに対応したショットキ接合の各バンド図の様子
を示している。

同図（ｂ）、（ｃ）に示すように、ゲート電圧ＶＧ−０
のときは、ショットキ接合におけるショットキバリアφ
Ｂの厚さＷが厚く、ドレイン電圧ＶＤ−０又はショット
キ接合が逆バイアスとなるＶＯ＞Ｏでは電流は流れない
。同図（ｄ）に示すように、ＶＯ＞Ｏにするとゲート電
極１０５からの電界によってショットキ接合が強く曲げ
られ厚さＷが薄くなるので、ＶＤ〉０でトンネル効果に
よつて電子がショットキ金属１０３から半導体基体１０
１側の方向にショットキ接合を通り抜け、ドレイン領域
からソース領域にトンネル電流が流れる。ＶＧ−０、Ｖ
Ｄ＜０（７）ときは（同図（ｅ））ショットキ接合は順
バイアスとなって多数の電子が半導体基体１０１からシ
ョットキ金属１０・３側に移行して順方向の電流が流れ
る。

上述のトンネル電流の大きさは、ゲート電圧ＶＧによっ
て変えることができるので、この現象をトランジスタと
して利用することができる。そして、この現象を利用し
たショットキトンネルトランジスタは、通常のＭＯＳＦ
ＥＴと比べるとバンチスルーが起きないため、将来の微
細機能素子として期待されている。

（発明が解決しようとする課題） ところで、通常のＭＯＳＦＥＴにおいては、ソース領域
と基板領域間は、ｐｎ接合のバリアが数１０００Ａ程度
で厚いので、ゲート電圧が０で逆バイアスのとき、その
ｐｎ接合には拡散電流しか流れずリーク電流は小さくな
る。これに対し、ＶＧ−０で逆バイアスのときのショッ
トキ接合のリーク電流ＩＬは、第１２図（ｃ）に示すよ
うに、三角ポテンシャルを超えての熱電子放出であるか
ら、 ＩＬ　ｂ　ｅｘｐ　　（−φＢ／ｋＴ）（ｋ：ボルツマ
ン常数、Ｔ：絶対温度）の関係により温度上昇と共に指
数関数的に増大する。

一方、従来のショットキトンネルトランジスタにあって
は、ゲート電圧ＶＧによってトンネル電流が制御を受け
るショットキ接合の領域は、半導体基体１０１の主面近
傍の一部分のみであるが、ショットキ接合は、この必要
領域以外に、半導体基体１０１とショットキ金属１０３
とが接する比較的広い面積部分に形成されている。この
ため、温度上昇時やドレイン電圧ＶＯを上げたときにシ
ョットキ接合のリーク電流が増加し、さらにドレイン電
圧はショットキ接合に直接かかるのでその接合の三角ポ
テンシャルの曲りが急峻になって等価的にショットキバ
リアφＢの低下をもたらし、この点でもリーク電流が増
加して耐圧が低下してしまうという問題があった。

この発明は、このような従来の問題を解決すべくなされ
たもので、ゲート電極で制御されるショットキ接合の形
成領域以外のショットキ金属と半導体基体の境界部に当
該半導体基体とは導電形の異なるシールド層を形成する
ことにより１、リーク電流を低減して耐圧特性を向上さ
せることのできる半導体装置を提供することを目的とす
る。

［発明の構成］ （課題を解決するための手段） この発明は上記課題を解決するために、ドレイン領域が
形成される第１導電形の半導体基体と、該半導体基体の
主面に形成され当該半導体基体と一部においてショット
キ接合を形成するとともにソース領域として機能するシ
ョットキ金属と、前記ショットキ接合に対し絶縁膜を介
して設けられ当該ショットキ接合のトンネル電流を制御
するゲート電極と、該ゲート電極で制御される前記ショ
ットキ接合の形成領域以外の前記ショットキ金属と前記
半導体基体の境界部に形成された第２導電形のシールド
層とを有することを要旨とする。

（作用） ショットキ金属が所要の一部のみにおいて第１導電形の
半導体基体と直接接合してショットキ接合が形成され、
このショットキ接合のトンネル電流がゲート電圧で可変
されてトランジスタ作用が行なわれる。

そして、ショットキ接合は、ゲート電極で制御される領
域のみに限られ、このショットキ接合の形成領域以外の
ショットキ金属面は第２導電形のシールド層でシールド
される。したがって、このシールド部分におけるリーク
電流は、シールド層と半導体基体で形成されるｐｎ接合
で生じることになって顕著に低減する。

このように、ショットキ接合は所要の小領域のみに限定
され、その他のショットキ金属面はシールド層の形成に
より、リークバスが殆んどカットされた状態となって、
リーク電流が顕著に低減する。また、このリーク電流が
温度特性やドレイン電圧ＶＤの影響を゛受けることも殆
んどなくなる。

（実施例） 以下、この発明の実施例であるショットキトンネルトラ
ンジスタを図面に基づいて説明する。

第１図ないし第４、図は、この発明の第１実施例を示す
図である。

まず、第１図及び第２図を用いて、この実施例の基本的
構成及びその作用から説明する。

第１図中、１はｎ形の半導体基体、２はｎ′″ドレイン
領域、３は半導体基体１と所要の一部のみにおいてショ
ットキ接合を形成するとともにソース領域として機能す
るショットキ金属であり、ｎ＋　ドレイン領域２とショ
ットキ金属３との間における半導体基体１上にはゲート
絶縁膜４を介してゲート電極５が形成されている。ここ
で、ショットキ接合を形成する所要の一部とは、Ａ−Ａ
線に垂直な部分の半導体基体１とショットキ金属３の境
界部を指している。そしてさらに、この実施例では、シ
ョットキ金属３におけるＡ−Ａ方向以外の面、即ちゲー
ト電極５で制御されるショットキ接合の形成領域以外の
ショットキ金属３と半導体基体１の境界部にシールド層
としてのｐ形のシールド拡散層６が形成されている。

次に、上述のような構成からなるショットキトンネルト
ランジスタの作用を、第２図の（ａ）、（ｂ）を用いて
説明する。第２図（ａ）は第１図中Ａ−Ａ断面部のショ
ットキ接合のバンド図を示し、第２図（ｂ）はＢ−Ｂ断
面部におけるシールド拡散層６と半導体基体１とで形成
されたｐｎ接合等のバンド図を示している。

まず、Ａ−Ａ側のショットキ接合部では、ゲート電圧Ｖ
Ｇ−０でドレイン電圧ｖＯ〉０のとき、即ちショットキ
接合が逆バイアスでオフ状態のときは、そのショットキ
接合の三角ポテンシャルを介してトンネル電流がリーク
電流として流れるが、シールド拡散層６の存在によりシ
ョットキエツジでは空乏層の曲率が大きくなるので電界
集中が緩和されることに加え、そのショットキ接合面積
が小さいのでリーク電流は無視できる程度のレベルにな
る。ｖＯ〉０でＶＤ＞Ｏのときは、三角ポテンシャルが
急峻になり、より大きなトンネル電流が流れてオン状態
になるとともに、このトンネル電流の大きさがゲート電
圧ＶＧにより変化する。

一方、Ｂ−Ｂ側のシールド拡散層６の形成部では、第２
図（ｂ）に示すように、ショットキ金属３とｐ形のシー
ルド拡散層６との接合部はオーミック接触となって三角
ポテンシャルができないのでトンネル電流は流れない。

そしてリーク電流は、シールド拡散層６と半導体基体１
とで形成されたｐｎ接合の部分で生じることになる。し
かし、この部分のリーク電流は、通常のｐｎ接合のよう
に殆んど問題のない程度の低いレベルになる。このリー
ク電流のレベルは、ドレイン電圧ＶＤを上げた場合にお
いても同様である。

このように、この実施例では、半導体基体１とは異なる
導電形のシールド拡散層６の形成により、ゲート電極５
で制御されるショットキ接合の形成領域以外のショット
キ金属と半導体基体１の境界部、即ち、チャネル相当部
以外のリークパスがカットされるので、リーク電流が顕
著に低減され、また、このリーク電流が温度特性やドレ
イン電圧ＶＤの影響を受けることも殆んどなくなる。

次いで、第３図には、この実施例の具体的構成を示す。

半導体基体１は、低濃度のｎ形Ｓｉが用いられ、ショッ
トキ金属３には、タングステンが用いられている。また
、ゲート電極５は多結晶Ｓ１で作製されている。そして
、ショットキ金属３は、半導体基体１であるＳｉ中に食
込んでゲート電極５の下に回り込むように形成されてい
る。７は絶縁膜、８はゲート側壁絶縁膜、９はソース電
極、１０はドレイン電極、１１は層間絶縁膜である。図
の例ではドレイン電極１０とＢ＋　ドレイン領域２との
間にもショットキ金属３が形成されているが、この部分
におけるショットキ金属３は、単にドレイン電極１０と
Ｂ＋　ドレイン領域２の接続用金属として用いられてい
る。

この実施例のショットキトンネルトランジスタは、具体
的に上述のように構成され、ソース領域として機能する
ショットキ金属３は、ゲート電極５の下に回り込むよう
に形成されている。ショットキトンネルトランジスタで
は、ゲート電圧でショットキバリアの厚さが変調される
ので、ゲート電極５とショットキ接合とはオフセットの
ないことが望まれるが、この構成ではオフセットはゼロ
である。したがって、ゲート電圧はゲート絶縁膜４を介
して直接ショットキ接合に及び、オン抵抗を非常に小さ
くすることができる。また、Ｐ＋シールド拡散層６は、
後述するようにゲート側壁絶縁膜８をマスクにしてセル
ファライン的に形成され、チャネルとして機能するショ
ットキ接合の形成領域以外のショットキ金属面を覆って
いるので、リーク電流を最小限に抑えることができる。

次に、上述の具体的構成からなるショットキトンネルト
ランジスタの製造工程の一例を第４図の（ａ）〜（ｅ）
を用いて説明する。なお、以下の説明において、（ａ）
〜（ｅ）の各項目記号は、第４図の（ａ）〜（ｅ）のそ
れぞれに対応する。

（ａ）ｎ形Ｓｔからなる半導体基体１の表面に、ゲート
絶縁膜４となる５ｉ０２膜を熱酸化により所定の厚さに
成長させ、素子形成領域以外は厚く酸化する。

（ｂ）ゲート電極５となる多結晶Ｓｉを所要の厚さに堆
積後、絶縁膜７となる５ｔ０２膜を成長させ、その上に
酸化及びイオン注入のマスクとなるＳｉ３Ｎ４膜１２を
堆積する。このあとゲート電極５をドライエツチングで
パターニングし、その側面部の多結晶Ｓｉを再び熱酸化
する。

（Ｃ）フォトレジスト膜１３のマスクを形成後、イオン
注入によりＢ＋　ドレイン領域２を形成する。

（ｄ）ＣＶＤ法により、全１面ｊ：５１０２膜を堆積後
、ＲＩＥ（リアクティブイオンエツチング）法によりゲ
ート側壁絶縁膜８を残して他の部分のＣＶ’ＤＳｉ０２
膜を除去する。次いでゲート側壁絶縁膜８及び多結晶Ｓ
ｉのゲート電極５をマスクにしてＢ＋のイオン注入によ
りＰ＋シールド拡散層６を形成する。

（ｅ）ゲート側壁絶縁膜８をマスクにしてＢ＋ドレイン
領域２及びＰ＋シールド拡散層６上の薄い５ｉ０２膜の
一部を開口し、ショットキ金属３となるタングステンを
選択成長させる。このとき、成長条件を適切に選ぶこと
によりタングステンを開口部より横方向に食込ませ、ゲ
ート電極５の下まで達するようにさせることができる。

タングステンは５ｔｏ２とは反応しないでＳＬとだけ反
応するので、図示のような形に埋込むことが可能となる
。

最後に層間絶縁膜１１としてＰＳＧ膜を堆積し、コンタ
クトホールを開けてソース電極９及びドレイン電極１０
等の上部電極と接続すれば第３図に示した構造が得られ
る。

次いで、第５図ないし第９図には、この発明の第２実施
例を示す。

この実施例は、さらに高耐圧、大電流用途に適した縦形
構造のショットキトンネルトランジスタとしたものであ
る。

なお、第５図ないし第９図及び後述の第３実施例を示す
第１０図において、前記第３図における部材及び部位と
同一ないし均等のものは、前記と同一符号を以って示し
、重複した説明を省略する。

第５図中、１４はｎ′″基板であり、このＢ＋基板１４
上に、前記第１実施例におけるｎ形半導体基体に相当す
るｎ形の低濃度領域１が形成され、この低濃度領域１の
表面部に、複数個のショットキ金属３、Ｐ＋シールド拡
散層６、ゲート絶縁膜４及びゲート電極５等が形成され
、ｎ生基板１４の裏面にドレイン電極１５が設けられて
縦形構造のショットキトンネルトランジスタが構成され
ている。１６はフィールド絶縁膜、１７はゲート電極、
１８はソース電極である。

ｐ＋シールド拡散層６はショットキ金属３の底部全面に
広がりｎ形紙濃度領域１中に深く突出ている。ゲート電
極５は規則正しくショットキ金属３を取り囲んでおり、
この取り囲まれた各単位トランジスタ（以下セル２０と
いう）は互いに並列に接続されて大電流がとれるように
なっている。

第６図の（ａ）、（ｂ）は、それぞれセル２０のパター
ン例を示しており、第６図＠）はメツシュ状セルパター
ン、第６図（ｂ）はストライブ状セルパターンの例を示
している。なお、セルパターンは、これらに限定される
ものではなく、各セル２０の形状は多角形、円形等でも
よい。これらのセル構造をとることにより、チャネル（
ショットキ接合部）幅が増大してオン抵抗が小さくなり
大電流をとることができる。また、セル集団の最外周部
はフィールドリング１９で囲まれて周辺セルへの電界集
中が防止されている。

次に、上述のように構成された縦形構造ショットキトン
ネルトランジスタの作用を説明する。

まず、１７図の（ａ）、（ｂ）、（ｃ）を用いてオフ状
態のときから述べる。ＶＤ　＞０１ＶＧ≦０のときはオ
フ状態である。このとき第７図（ａ）に示すように１乏
層２１は低濃度領域１中へ深く広がり、同図（ｃ）のポ
テンシャル図で示すようにショットキ金属３から電子が
放出されることはない。近接するセル２０のショットキ
金属３間の間隔りを必要とする耐圧のときに伸びる空乏
層幅Ｘに比べて十分小さく　（Ｌ＜Ｘ／２）しておけば
、ドレイン電極１５に高電圧を印加したとき、第７図（
ｂ）に示すように、チャネルに臨む表面層が完全に空乏
化し表面電界が緩和される。これにより、チャネル近傍
のリーク電流の上昇と耐圧の低下を防ぐことができる。

ｐ＋シールド拡散層６は深ければ深いほど空乏層２１を
低濃度領域１のバルク中に伸ばすことができるので、耐
圧的に有利となるがセル２０を微細化し、Ｌを小さくす
れば浅くても同様の効果が得られる。セル２０の外周を
囲むフィールドリング１９は空乏層２１をなだらなか曲
率で終端させるために設けられるもので、必要とする耐
圧に応じて２重又は３重に設けてもよい。

次いで、第８図の（ａ）、（ｂ）、（ｃ）を用いてオン
状態のときを述べる。ＶＯ＞０１ＶＧ＞０のときにオン
状態となる。このとき、ゲート電圧ＶＧは表面部のショ
ットキ接合に強く働きショットキバリアの厚さを薄くす
る。即ち、三角ポテンシャルを急峻にする。その結果、
第８図（ｃ）に示すように、ショットキ金属３から低濃
度領域１ヘトンネル電流が流れる。この実施例ではｎ＋
基板１４の裏面、即ち、半導体ウェーハの裏面をドレイ
ンとし、表面側にセル構造のソース相当領域及びゲート
電極５を高密度に配置したので、電流通路が増え、その
結果、低オン抵抗を実現することができる。

なお、上述したこの実施例の構成において、ｎ＋基板１
４をｐ＋基板に置換えてもよい。このように置換えると
、導通時（ＶＧ＞Ｏ）に少数キャリヤがｎ−低濃度領域
１に注入されて電導度変調を起すので、より低いオン抵
抗を実現することができる。特に数１００ｖ以上の耐圧
を得ようとするとｎ−低濃度領域１の抵抗がデバイスの
オン抵抗を支配するようになるので　ｐ　＋基板に置換
えると効果的に低オン抵抗が得られる。

次いで、上述・の縦形構造ショットキトンネルトランジ
スタの製造工程の一例を第９図の（ａ）〜（ｇ）を用い
て説明する。なお、以下の数値例は、ドレイン・ソース
間耐圧≧１００Ｖ、ゲート耐圧≧２０Ｖの仕様を満足し
ようとしたときの例を示している。

（ａ）ｎ−低濃度領域１が１．５Ωｃｍ、１５μｍ、ｎ
＋基板１４が０．０１Ωｃｍ、６００μｍの各Ｓｌを用
いたｎ″″／　ｎ＋ウェーハを準備し、表面を６０００
人の厚さに熱酸化して５ＩＯ２膜を形成した後、ｐ＋フ
ィールドリング１９を、ｐ＋表面濃度が１０”７ｃｍ３
　ｘＪｗ５ｇｍ程度となるように選択拡散する。

（ｂ）活性領域部分の５１０２膜をフォトエツチングし
、その部分に新たにゲート絶縁膜４となる５ｉｏ２膜を
１０００人程度０厚さに酸化成長させる。

（ｃ）ゲート電極５となる多結晶ＳＬを６０００人の厚
さに堆積後、その上に絶縁膜７となる５ｉ０２膜を１０
００人の厚さに成長させ、さらにマスクとしての５ｉ３
Ｎ４１［１２２を５００人の厚さに堆積する。このあと
ゲート電極５をドライエツチングでバターニングし、そ
の側面部の多結晶ＳＬを１００ＯＡ程度の厚さに再び熱
酸化する。

（ｄ）ＣＶＤ法により、全面に５００ＯＡ程度の厚さに
Ｓ　ｉ　０２膜を堆積後、ＲＩＥ法によってゲート側壁
絶縁膜８としてのサイドウオール５ｉ０２を形成する。

（ｅ）ゲート側壁絶縁膜８及び多結晶Ｓｉのゲート電極
５をマスクにしてＢ＋のイオン注入を行ない、表面濃度
１０”　／ａｍ３　ｘ　ｊ−３ｐｍ程度のｐ＋シールド
拡散層６を形成する。

（ｆ）ゲート側壁絶縁膜８をマスクにして薄い５ｉ０２
膜をエツチングにより開口し、さらにこの開口部からＳ
ｔ基板を選択的に等方性エツチングしてゲート電極５の
下までサイドエツチングを施しエツチング孔を形成する
。

（ｇ）ショットキ金属３となるタングステンを選択成長
させ、上述のエツチング孔を埋める。このとき、タング
ステンの横方向食込みが起きる条件を適切に選べば、前
記（ｆ）の工程によるＳｔ基板のエツチングは不要であ
る。

最後に層間絶縁膜１１としてＰＳＧ膜を堆積し、コンタ
クトホールを開口したのち、配線用のＡ丈を蒸着し、こ
れをバターニングして各電極を形成し、さらにｎ＋基板
１４の裏面に金属を蒸着してドレイン電極を形成すれば
第５図に示した縦形構造のショットキトンネルトランジ
スタが得られる。

第１０図には、この発明の第３実施例を示す。

この実施例は、縦形構造のショットキトンネルトランジ
スタにおいて、ゲート電極５を溝状に形成し、その下部
の部分を低濃度領域１中に埋込んだ構造としたものであ
る。ゲート絶縁膜４は、その溝状ゲート電極５の側面部
に形成されている。

前記第１、第２実施例のものは、ショットキ金属がゲー
ト電極の下に回り込むように形成されているので、ゲー
ト絶縁膜やショットキ接合にストレスがかかり易い構造
になっている。これに対し、この実施例では、ストレス
が垂直方向に逃げるので、その影響を少なくすることが
できる。

第１１図の（ａ）、（ｂ）には、この発明の第４実施例
を示す。

まず、第１１図り）の例は、ショットキ金属３をゲート
電極５の下に回り込むように形成するとともに、Ａ−Ａ
線に垂直な部分で示されるショットキ接合の直ぐ下の位
置までシールド拡散層６を形成するようにしたものであ
る。このような構成によれば、ゲート電極５とショット
キ接合とは全くオフセットがないのでゲート電圧でショ
ットキバリアの厚さが効率よく変調されるとともに、シ
ールド拡散層６によりリークバスが一層確実にカットさ
れてリーク電流を一層低減させることができる。

また、第１１図（ｂ）の例は、ショットキ接合がゲート
電極５の端面とほぼ一致する位置に形成されているが、
シールド拡散層６をショットキ金属３の角部の部分まで
覆うように形成したものである。

このような構成によれば、電界集中の生じ易いショット
キ金属３の角部の部分のリークバスがシールド拡散層６
によりカットされるのでリーク電流の低減効果を一層高
めることができる。

［発明の効果］ 以上説明したように、この発明によれば、ショットキ接
合の形成はゲート電極で制御される所要の領域のみに限
定し、このショットキ接合の形成領域以外のショットキ
金属面は第２導電形のシールド層でシールドしたので、
このシールド部分におけるリーク電流はシールド層と半
導体基体で形成されるｐｎ接合で規制されて低レベルと
なり、全体的なリーク電流を顕著に低減させることがで
きて耐圧特性を向上させることができるという利点があ
る。

【図面の簡単な説明】

第１図ないし第４図はこの発明に係る半導体装置の第１
実施例を示すもので、第１図は基本的構成を示す構成図
、第２図はショットキ接合部等のエネルギバンドを示す
バンド図、第３図は具体的構成を示す縦断面図、第４図
は製造工程の一例を示す工程図、第５図ないし第９図は
この発明の第２実施例を示すもので、第５図は縦断面図
、第６図はセルパターンを示す平面図、第７図はオフ状
態のときの作用を説明するための図、第８図はオン状態
のときの作用を説明するための図、第９図は製造工程の
一例を示す工程図、第１０図はこの発明の第３実施例を
示す縦断面図、第１１図はこの発明の第４実施例を示す
要部縦断面図、第１２図は従来のショットキトンネルト
ランジスタを説明するための図である。 に半導体基体、　　　２：ｎ＋　ドレイン領域、３：シ
ョットキ金属、　４：ゲート絶縁膜、５：ゲート電極、 ６：ｐゝシールド拡散層（シールド層）、９．１８：ソ
ース電極、 １０．１５ニドレイン電極。 代理人　　弁理士　　三　好　　秀　和第３図 第１図 第２図（ｂ） 第６図（ａ） 第６図（ｂ） ］ 第４図（ａ） 篤４ １’！’？　（ｂ） 第４ 図（Ｃ） 第４ 図（ｄ） ス４ 図（ｅ） 第９ｒ１！Ｊ（ｄ） 窮１１図（ａ） 窮１１図（ｂ） 第１２図（ａ） 第１２図（Ｃ） 第１２図（ｄ） 第１２図（ｅ）

Claims (1)

1. 【特許請求の範囲】 ドレイン領域が形成される第１導電形の半導体基体と、 該半導体基体の主面に形成され当該半導体基体と一部に
   おいてショットキ接合を形成するとともにソース領域と
   して機能するショットキ金属と、前記ショットキ接合に
   対し絶縁膜を介して設けられ当該ショットキ接合のトン
   ネル電流を制御するゲート電極と、 該ゲート電極で制御される前記ショットキ接合の形成領
   域以外の前記ショットキ金属と前記半導体基体の境界部
   に形成された第２導電形のシールド層と を有することを特徴とする半導体装置。