JPH02190055A - 基本スイッチおよびこれを用いたフレームスイッチならびにこのフレームスイッチを含む情報処理システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は通信機器または情報機器などの伝送系における
障害制御、とくにデータ転送におけるスイッチング処理
の冗長構成に関する。

（従来の技術） 従来、たとえば情報処理を行なうプロセッサエレメント
が複数並列に接続され、プロセッサエレメント間のデー
タ転送を行なうスイッチング・ネットワークとして以下
のようなものがある。

たとえば、４人力ポート４出力ボートのクロスバスイッ
チを基本スイッチとして、これを４個ずつ２段に配設し
、このスイッチング・ネットワークに４つのプロセッサ
エレメントを接続し、これら相互間のデータ転送を行な
うスイッチング・ネットワークがある。この場合には前
段の基本スイッチの入力端はそれぞれのプロセッサエレ
メントの出力側に接続され、このスイッチの出力側はそ
れぞれ後段の基本スイッチの入力端に接続される。また
、後段の基本スイッチの出力側はそれぞれプロセッサエ
レメントの入力端に接続される。

このスイッチング・ネットワークではデータ転送に際し
、その接続ルートは基本スイッチによりあらかじめ固定
的に決められている。すなわち、送信ブロセ・ンサエレ
メントから送られるメツセージには、受信プロセッサエ
レメントのアドレスが含まれており、各段の基本スイッ
チでは、このアドレスのうち所定の２ビツトに注目し、
これの示すアドレスの隣接基本スイッチまたは隣接プロ
セッサエレメントに受信メツセージを転送する。

また、このようなスイッチング・ネットワークと同様の
構造を３段に拡張したもので、３段クロスネットワーク
と呼ばれるスイッチング・ネットワークがある。このネ
ットワークでは、各基本スイッチが経路テーブルを持っ
ており、このテーブルにより接続ルートが固定されてい
る。すなわちこの経路テーブルには、受信プロセッサエ
レメントのアドレスに対応する隣接基本スイッチまたは
隣接プロセッサエレメントのアドレスが蓄積される。

送信プロセッサエレメントから送られるメツセージに、
受信プロセッサエレメントのノードアドレスが含まれて
いれば、この経路テーブルによってメツセージが受信プ
ロセッサエレメントにか転送される。具体的には、メツ
セージ転送を行なう途中経由の各基本スイッチは、メツ
セージを受信した際、この受信ノードアドレスから上記
経路テーブルを検索し、これにより得られたアドレスの
隣接基本スイッチまたは隣接プロセッサエレメントに受
信したメツセージを転送してい（。

さらに、このような３段ネットワーク構造のもので、第
１段の基本スイッチがスイッチング・ネットワークのト
ラヒックに応じて最適経路を求め、その経路テーブルを
書き換えるスイッチング・ネットワークものもある。

（発明が解決しようとする課題） しかしながら、基本スイッチを４個ずつ２段に配設した
スイッチング・ネットワークでは、基本スイッチの入出
力のいずれかのボートまたはプロセッサエレメントが故
障した場合、プロセッサエレメント間で必ず転送できな
い組み合わせが発生する。

また、経路テーブルによりメツセージ転送を行なう３段
クロスネットワークでは、トラヒック制御を行なうかど
うかに拘らず、基本スイッチの入出力のいずれかのボー
トまたはプロセッサエレメントが故障しても、迂回路を
探してメツセージを転送することはできる。しかしなが
ら、このような処理は、スイッチング・ネットワークの
処理能力に比べ、データ転送の要求数が少ないときに可
能であり、またこの場合には直ちに迂回路を決定してそ
こへ転送することは困難である。さらに、このような障
害処理を想定してスイッチング・ネットワークを構築す
ると、従来技術ではその基本スイッチ数などの回路親桟
が必然的に大きくなるという欠点がある。

本発明はこのような従来技術の欠点を解消し。

障害処理に優れた基本スイッチおよびこれを用いたフレ
ームスイッチならびにこのフレームスイッチを含む情報
処理システムを提供することを目的とする。

（課題を解決するための手段） 本発明は上述の課題を解決するために、複数の入力端子
と複数の出力端子を有し、受信側の宛先を含むヘッダが
付加された情報を入力端子より入力し、宛先に従って入
力した情報を出力端子に出力する基本スイッチは、障害
用入力端子と、障害用出力端子と、入力端子および障害
用入力端子に受けた情報を、情報に付加されたヘッダに
従って出力端子および障害用出力端子のすくなくともい
ずれかへ送る制御手段とを有し、制御手段は、情報の入
力側および出力側の障害を検出する障害検出機能を有し
、出力側の障害を検出したときには受信した情報を障害
用出力端子に出力し、入力側の障害を検出したときには
情報に付加されたヘッダに示された出力端子に情報を出
力し、入力側および出力側の障害を検出していない場合
には障害用入力端子より受信した情報を障害用出力端子
に出力することを特徴とする基本スイッチ。

また本発明によれば、スイッチを複数個組み合わせるこ
とにより構成されるフレームスイッチは、前述に記載の
基本スイッチを複数個組み合わせることにより障害用入
出力端子を有するフレームスイッチが構成され、フレー
ムスイッチ内で伝送障害が発生した場合には、基本スイ
ッチにより迂回経路が確保される。

さらに本発明によれば、複数の情報処理手段がスイッチ
ング・ネットワークを介し相互に情報交換可能な情報処
理システムは、情報処理手段のいずれかが障害になると
、障害になった情報処理手段と切替わる予備情報処理手
段を有し、情報処理手段の情報伝送を行なうスイッチン
グ・ネットワークは前述に記載のフレームスイッチによ
り構成されることにより障害用入出力端子を有し、予備
情報処理手段がスイッチング・ネットワークの障害用入
出力端子に接続されることにより、システムに障害が発
生した場合でも正常に動作が維持される。

（作　用） 本発明によれば、ヘッダが付加された情報が基本スイッ
チの入力端子に入力されると、このスイッチの制御手段
は、この受信した情報を出力する出力側に障害があれば
、この受信情報を障害用出力端子に出力する。このスイ
ッチの入力側に障害がある場合に情報を受信すると、制
御手段は受信した情報をヘッダに従って出力端子に出力
する。制御手段はさらに、入力側および出力側の障害を
検出していないときに、障害用入力端子より情報を受信
すると、この受信情報を障害用出力端子に出力する。

（実施例） 次に添付図面を参照して本発明による基本スイッチおよ
びこれを用いたフレームスイッチならびにこのフレーム
スイッチを含む情報処理システムのそれぞれの実施例を
詳細に説明する。

第５図を参照すると１本発明による情報処理処理システ
ムを並列情報処理システムに適用した一実施例を示すシ
ステム構成図が示されている。同図に示されている並列
処理システム３００は、たとえば電子計算機などの情報
処理装置または交換機などの通信装置などに有利に適用
される処理システムであり、スイッチング・ネットワー
クｌと複数のプロセッサエレメント２とを有する。処理
システム３００はまた、障害時に切賛わるたとえば予備
プロセッサエレメント２−１が配設され、Ｎ＋１予備形
式の冗長構成がとられている。

プロセッサエレメント２は、所定の情報処理を行なう装
置であり、たとえばマイクロプロセッサなどにより構成
されている情報処理装置である。

またスイッチングネットワークｌは、プロセッサエレメ
ント２相互間のデータ交換を行なうスイッチングシステ
ムであり、後述する少なくとも１つのフレームスイッチ
（第２図）により構成されている。並列処理システム３
００は、スイッチング・ネットワークｌにＮ個のプロセ
ッサエレメント２を同図に示すように並列に接続するこ
とで情報の並列処理を行なっている。

なお、本実施例ではスイッチング・ネットワークｌの入
出力端子に同じプロセッサエレメント２の出入力端子を
接続しているが、勿論ネットワクｌの入力側と出力側に
異なるプロセッサエレメント２をそれぞれＮ個ずつ２Ｎ
Ｍ接続してこれらのデータ転送を行なうことも可能であ
る。

フレームスイッチは、プロセッサエレメント２のメツセ
ージなどのデータ転送を行なうスイッチであり、故障時
用の一対の入出力端子を有する後述する複数の基本スイ
ッチにより構成されている。第２図には本発明によるフ
レームスイッチの一実施例が示されている。フレームス
イッチ３は、１６人力１６出力のスイッチであり、同図
に示すように４つの入出力端子を有する基本スイッチ４
が４個ずつ２段に配設されている。すなわちフレームス
イッチ３は、その前段に４つの基本スイッチ４−ＩＡ〜
４−４Ａが、またその後段に同数の基本スイッチ４−１
８〜４−４Ｂがそれぞれ配設されている。

フレームスイッチ３の入力端子６０−１〜６６−４は、
前段の基本スイッチ４−ＩＡ〜４−４Ａの入力端に、ま
た出力端子７０−１〜７６−４は後段の基本スイッチ４
−ＩＢ〜４−４Ｂの出力側にそれぞれ同図に示すように
接続されている。また、前段の基本スイッチ４−ｉＡ（
ｉ＝１〜４）の各出力側と基本スイッチ４−ｊＢ（ｊ・
１〜４）の各入力端は、信号線５２−ｉ、ｊにより接続
されている。

基本スイッチ４の故障時用入出力ポートに接続される故
障時用信号線５０−ｉ　１ｉ・１〜９）のうち、信号線
５０−１は基本スイッチ４−ＩＡの故障時用入力ポート
につながっており、信号線５０−ｉ　（ｉ・２〜４）は
基本スイッチ４−ｊＡ　（ｊ＝１〜３）の故障時用出力
ボートと基本スイッチ４−ｋＡ　（ｋ＝２〜４）の故障
時用入力ポートとを結ぶ信号線である。また、信号線５
０−５は基本スイッチ４−４Ａの故障時用出力ボートと
基本スイッチ４−４Ｂの故障時用入力ポートとを結ぶ信
号線である。さらに、信号線５０−ｉ　（ｉ：６〜８）
は基本スイッチ４−ｊＢ　（ｊ＝４〜２）の故障時用出
力ボートと基本スイッチ４−ｋＢ　（ｋ＝３〜ｌ）の故
障時用入力ポートとを接続する信号線である。また、信
号線５０−９は基本スイッチ４−１８の故障時用出力ボ
ートに接続される信号線である。

各基本スイッチ４の入出力信号線、すなわち端子６０〜
６６に接続される信号線、端子７０〜７６に接続される
信号線および前段と後段の基本スイッチ４を接続する信
号線５２はそれぞれ、データが転送される１６本のデー
タ用信号線と３本の制御部用信号線の計１９本で構成さ
れている。データ用信号線は、第３図に示すデータパケ
ットを１６ビツト毎に転送するための信号線である。ま
た、制御部用信号線は、送信禁止信号、故障発生信号お
よび送信要求信号の計３本である。

第３図には並列処理システム３００（第５図）でデータ
転送されるデータパケットの一例が示されている。デー
タパケット３１０は、パケットヘッダ部３２０、パケッ
トデータ部３３０およびパケットエンダ部３４０を有す
る。パケットヘッダ部３２０は。

後述するコマンド部３２２、パケット３１口の優先度を
示す優先度部３２４．同３１０のパケットサイズを示す
データサイズ部：１２６　ｇよびアドレスサイズ部３２
８、受信側アドレスなどが含まれたアドレス部３２９を
有する。またデータ部３３０には、プロセッサエレメン
ト２間で転送すべきデータが含まれている。さらにパケ
ットエンダ部３４０には、パケット３１０の誤り制御を
行なうフレームチエツク信号部３４２、および同３１０
の終わりを告げる終了指示信号部３４４が含まれている
。

コマンド部３２２は、各基本スイッチ４の初期設定また
はパケット３１０の転送モードを指定する指定部である
。初期設定は、並列処理システム３００全体などのシス
テム立ち上げ時に行なわれるものであり、アドレス部３
２９のアドレス形態および間部３２９の着目ビット位置
を指定する。転送モードには１対１転送またはグループ
転送があり、グループ転送の場合にはアドレス部３２９
の個数が併せて指定される。

第４図には初期設定により指定されるアドレス形態の一
例が示されている。アドレスタイプｌは、１６ビツトの
アドレス領域のうち、送信側アドレスと受信側アドレス
とにそれぞれ８ビツトずつ使用したものである。またア
ドレスタイプ２は、１６ビツトのアドレス領域すべてを
受信側アドレスの指定に使用したものである。なお、ア
ドレスタイプｌおよび２の受信側アドレスの最上位４ビ
ツトには、本実施例ではフレームスイッチ３のフレーム
番号が指定される。

第１図には本発明による基本スイッチの一実施例である
基本スイッチ４の機能ブロック図が示されている。基本
スイッチ４は、１対の故障時用信号線により障害処理を
行なうスイッチであり、その内部にＦＩＦＯバッファ９
０−１〜９０−５、選択回路４８−１〜４８−５、送信
許可信号発生回路４２、入力ボート故障フラグ回路４４
、出力ボート故障フラグ回路４Ｂおよび制御部４０を有
する。

入力データ信号線１００−ｉ　、送信許可出力信号線１
１０−ｉおよび障害信号線１２０−ｉ　（ｉ：２〜５）
は、隣接する基本スイッチ４またはプロセッサエレメン
ト２の出力データ信号１ｉ１２１０−ｋ　、送信許可入
力信号線２００−におよび故障発生信号線２２０−ｋ　
（ｋ＝２〜５）にそれぞれ接続される。また、故障時用
の入力データ信号ＩＩ　１００−１および送信許可出力
信号線１１０−１は、それぞれ隣接する基本スイッチ４
またはプロセッサエレメント２の故障時用の出力データ
信号、１ｉ２１０−１および送信許可入力信号線２０ロ
ーｌに接続される。

送信許可出力信号線１ｘｏ−ｊ　ｆｊ＝１〜５）は、そ
れぞれ入力データ信号線１００−ｊ　ｆｊ＝１〜５）に
対応して設けられており、該当する入力データ信号線１
００の送信許可を送信側に出力する制御線である。同様
に、送信許可人力信号線２００１（ｌｔＩ＝ｌ〜５）は
、それぞれ出力データ信号線２１０−ｍ　（ｍ＝１〜５
）に対応して設けられ、これらは送信許可信号発生回路
４２に接続されている。故障発生を通知または受信する
故障発生信号線１２０−ｎ、２２０−ｎ　ｆｎ＝２〜５
）もまた、それぞれデータ信号線１００−ｎ、２１０−
ｎ　（ｎ＝２〜５１に対応して設けられている。なお故
障発生信号線は、故障時の際に使用するデータ信号線１
１０−１および２１０−１には配設されていない。

ＦＩＦＯバッファ９０は、入力端子１００および出力１
１０を介し隣接する基本スイッチ４またはプロセッサエ
レメントの出力側に接続されている。

バッファ９０は、入力端子１００を介して送られてきた
パケット３１Ｏ（第３図）を、−旦バッファリングする
記憶回路である。バッファ９０はそれぞれ、　１６本の
入力データ信号線および１本の送信要求入力信号線の計
１７本で構成される信号線１００を介して、制御部４０
および選択回路４８−１〜４８−５に接続されている。

バッファ９０は、初めに受信したパケット３１０のヘッ
ダ部３２０を制御部４０に送り、送信許可を受けること
でパケット３１０の送信を開始する。バッファ９０はま
た。バッファ９０が万杯になったとき、出力１１０を介
しパケット３１０の送信を止めるよう送信側に通知する
。

制御部４０は、バッファ９０より送られてきたパケット
ヘッダ部３２０に従って各種制御を行なう制御回路であ
る。すなわち制御部４０は、受信したパケットヘッダ部
３２０のコマンド部３２２が初期設定を示しているとき
には、そのパケット３１０のあらかじめ決められた所定
のデータ部３３０により、所属するフレームスイッチ３
（第２図）のフレーム番号、アドレス部着目ビット位置
およびアドレス形態を内部の記憶装置に保持する。制御
部４０はまた、コマンド部３２２により１対１転送また
はグループ転送のいずれによりパケット３１０をスイッ
チングするか識別し、送信許可信号発生回路４２および
選択回路４８などを制御する。

制御部４０はさらに、データ転送に関する障害検出機能
を有する。制御部４０は、信号線１２２を介し入力ボー
ト故障フラグ回路４４に、信号線２２２を介し出力ボー
ト故障フラグ回路４６に接続され、これらより故障発生
信号を受けるとともに、基本スィッチ４内部の入力動作
不能を検出する。制御部４０は、入力ポート故障フラグ
回路４４より故障発生信号を受信するか、またはスィッ
チ４内部の入力動作不能を検出したとき、その内部で入
力ボート故障フラグＡＩＦを発生する。

同様に制御部４０は、出力ボート故障フラグ回路４６よ
り故障発生信号を受信するか、またはスィッチ４内部の
出力動作不能を検出した場合、その内部で出力ポート故
障フラグＡＯＦを発生する。制御部２０は、基本スィッ
チ４内部で動作不能を検出した場合には、入力ポート故
障フラグ回路４４または出力ボート故障フラグ回路４６
を制御し、動作不能の端子に接続されている基本スイッ
チまたはプロセッサエレメント２に故障を伝える。

入力ポート故障フラグ回路４４は入力端の故障発生信号
線１２０に接続されている　フラグ回路４４は、制御部
４０からの２ビツト人力を展開して指定された故障発生
信号線１２０により障害を通知したり、信号線１２０か
らの障害通知を受けるとその番号を制御部２０に知らせ
る。同様に、出力ボート故障フラグ回路４６は出力側の
故障発生信号線２２０に接続されている。フラグ回路４
６は、制御部４０からの２ビ・ント入力を展開して指定
された故障発生信号線２２０を介し障害を通知したり、
またこれより受けた障害通知を制御部４０に送る。

送信許可信号発生回路４２は、送信許可入力信号線２０
０　ｇよび送信許可出力信号線１１０に接続されている
０発生回路４２は、制御部４０からのＩＩＩ　ｇＢによ
りバッファ９０に送信許可を出力する信号発生回路であ
る。

選択回路４δ−ｉ　（ｉ＝１〜５）はそれぞれ、パケッ
ト３１０を制御部４０に送る１７本で構成された信号線
１００−ｋ　（Ｋ＝１〜５）に接続されている。選択回
路４８は、制御部４０かも送られて（る３ビツトの制御
信号を展開して、これより指定された信号線１００のゲ
ートを開くにの操作でデータパケット３１０は、そのパ
ケットヘッダ部３２０の受信アドレスにより選択された
出力データ信号線２１０に出力される。

次に上述した実施例の動作を説明する。なお、同動作例
では理解を容易にするために、スイッチング・ネ゛ット
ワークＩは１つのフレームスイッチ３により構成される
ものとし、入力端子８０および出力端子８２（第２図）
に予備プロセッサエレメント２−・ｌが接続されている
。また、常用系のプロセッサエレメント２−２〜２−１
７は、入力端子６０−１〜６６−４ｉ３よび出力端子７
０−１〜７６−４にそれぞれ接続されている。なお、こ
こではこのようなスイッチ構成のため、転送されるパケ
ット３１０のヘッダ部３２０を３ワードとしたが１本実
施例は勿論このように限定されるものではない。

入力端子１００（第４図）からパケット３１０が入って
くると、このパケット３１０はＦＩＦＯバッファ９０に
送られる。バッファ９０は、パケット３１０を受信する
と、これの初めの３ワードつまりパケットヘッダ部３２
０を出力１００を介し制御部４０に送る。制御部４０は
、ヘッダ３２０のコマンド部３２２を参照し、ｌ対１転
送またはグループ転送のいずれの転送モードであるかを
判断する。

転送モードが１対１転送の場合、制御部４０は、アドレ
ス部３２９のうち、立ち上げ時に初期設定で指定された
着目ビット位置の２ビツトのパターンに対応する選択回
路４８に、人力パケット３１０が発生した端子を示すの
選択信号２３０を送る。この信号２３０は同時に送信許
可信号発生回路４２を切り替え、この発生回路４２から
バッファ９０へ送信許可イＭ号１１０が送られる。バッ
ファ９０は、送信許可信号１１０を受信するとパケット
３１０の送信を開始する。もしバッファ９０がバッファ
フルになった場合、バッファ９０はたとえば前段スイッ
チ４に送信を止めるよう制御信号１１１１を送る。

入力パケット３１０の送出先ボートが使用中であった場
合、このボートが空きになるまで制御部４０では接続を
指示する信号２３０を選択回路４８と送信許可信号発生
回路４２に送らず、その結果、信号発生回路４２からは
送信許可信号１１０とは逆の信号を送り続ける。許可信
号１１０が入ってくるまで、バッファ９０は蓄積したパ
ケット９０を送信しない。

コマンド指定がグループ転送の場合、制御部４０は、ア
ドレス部３２９に示されたフレームスイッチ３のフレー
ム番号をみて、これと自身のフレーム番号が一致してい
るアドレス部の着目ビットに従って、上記１対１転送の
ときと同様の動作をする。ただし、フレーム番号が一致
するアドレス部が複数ある場合には、その個数だけ上記
と同様の経路接続処理を行なう。

パケット３１０を人力したとき、制御部４０ではパケッ
トヘッダ部３２０のコマンド部３２２をみて、これが初
期設定を示していると判断した場合、以下の動作をする
。制御部４０は、パケット３１０のデータ部３３２のう
ち、たとえば第１ワードの上位４ビツト（たとえば第０
ビツト〜第４ビツト）に着目して、これをフレーム番号
と見なして内部の記憶装置に保持する。次に制御部４０
は、第４ビツトおよび第５ビツトに着目してこれをアド
レス部着目位置ビットとし、内部の記憶装置に保持する
。

さらに制御部４０は、第６ビツトに着目してアドレスタ
イプｌまたは２（第４図）のアドレス形態のいずれを選
択するか識別し、これを内部の記憶装置に保持する。制
御部４０は、第１ワードの取り込みを終了すると、パケ
ットへラグ３２０および第２ワード以降のデータをたと
えば後段のスイッチに送り出す。

基本スイッチ４の入出力ボートのうちいずれかが使用不
能になるか、もしくは常用系プロセッサエレメント２−
２〜２−１７の中の１つが故障した場合、以下の動作を
する。なお、この動作例では使用不能になった入力端子
に接続されているプロセッサエレメント２、もしくは故
障したプロセッサエレメント２のプログラムなどの情報
は、故障発生時に切り替わった予備プロセッサエレメン
ト２−１に転送されているものとする。さらに各プロセ
ッサエレメント２のプログラムを簡単にするために、予
備のプロセッサエレメント２−１は、あたかも故障した
常用系プロセッサエレメント２と論理的には同様の位置
にいるものとし動作する。したがって、データパケット
３１０の転送先アドレスは、故障の前と後でその付は方
が変わることはない。

第１図に示す制御部４０は、基本スイッチ４内の人力動
作のうちいずれかが動作不能になったことを検出するか
、前段基本スイッチ４もしくは入力端プロセッサエレメ
ント２から信号線１２０のうちのいずれかを通じて故障
発生信号１２０を受は取ると、その内部で人力ボート故
障フラグＡＩＦを発生する。制御部４０はまた、基本ス
ィッチ４内部で入力動作不能な状態を検出した場合、動
作不能の入力端子に接続されている前段の基本スイッチ
４に故障発生信号１２０を送出する。

制御部４０は、基本スイッチ４内の出力動作のうちいず
れかが動作不能になったことを検出するか、後段基本ス
イッチ４もしくは出力側プロセッサエレメント２から信
号線２２０のうちのいずれかを通じて故障発生信号２２
０を受は取ると、その内部で人力ボート故障フラグＡＯ
Ｆを発生する。制御部４０はまた、基本スィッチ４内部
で出力動作不能な状態を検出した場合、動作不能の出力
端子に接続されている後段の基本スイッチ４に故障発生
信号２２０を送出する。

制御部４０は、故障フラグＡＩＦまたはＡＯＦのいずれ
も発生していない場合、故障時用入力端子からパケット
３１０を入力すると、このパケット３１０を無条件に故
障時用出力端子に出力する。制御部４０はまた、フラグ
ＡＩＦを発生している場合、入力パケット・ヘッダ・ア
ドレス部３２９の注目ビットに従って送出処理を行なう
、制御部４０はさらに、フラグＡＯＦを発生している場
合、使用不能出力ボートへの転送要求を受けると無条件
に故障時用出力端子へ出力する。

入出力端子６０−２．７０−２　（第２図）に接続され
たプロセッサエレメント２−６が、故障発生により使用
不能となり、これと切替わった予備のプロセッサエレメ
ントである予備プロセッサエレメント２−１から他のプ
ロセッサエレメント２、たとえば出力端子７０−３に接
続されているプロセッサエレメント２−１Ｏへデータ転
送する場合の動作を説明する。

基本スイッチ４−ＩＡは、予備プロセッサエレメント２
−１から故障時用信号！１５０−１を介してパケット３
１０を受信すると、フラグＡＩＦ　、　ＡＯＦのいずれ
も発生していないので無条件にこのパケット３１０を故
障時用出力端子に送出する。これにより、このパケット
３１０は故障時用信号線５０−２を介して基本スイッチ
４−２Ａの故障時用信号線に入力される。

スイッチ４−２Ａは、プロセッサエレメント２−５が故
障しているためフラグＡＩＦが発生している。したがっ
て、スイッチ４−２Ａは、故障時用信号Ｎ５５０−２よ
り受信したパケット３１０を、パケット・ヘッダ・アド
レス部３２９の着目ビットに従って信号線５２−２３に
送る。スイッチ４−３Ｂは、信号線５２−２３を介して
受信したパケット３１０をその着目ビットに従って、出
力端子７０−３に接続されているプロセッサエレメント
２−ＩＯに転送する。

端子６０−３に接続されているプロセッサエレメント２
−ＩＯから、予備プロセッサエレメント２−１に切替わ
った故障中のプロセッサエレメント２−６をアドレス指
定したときの動作を説明する。

基本スイッチ４−３Ａは、プロセッサエレメント２−１
Ｏからパケット３１０を受信すると、それのアドレス指
定どおりにこれを信号線５２−３２に出力する。基本ス
イッチ４−２Ｂは、信号線５２−３２を介してパケット
３１０を受信すると、このパケット３１０のアドレス部
３２９が使用不能端子７０−２を指定していることを識
別する。しかも、このとき基本スイッチ４−２Ｂは、フ
ラグＡＯＦが発生しているので、このパケット３１０を
故障時用信号線５０−８に出力する。

基本スイッチ４−ＩＢは、フラグＡＩＦおよびＡＯＦの
いずれも発生していないため、故障時用信号線５０−８
より人力したパケット３１０を無条件に故障時用信号！
ｊ！５０−９を介し出力端子８２に出力する。これによ
り、予備プロセッサエレメント２−１にデータパケット
３１Ｏが送られる。

入力側基本スイッチ４の出力端子か、出力側基本スイッ
チ４の入力端子の何れかが使用不能になった場合の動作
を説明する。故障発生により使用不能となった信号線が
、たとえば信号線５２−３２であるとして、端子６０−
３．７０−３に接続されているプロセッサエレメント２
−ＩＯから端子６０−２．７０−２に接続されているプ
ロセッサエレメント２−６にデータ転送する場合を考え
る。

このとき、基本スイッチ４−３ＡではフラグＡＯＦが発
生しているため、端子６０−３より入力したパケット３
１′０のヘッダアドレス部３２９の着目ビットが、信号
線５２−３２につながる出力ボートを指定している場合
、スイッチ４−３Ａはこのパケット３１０を故障時用出
力５０−４より出力する。基本スイッチ４−４Ａ、４−
４８！３よび４−３Ｂでは、フラグＡＩＦもＡＯＦも発
生していないので、故障時用入力端子から入ってきたパ
ケットは、無条件に故障時用出力端子に送出される。

基本スイッチ４−２ＢではフラグＡＩＦが発生している
ので、故障時用入力端子から入ってくるパケット３１Ｏ
は、アドレス部３２９の着目ビットに従って出力端子７
ト２に出力される。これによりパケット３１０はこの端
子７０−２を介して目的のプロセッサエレメント２−６
に送られる。

このように本実施例では、基本スイッチ４の内部に障害
発生時の接続処理動作を行なう機能を持たせ、これによ
って回路規模を大きくせずに障害処理を行なえる多段ス
イッチング・ネットワークｌを構成することを可能にし
た。このため、それぞれの基本スイッチ４の動作で障害
制御が可能となり、しかも１種類の基本スイッチ４で大
規模で信頼性の高い、トラヒック特性の優れたスイッチ
ング・ネットワークの構築を実現できる。また本実施例
によるスイッチング・ネットワーク１は、その構成上、
ＶＬＳ　Ｉ化に適し、経済性の向上が達成できる利点が
ある。

なお本実施例では、基本スイッチ４を入力端子および出
力端子がともに４つの４×４スイツチとしたが、基本ス
イッチは勿論このように限定されるものではなく、端子
数がこれ以上のものも、またこれ以下のものも本発明の
範時に含まれる。

（発明の効果） 本発明はこのように、大規模な多段スイッチング・ネッ
トワークを、単一種類の、故障発生時用の端子を持つ、
基本スイッチを構成要素として構成することを可能にし
たので、スイッチング・ネットワークの一部の故障、も
しくは一部の情報処理手段の故障の発生によってデータ
転送が不能になることはなく、転送経路が閉塞になる確
率も低くなる。このため、高信頼度で大規模なスイッチ
ング・ネットワークが実現できる。またこれによって、
並列度の高い並列処理システムの内部接続ネットワーク
を実現することが可能になる。

【図面の簡単な説明】

第１図は本発明による基本スイッチの一実施例を示す機
能ブロック図、 第２図は本発明によるフレームスイッチの一実施例を示
すスイッチ構成図、 第３図は、第２図のスイッチで転送されるパケットのフ
ォーマット例を示したフォーマット図、 第４図は、第３図に示されたパケットのアドレスタイプ
の一例を示したアドレス形式図、第５図は本発明による
情報処理システムを並列処理システムに適用したシステ
ム構成図である。 主　。　の、′″′の舌ロ スイッチング・ネットワーク ブ、ロセッサエレメント フレームスイッチ 基本スイッチ υ制御部 送信許可信号発生回路 人力ポート故障フラグ回路 出力ポート故障フラグ回路 選択回路 ＦＩＦＯバッファ 情報処理システム データパケット ３２０　、　、パケットヘッダ部 ゜パケットデータ部 特許出願人　沖電気工業株式会社 代　理　人　番数　孝雄 丸山　隆夫 フし一ムスイ２すり文１色イ列 第２図 才←稟）ｔＪ月（２あ１γるチー１バグ７）のフレーム
￥ｔ＋減第３図 第 因

Claims (1)

1. 【特許請求の範囲】 １、複数の入力端子と複数の出力端子を有し、受信側の
   宛先を含むヘッダが付加された情報を該入力端子より入
   力し、該宛先に従って該入力した情報を前記出力端子に
   出力する基本スイッチにおいて、該スイッチは。 障害用入力端子と、 障害用出力端子と、 前記入力端子および前記障害用入力端子に受けた前記情
   報を、該情報に付加されたヘッダに従って前記出力端子
   および前記障害用出力端子のすくなくともいずれかへ送
   る制御手段とを有し、該制御手段は、前記情報の入力側
   および出力側の障害を検出する障害検出機能を有し、前
   記出力側の障害を検出したときには受信した前記情報を
   前記障害用出力端子に出力し、前記入力側の障害を検出
   したときには前記情報に付加されたヘッダに示された前
   記出力端子に該情報を出力し、前記入力側および出力側
   の障害を検出していない場合には障害用入力端子より受
   信した前記情報を前記障害用出力端子に出力することを
   特徴とする基本スイッチ。 ２、スイッチを複数個組み合わせることにより構成され
   るフレームスイッチにおいて、該フレームスイッチは、 請求項１に記載の基本スイッチを複数個組み合わせるこ
   とにより障害用入出力端子を有するフレームスイッチが
   構成され、 該フレームスイッチ内で伝送障害が発生した場合には、
   前記基本スイッチにより迂回経路が確保されることを特
   徴とするフレームスイッチ。 ３、複数の情報処理手段がスイッチング・ネットワーク
   を介し相互に情報交換可能な情報処理システムにおいて
   、 該システムは、前記情報処理手段のいずれかが障害にな
   ると、該障害になった情報処理手段と切替わる予備情報
   処理手段を有し、 前記情報処理手段の情報伝送を行なうスイッチング・ネ
   ットワークは請求項２に記載のフレームスイッチにより
   構成されることにより障害用入出力端子を有し、 前記予備情報処理手段が前記スイッチング・ネットワー
   クの前記障害用入出力端子に接続されることにより、該
   システムに障害が発生した場合でも正常に動作が維持さ
   れることを特徴とする情報処理システム。