JPH02190782A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積口ｍｌこ係り、特に安価に効率的な
バーンインを行なえる様に配慮された半導体集積回路（
以下単にＩＣと略す）に関する。

〔従来の技術〕

比較的安価なバーンインとしては、ＩＣの各端子に電源
電圧あるいは接地電圧を印加して行なうスタティック・
バーンインと、特殊端子ｌこはクロック信号を印加して
行なうクロック・バーインとが有るが、従来のＩＣに対
して、この棟のバーンインを行なう１こは同一外形の製
品でも機能が異なる場合、使用するプリント基板の配線
が変わる為、基本的に製品の種類数に対応するプリント
基板の種類を作製する必要があった。

〔発明が解法しようとする課題〕

前述した従来のＩＣに対し行なわれるバーンインでは、
特に多品種少量生産を行なう場合に多種類のバーンイン
用プリント基板を必要とする為、保有するプリント基板
の枚数が生産量の割りに多量となる事により、プリント
板の使用効率が悪く、バーンインのコストが高くなると
いう欠点がある。

本発明の目的は、前記欠点が解決され、使用するプリン
ト基板の枚数が少なくて済み、多徨少量生産にも適した
半導体集積回路を提供することに、ある。

〔課題を解決するための手段〕

本発明の構成は、特定信号端子に通常使用電圧範囲内の
信号が印加される場合は、その信号を内部に伝え、前記
通常使用電圧を超えた電圧が印加された場合ｌこは、前
記特定信号端子の内部への配線を遮断し、前記通常使用
電圧範囲内であるか否かの信号を発生させる回路を備え
た半導体集積回路ｌこおいて、前記特定信号端子に通常
使用電圧範囲を超えた電圧が印加された場合にのみ、入
力バッファの入力端又は出力バッファの出力端をＸ源又
はグランド配線に接続する回路が付加されていることを
特徴とする。

〔実施例〕

次ｌこ本発明について図ｉｒＪを参照して説明する。

第１図は本発明の一実施例の半導体集積回路のＥ／Ｄ型
ＮチャネルＩＣＪこ使用した例の回路図である。第１図
において、本実施例は、電源端子１゜ＧＮＤ趨子２１％
定入力端子３１通常入力端子４゜通常出力端子５．３値
入力回路６．各信号端子に付加されるトランジスタ７と
抵抗８とがある。

ＩＣ内部３値入力回路６は、特定入力端子３を有し、出
力として入力バッファ２０への出力線と、バーンインモ
ード信号ライン２２への出力線とがある。ＩＣの外部へ
は、電源端子１．ｔ￥ｊ定入定入力端子３當 おり、通常入力端子４１通通常入力端子は、ＩＣ内部の
各々入力バッファ２０，出力バッフｙ２１−こ接続され
ている。

この様に構成されたＩＣは、スタティック・バーンイン
する場合、電源端子１．ＧＮＤ端子２。

特定入力端子３だけに所望の電位を与えるだけで、他の
端子の電位が決定され、有効なバーンインを安定して行
なの事が出来る。この場合、バーンイン用プリント基板
は、電源、ＧＮＤ％特定入力端子１．２．３だけを配線
するだけで十分である。

３値入力回路は、通常ＩＣを動作させる場合に印加され
る信号の電圧範囲内ではその信号を入力バッファ２０に
伝え、その電圧範囲を超えた電位が印加された場合には
入力バッファ２０への経路かカットし、一定の電位を出
力するものであれば良く、本実施例の場合例えは第２図
に示す様な回路で良い。第２図Ｉｃおいて、トランジス
タ１１は、通常のトランジスタより高いしきい値を有す
るトランジスタである。

トランジスタ９の一方の電極はＶｃｃｔ源へ、他方の電
極とゲートとが共通接続されて、トランジスタ１１の一
方の電極とトランジスタ１０のゲートとインバータ１２
０入力とに接続され、トランジスタｌＯの一方の電極は
、トランジスタ１１のゲートとともＥこ特定入力端子３
に接続され、トランジスタ１０の他方の電極は入力バッ
ファ２０に接続される。インバータ１２の出力は、パー
／インモード信号ライン２２に接続されている。

本実施例に依るＩＣは半導体チップ内に３値入力回路等
を若干付加、する事に依り、電源端子１。

ＧＮＤ端子２．その他特定の端子３の電位を決定するだ
けで、有効なバーンインが出来る。

第３図は本発明の他の実施例の半導体集積回路の回路図
である。第３図において、本実施例は電源端子１，ＧＮ
Ｄｍ子２．特定入力端子３１通通常出力端子４１常出力
端子５．３値入力回路６。

トランジスタ７、抵抗８とさらに特殊入力端子１３と発
振回路１４とがある。また、入力バッファ２０．出力パ
ツフア２１は各々一対のトランジスタで構成される。こ
の様に構成されたＩＣは、電源端子１．ＧＮＤ端子２．
％定入力端子３だけに所望の電位が印加されるだけで、
通常入力端子４、通常出力端子５の電位が決まり、かつ
特定入力端子３にはチップ内部に付加された発振回路１
４から、クロック信号が印加されるので、ＩＣを動作さ
せながらバーンインを行なういわゆるクロックバーンイ
ンを行なう事が出来る。

ここで、発振回路１４としては、リングオシレータ等の
電源を印加するだけで発振するものであればよい。

前記一実施例は、３値入力回路の出力電位に依リ、ＯＮ
　、ＯＦＦするトランジスタを介し、電源又は接地電位
に接続される回路が付加される。

前記他の実施例は３値入力回路の出力電位に依りＯＮ　
、ＯＦＦするトランジスタを介して発振回路が接続され
る様に、構成されている。

〔発明の効果〕

以上説明した様に、本発明は、従来のＩＣに若干の回路
を付加するだけで、バーンイン用プリント基板の配線は
電源、ＧＮＤ、特定端子の３本を行なうだけで完全なス
タティックバーンイン又はクロックバーンインが可能と
なる効果があり、各パッケージ種類毎にＩＣの電源、Ｇ
ＮＤのピン番号が同じであれば、特定端子のピン配置を
固定するだけでプリント基板を共用する事が可能となり
、プリント基板の利用効率が上がり、バーンインコスト
の低減が可能となる効果がある。

回路の一例を示す回路図、第３図は本発明の他の実施例
の半導体集積回路を示す回路図である。

ｌ・・・・・・電源端子、２・・・・・・ＧＮＤ端子、
３・・・・・・特定入力端子、４・・・・・・通常入力
端子、５・・・・・・通常出力端子、６・・・・・・３
値入力回路、７，９．１０・川・・トランジスタ、８・
・・・・・抵抗、１１・・・・・・しきい値の高いトラ
ンジスタ、１２・・・・・・インバータ、１３・・・・
・・特殊入力端子、１４・・・・・・発振回路、２０・
・・・・・入力バッファ、２１・・・・・・出力ハッフ
ァ。

代理人　弁理士　　　内　原　　　晋

【図面の簡単な説明】

Claims (1)

【特許請求の範囲】
1. 特定信号端子に通常使用電圧範囲の信号が印加される場
   合には、その信号を内部に伝え、前記通常使用電圧範囲
   を超えた電圧が印加された場合には、前記特定信号端子
   の前記内部への配線を遮断し、前記通常使用電圧範囲内
   であるか否かの信号を発生させる回路を備えた半導体集
   積回路において、前記特定信号端子に通常使用電圧範囲
   を超えた電圧が印加された場合にのみ、入力バッファの
   入力端又は出力バッファの出力端を電源又はグランド配
   線に接続する回路が付加されている事を特徴とする半導
   体集積回路。