JPH02190904A - 推論制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概　　要〕 推論制御条件を動的に変更することが可能な推論制御方
法に関し、 短い時間で様々な制御条件の変更を動的に行うことが可
能な推論制御方法を提供することを目的とし、 推論システムにおいて、知識を格納する知識ベース手段
と、前記知識ベース手段から読み出されるルールと制御
情報を一次的に格納するもので、特に制御情報を登録す
る領域を外部から参照、更新が可能な短期記憶手段と、
前記短期記憶手段に格納されるルールを参照し、制御に
関する情報が必要な場合に最新の制御情報を参照しなが
ら、データを更新するインタプリタ手段と、前記インタ
プリタ手段によって更新されるデータを格納するデータ
格納手段と、実行されるルール、データまたは、外部か
らの変更要求により前記短期記憶手段に格納された制御
情報を動的に随時更新する制御情報変更手段と、前記知
識ベース手段から終了条件、ルール選択条件、タスク選
択条件等を前記短期記憶手段に登録する制御及び外部か
らの人力を制御するインタフェース制御手段とを有し、
制御条件を動的に変更することを可能とするように構成
する。

〔産業上の利用分野〕

本発明は、データから出発して前向きにプロダクション
ルール（規則）を適用させて結論を導く推論システムに
係り、更に詳しくは推論制御条件を動的に変更すること
が可能な推論制御方法に関する。

プロダクションシステムでは知識を［条件部ならば　実
行部（または結論部）」というルールの集合として表現
する。システムの実行は、作業用メモリであるデータ格
納領域の状態とルールの条件部を照合し、照合のとれた
ルールの実行部を起動することの繰り返しである。作業
用メモリの状態とルールの条件部と照合できた適用可能
なルールは複数であることがあるが、その中から１つを
選びだすことを競合の解消という。競合の解消のための
ルールには、以下のようなものがある。

■人命救助のためのルールは、担当部局への通報に関す
るルールより優先する。

■最初に条件部が成立したルールを優先する。

■条件が一番多いルールを優先する。

このような競合解消のルールの他にも、推論の終了、実
行待ちの作業を選択する順序など、ルールを適用するた
めのルールがある。ここでは、これらを制御情報と呼ぶ
。

システムの試作段階においては、知識を実行し、確認す
るという検証のための試行錯誤を繰り返す。

この時、どのような時に適用すると良いかがわからない
知識、いかなる通用順序が最適かわからない知識等に対
しては、様々な制御による試行により、その動作を確か
めたいという要求がある。又、ある形式（工程、対象物
等）に従って知識を分割して格納し、それぞれに合った
制御機構を仮定しても、特定の場合だけそれと異なる制
御が必要な場合がある。

また、大規模なシステムの動作テストでは、部のテスト
をするために不必要な処理を抑制するために制御を変更
したほうがテスト時間の短縮になる場合がある。

〔従来の技術〕

従来の推論システムでは、知識が記述したファイル等を
実行形式にして登録するのが一般的であった。このとき
、特定の場合について制御を変更したいのであれば、そ
の知識の扱いを考慮した特別な方法を定義しなくはなら
ない。すなわち、制御情報の変更は静的であり、実行中
には変更できない方法で行っていた。

〔発明が解決しようとする課題〕

従来の推論システムでは制御方法が静的であるために、
制御方法の詳細にわたる検討を行う必要があるので現在
の制御情報から新規の制御情報を求めないでｍ羅的に制
御情報を試行錯誤的に繰り返して出力していた。このた
め、実行時間が大きいという問題点が生じてた。本発明
は短い時間で様々な制御条件の変更を動的に行うことが
可能な推論制御方法を提供することを目的とする。

〔課題を解決するための手段〕

第１図は本発明の構成図ある。

推論システムにおいて、知識ベース手段ｌは、知識を格
納し、短期記憶手段２は、知識ベース手段１から読み出
されるルールと制御情報を一次的に格納し、特に制御情
報を登録する領域を外部から参照、更新を可能とするも
の、インタプリタ手段３は、短期記憶手段２に格納され
るルールを参照し、制御に関する情報が必要な場合に最
新の制御情報を参照しながら、データを更新し、データ
格納手段４は、インタプリタ手段３によって更新される
データを格納し、制御情報変更手段５は、実行されるル
ール、データまたは、外部からの変更要求により前記短
期記憶手段２に格納された制御情報を動的に随時更新し
、インタフェース制御手段６は、知識ベース手段ｌから
終了条件、ルール選択条件、タスク選択条件等を前記短
期記憶手段２に登録する制御と、外部からの入力を制御
するものであり、本発明では、制御条件を動的に変更す
る。

〔作　　　用〕

本発明では制御方法を登録する領域を外部から参照、更
新が非常に容易にできる大域的なＲＡＭメモリを短期記
憶手段２として用意し、この制御情報を実行系の外部及
び実行中のルール、データから変更できるようにし、推
論を実行するインタプリタは、ルールの選択あるは実行
等を行うタイミングで、この大域的なＲＡＭメモリから
制御情報を参照する。そのため、このＲＡＭメモリへの
アクセスは制御情報変更のためのキーワードと同様なも
のを使用することで制御情報の読み出しのアクセス時間
が小さくなる。なお、ここで、外部から容易にアクセス
が可能なＲＡＭメモリの空間は各制御情報毎に分割され
ているのでルール、データ、および外部からの制御条件
の変更は随時可能となる。

〔実　　施　　例〕

第２図は本発明の機能ブロック図である。同図において
、１は知識ベース、２Ａは大域メモリの制御情報を格納
した領域であり、ルール以外の制御情報が格納されてい
る。６はインタプリタにおける制御フローチャートであ
る。１の知識ベースにはルールとその制御情報が格納さ
れているが、本発明ではインタフェース部を介して制御
情報の終了条件、ルール選択条件、タスク選択条件を、
外部から参照と更新が可能な大域メモリ上に用意し、こ
の制御情報に対するアクセスを容易にし、実行系の外お
よび実行中のルール、データからその制御情報を動的に
変更できるようにする。２Ｂは２人と同じく制御条件で
ある。インタプリタによるルールの実行に伴いデータが
更新されるが、本発明では、制御情報変更手段５によっ
て更新データ、ルール等の作業領域と外部からの制御情
報の変更は知識ベースの再登録なしに行うことが可能に
なる。すなわち、インタプリタが参照する制御情報は随
時更新される。このように、制御情報を常にアクセスが
高速な大域的なＲＡＭメモリ領域に格納することにより
、知識ベースの再登録を行う時間が無く、そのため、試
行錯誤が必要な動作テストの際に、実行時間を大幅に短
縮することができる。

次に本発明の処理の流れを説明する。第３図は制御条件
とルールを説明する実施例図である。終了条件には１．
２．３の３個あり、終了条件の１番目は「アジエンダが
空であるならば、終了」するというものである。終了条
件２はｒｓｉｚｅが８以下であるならば終了」し、終了
条件３は「無条件に終了」するというものである。また
ルール選択・通用条件は２個あり、１は「すべでのルー
ルを通用する」もので、２は「始めのルールだけ適用す
る」というものである。ルールは４つあるものとし、１
−（ａ）、１−（ｂ）、２−（ａ）、２−（ｂ）とする
。

１−（ａ）は、論理図に関するもので、工３に示される
ように、左側のようなアンドとノアの回路があれば、右
側のアンド−オアーインバータと呼ぶゲートにするとい
うルールである。このとき、５ｉｚｅ５は５ｉｚｅ３に
なる。１４に示した１−■）も左側のようなアンドとノ
アの回路があれば、右側のアンド−オアーインバータと
呼ぶゲートにするというルールである。このとき、５ｉ
ｚｅ５は５ｉｚｅ３になる。

また、条件２−（ａ）は、左側のようなアンドを２つ接
続したものがあれば、右側のようにナンドとインバータ
の回路に変更するもので、これを適用すると５ｉｚｅ６
は５ｉｚｅ４になるというルールである。

第４図は本発明におけるインタプリタの処理の流れを示
す機能ブロック図である。スタートすると３１７におい
て終了条件が成立するかどうかを見て、もし成立してい
るならば終わりとなるが、そうでないとき、５１８でア
ジェンダから対象とする論理回路であるコンポーネント
を取り出す。

そして条件を満たすルールが存在するかを３１９でみる
。すなわち、第３図の１−（ａ）、　　１−（ｂ）、１
−（Ｃ）、１−（ｄ）の左側の論理図がコンポーネント
の部分回路であるかどうかの条件を調べる。もし、あれ
ば３２０において、その部分をルールの右側に置き換え
るというルールの実行を行う。その後、Ｓ２０に移って
同様な繰り返しを行う。このような処理が、本発明では
知識ベースをアクセスしないで大域メモリ、すなわちア
クセスが容易なＲＡＭメモリで行われる。

第５図は本発明の大域メモリ、すなわちアクセスが容易
なＲＡＭ上でのデータ構造の実施例図である。本発明で
は制御情報はすべてこのＲＡＭに格納される。すなわち
、その時点で検証される制御情報はオブジェクト指向言
語のスロット等に格納される。このとき必要なスロット
の定義はシステムが初期化の機構を持つとする。第５図
の２１は第３図に示される終了条件及びルール選択適用
条件のＲＡＭ上でのデータ構造を示すもので、終了条件
とその条件ＩＤがそれぞれペアになって格納され、ルー
ル条件、適用条件とその条件ＩＤがペアになって格納さ
れる。すなわち終了条件に関しては１，２．３の終了条
件があり、これが条件ＩＤとなって、終了条件には「ア
ジェンダが空」、ｒｓｉｚｅが８以下」及び「無条件」
というものがそれぞれ対応するところに格納される。ま
た、ルール選択条件ｌという条件ＩＤと「すべてのルー
ルを適用するという内容Ｊが右と左に分かれてペアにな
って格納され、同様に、ルール選択条件２という条件Ｉ
Ｄと「始めのルールだけ適用するＪという内容がペアに
なって格納される。２２は制御情報とルールのデータ構
造の実施例図である。第３図の１３．１４，１５．１６
の各ルールはルール１０とその処理内容とがペアとなっ
て格納される。制御情報に対しても同様で条件ＩＤと処
理内容がペアになって格納される。このようにＲＡＭ上
に格納された条件とルールのもとでプロダクションルー
ルに従う推論の処理を説明する。

第６図は本発明の条件とルールの実施例図で、第７図は
本発明の処理結果の実施例図である。

第６図（ａ）はアジエンダにある論理図のコンポーネン
トを示すものである。ゲートはアンドゲートが３つ、ノ
アゲートが１つとなっている。大きさは５ｉｚｅｌｌで
ある。このコンポーネントにルールを通用していく、第
６図Φ）は終了条件が１でルール選択条件が２の場合の
制御情報の初期値である。

ここで終了条件ｌはアジエンダが空という条件、ルール
選択条件２は始めのルールだけ適用するというルールで
ある。第６図（Ｃ）はアジェンダの初期値であって、ア
ジェンダはコンポーネント（ａ）であるから、第６図（
ａ）のコンポーネントが格納される。

まず処理の流れにおいて終了条件を格納したスロットの
ＩＤを用いて終了条件「アジェンダが空である」かを調
べる。今コンポーネント（ａ）は空でないから次へ進む
、そこでアジエンダからコンポーネント（ａ）を取り出
し、これによりアジェンダは空になる。次にルール選択
条件は始めのルールだけ適用するということであるから
第６図（ａ）の図のうち、第６図（ハ）に示される実線
のブロックにまずルール１−（ａ）が実行される。すな
わちブロックの図はルール１−（ａ）、すなわち第３図
の１３に示される１−（ａ）とマツチするのでこれを実
行する。すると、第６図（ｄ）の右側のようにアンド−
オアーインバータを用いた構成にする。そして５ｉｚｅ
ｌｌは５ｉｚｅ９になる。そして、アジエンダが空であ
るので終了することになる。

次にもし終了条件が１、ルール選択適用条件が１の場合
には制御情報の初期値は第６図（ｅ）に示すようになり
、終了条件は前と同様アジェンダが空であるときに終了
となるもので、ルール選択条件は、前と異なって、すべ
てのルールを適用するというものである。そのため、ま
ずアジエンダの初期値は第６図（ｆ）に示すうようにコ
ンポーネント（ａ）となる。

終了条件を格納したスロットのＩＤを用いて終了条件で
あるアジエンダが空であるかどうかを調べるが、今空で
ないからアジェンダからコンポーネント（ａ）を取り出
しこれによりアジエンダは空となる。次にルール選択条
件はすべてのルールを適用するということである。すべ
てのルールを適用するための処理はコンポーネントに適
用できるルールを１度ずつ適用し、その結果をアジエン
ダに加え、適用できるルールがなくなったものをルール
の実行結果とする方法となる。

コンポーネント（ａ）に対してはまず、前と同様にルー
ル１−（ａ）がマツチすることになる。これが第７図（
７）　（ａ）　テあり、５ｉｚｅｌｌは５ｉｚｅ９にな
る。前はここで終わっていたが、今度は同じコンポーネ
ント（ａ）に対し他のルールとマツチするものを探し出
すと、第７図（ｂ）に示されるように、実線のブロック
がルール１−（ｂ）とマツチするのでこれを実行すると
右の部分になる。この結果をコンポーネント（Ｃ）とし
てアジェンダに加える。さらにコンボーネン）　（ａ）
に対してみるとルール２−［有］）もマツチする部分が
あるので、これが第７図（Ｃ）であって、これを適用す
ると、第７図（Ｃ）の右図になり、５ｉｚｅｌｌは５ｉ
ｚｅ９となる。

以上の結果により、アジエンダはコンポーネント（ｂ）
、コンポーネント（Ｃ）、コンポーネント（ｄ）となる
。この実行結果のアジェンダの内容は第６図（ｇ）に示
すようになる。そして終了条件を格納したスロットのＩ
Ｄを用いて終了条件のアジェンダが空であるかを調べる
が、コンポーネント（ト））、コンポーネント（Ｃ）、
コンポーネント（ｄ）があるから、アジエンダが空では
ない。そこでアジエンダから１番最初のコンポーネント
（ロ）を取り出す。この時ユーザが終了条件２に変更し
たとすると、第６図０１）に示すように、終了条件は５
ｉｚｅが８以下である場合に終了とするというものに従
う。まず、終了条件はまだ満たされていないのでルール
選択条件、すなわち、すべてのルールを適用することに
なる。

コンポーネン）（ｂ）は第７図の（ａ）の右側であるか
ら、これにマツチするルールはルール２−（ｂ）である
。

結果は第７図の（ｄ）に示されるようになる。５ｔｚｅ
９は５ｉｚｅ７に変わる。この結果をコンポーネント（
ｅ）としてアジェンダに加える。その他のルールは適用
できないため、これがアジエンダの内容であって、第６
図（ｉ）に示すように、アジェンダはコンポーネント（
Ｃ）、コンポーネント（ｄ）、コンポーネント（ｅ）と
なる。コンポーネント（ｂ）はない。このようにして、
終了条件を格納したスロットのＩＤを用いて終了条件を
みると、５ｉｚｅが８以下すなわち結果は５ｉｚｅ７で
あるから８以下となってコンポーネント（ｅ）がその条
件を満たすのでここで終了となる。

以上の処理はすべて知識ベースを用いないで、大域メモ
リ、すなわちアクセスが容易なＲＡＭ上ですべて行われ
る。しかも推論を実行するインタプリタはルールの選択
等を行うタイミングで、制御情報から必要なものを参照
し、この制御情報はその大域的なメモリに格納されてい
るため、制御情報の変更は非常に容易となる。

〔発明の効果〕 上述のように、本発明では、推論システムの実行におけ
る制御情報の変更を、知識ベースの再登録を伴わずに行
うことが可能になり、知識ベースの再登録を行う時間が
無くなるため、試行錯誤が必要な動作テスト等の際に時
間が大幅に短縮される。これによりシステム構築の効率
が向上する。

【図面の簡単な説明】

第１図は本発明の構成図、 第２図は本発明の機能ブロック図、 第３図は制御情報とルールを説明する実施例図、第４図
は本発明の処理の流れを示す機能ブロック図、 第５図は本発明の大域メモリ、すなわちアクセスが容易
なＲＡＭ上でのデータ構造の実施例図、第６図（ａ）〜
（ｉ）は本発明の条件とルールの実施例図、 第７図は本発明の処理結果の実施例図である。 １・・・知識ベース手段、 ２・・・短期記憶手段、 ３・・・インクプリタ手段、 ４・・・データ格納手段、 ・制御情報変更手段、 インタフェース制御手段。

Claims (1)

1. 【特許請求の範囲】 推論システムにおいて、 知識を格納する知識ベース手段（１）と、 前記知識ベース手段（１）から読み出されるルールと制
   御情報を一次的に格納するもので、特に制御情報を登録
   する領域を外部から参照、更新が可能な短期記憶手段（
   ２）と、 前記短期記憶手段（２）に格納されるルールを参照し、
   制御に関する情報が必要な場合に最新の制御情報を参照
   しながら、データを更新するインタプリタ手段（３）と
   、 前記インタプリタ手段（３）によって更新されるデータ
   を格納するデータ格納手段（４）と、実行されるルール
   、データまたは、外部からの変更要求により前記短期記
   憶手段（２）に格納された制御情報を動的に随時更新す
   る制御情報変更手段（５）と、 前記知識ベース手段（１）から終了条件、ルール選択条
   件、タスク選択条件等を前記短期記憶手段（２）に登録
   する制御及び外部からの入力を制御するインタフェース
   制御手段（６）とを有し、制御条件を動的に変更するこ
   とを可能とすることを特徴とする推論制御方法。