JPH02192966A

JPH02192966A - 画像形成装置

Info

Publication number: JPH02192966A
Application number: JP1011850A
Authority: JP
Inventors: Kazuhisa Kenmochi; 和久剱持
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1989-01-23
Filing date: 1989-01-23
Publication date: 1990-07-30

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［産業上の利用分野］本発明は画像形成装置、詳しくは多値画像データを入力
して中間調可視画像を形成する画像形成装置に関するも
のである。

［従来の技術］高速かつ低騒音プリンタとして近年注目されているもの
に、電子写真方式を採用したレーザビームプリンタがあ
り、主に文字や線画及び図形等の２値記録に使用されて
いる。このような文字、図形等の２値記録は中間調処理
を必要としないので、プリンタの構造や画像処理用の回
路も簡単にできる。ところで、このような２値プリンタ
を用いても中間調を再現する方式があり、かかる方式と
してはデイザ法、濃度パターン法等が良く知られている
。しかし周知の如く、デイザ法、濃度パターン法を採用
したプリンタでは高解像度が得られないという問題があ
る。そこで、近年、画像信号をパルス幅変調（ＰＷＭ）
Ｌ／てレーザを駆動することにより、２値記録方式を採
用しつつも、中間調形成できるプリンタが開発されてき
た。このＰＷＭ方式によれば高解像度で、かつ高階調性
の画像を形成できることになり、この技術は特にカラー
画像形成には欠かせないものとなっている。

［発明が解決しようとする課題］しかし、ＰＷＭ方式のレーザビームプリンタにおいては
新たな種々の問題がある。一つは電子写真技術そのもの
が有する画像形成濃度の不安定さに関連しており、もう
一つはレーザビームをパルス幅変調することによること
に関連している。

以下、その詳細を説明する。

第１１図は電子写真方式のプリンタ機構部の一般的な構
造を示す図である。

このプリンタ機構部は、軸３０６を中心にして矢印方向
に回転駆動される像担持体としての感光ドラム３０１と
、この感光ドラム３０１周囲のドラム回転方向に順次配
設した帯電器３０２、現像器３０３、転写用放電器３０
４、クリーニング器３０５及び感光ドラム３０１の上方
（図面上部）に配設した光学系からなる。

この光学系は半導体レーザ部３０６と、高速且つ定速に
回転するポリゴンミラー３０７と、ｆ−θレンズ３０８
、及び図示しない遮光板等から構成されている。半導体
レーザ部３０６は、不図示の画像読取装置や電子計算器
等によって演算出力される時系列のデジタル画素信号に
対応してＰＷＭ変調されたレーザ駆動信号によって発振
されてレーザビームを出力している。このレーザビーム
はポリゴンミラー３０７に照射される。ポリゴンミラー
３０７は高速且つ定速で回転しているため、その側面に
照射されたレーザビームは、帯電器３０２と現像器３０
３との間を通過するドラム面を、ドラム３０３の母線方
向（図面の垂直方向）、に走査（露光）することになる
。

゛ところで、一般に感光ドラム３０１の感光時は周囲環
境変化及び時間経過によって、その露光感度や残留電位
等の特性が変化する。しかも、現像器３０３の現像材（
トナー等）は、その帯電量等が変化することにより現像
濃度に大きな変動を来たす、これらは電子写真技術その
ものが有する濃度不安定の問題であるが、ＰＷＭ方式レ
ーザビームプリンタによる微小濃度の形成にも影響する
ものである。

更に、例えば第１３図に示すように半導体レーザ３０６
の順方向電流とレーザ出力Ｐとの関係が周囲温度に依存
することが知られており、これらの変動要因を適正制御
することにより、安定化した階調画像を得る方法が各種
提案されている。例えば、特公昭４３−１６１９９号、
特開昭５３−９３０３０号、特開昭５０−１１９６３９
号等の多数の公知例を挙げることができる。これらの詳
細な説明は省略するが、しかし何れの提案によっても、
本発明が解決しようとするハイライト部または高濃度部
における微妙な濃度形成の問題は残存している。

第９図はパルス幅変調（ＰＷＭ）回路の一例を示す回路
ブロック図、第１０図はレーザドライバ回路の回路図、
第１２図はＰＷＭ回路の動作を示すタイミングチャート
である。

第９図において、４０１は８ビツトのデジタル画像信号
をラッチするＴＴＬラッチ回路、４０２はＴＴＬ論理レ
ベルを高速ＥＣＬ論理レベルに変換するレベル変換器、
４０３はＥＣＬ論理レベルをアナログ信号に変換するＤ
／Ａコンパレータである。４０４はＰＷＭ信号を発生す
るＥＣＬコンバータ、４０５はＥＣＬ論理レベルをＴＴ
Ｌ論理レベルに変換するレベル変換器である。４０６は
クロック信号２ｆを発生するクロック発振器、４０７は
クロック信号２ｆに同期して略理想的三角波信号を発生
する三角波発生器、４０８はクロック信号２ｆを１／２
分周して画素クロック信号ｆを作成している１／２分周
器である。これによりクロック信号２ｆは画素クロック
信号ｆの２倍の周期を有していることになる。なお、回
路を高速動作させるために、随所にＥＣＬ論理回路を配
している。

かかる構成からなる回路の動作を第１２図のタイミング
チャートを参照して説明する。信号■はクロック信号２
ｆ、信号■はその２倍周期の画素クロック信号ｆを示し
ており、図示の如く画素信号と関係付けである。また三
角波発生器４０７内部においても、三角波信号のデユー
ティ比を５０％に保つため、クロック信号２ｆを一旦１
／２分周してから三角波信号◎を発生させている。更に
、この三角波信号◎はＥＣＬレベル（０〜−ＩＶ）に変
換されて三角波信号■になる。

一方、画像信号はＯＯＨ（白）〜ＦＦＨ（黒）まで２５
６階調レベルで変化する。尚、記号”Ｈ”は１６進数表
示を示している。そして、画像信号■は幾つかの画像信
号値についてそれらをＤ／Ａ変換したＥＣＬ電圧レベル
を示している。

例えば、第１画素は黒画素レベルのＦＦＨ，第２画素は
中間調レベルの８０Ｈ，第３画素は中間調レベルの４０
Ｈ，第４画素は中間調レベルの２０Ｈの各電圧を示して
いる。コンパレータ４０４は三角波信号＠と画像信号■
を比較することにより、形成すべき画素濃度に応じたパ
ルス幅Ｔ。

ｔａ　、ｔｓ　、ｔ４等のＰＷＭ信号を発生する。そし
てこのＰＷＭ信号はＯ■又は５ＶのＴＴＬレベルに変換
されてＰＷＭ信号■になり、レーザドライバ回路５００
に入力される。

次に第１０図を参照してレーザドライバの構成を説明す
ると、５００は定電流型レーザドライバ回路、５０１は
半導体レーザ素子である。この半導体レーザ素子５０１
はスイッチングトランジスタ５０２がオンしているとき
にレーザ光を発し、またトランジスタ５０２がオフした
ときにレーザ光の出力を停止する。そして、このスイッ
チングトランジスタ５０２は、これと対を成すトランジ
スタ５０４と共に電流スイッチ回路を形成しており、入
力するＰＷＭ信号信号芯じて半導体レーザ素子５０１に
通じるべき電流をオン／オフ（転流）制御する。そして
、レーザ素子５０１を流れる電流は、トランジスタ５０
５により一定に制御されている。しかもこの一定電流値
はトランジスタ５０５のベース電位を変えることにより
可変になる。即ち、入力した８ビツトのレーザパワー値
をＤ／Ａコンバータ５０３でアナログ電圧に変換し、こ
の電圧と基準電圧とを比較した電圧値をトランジスタ５
０５のベースに入力することにより、レーザパワー値に
対応したレーザ駆動電流値を決定している。

しかし、このような制御を行っても半導体レーザ素子５
０１の応答特性による、以下に示すような問題がある。

第１２図において、１画素当りの最大発光時間を’ｌ’
　（ｓｅａ）とすると、理想的にはＰＷＭ信号がＯ−Ｔ
　（ｓｅｃ）の間でパルス幅を変化するときには半導体
レーザ素子５０１のレーザビームもそのパルス幅の区間
だけ発光することが望ましい、しかし、実際には半導体
レーザ素子５０１及びその駆動回路５００を介すること
により、ＰＷＭ信号信号芯間には波形■に示すようなレ
ーザビーム発光／停止の応答遅れが生じ、例えばパルス
幅Ｔ及びｔ２のように、ある程度以上ＰＷＭ信号のパル
ス幅が大きい場合は良いが、パルス幅ｔ３のようにパル
ス幅が小さいときはレーザ素子５０１が完全にオン状態
になれない。さらにパルス幅ｔ４に至っては、半導体レ
ーザ素子５０１が事実上はとんど動作していない。

ビーム効果■はレーザビームの発光状態を２次元的に示
している。第１画素は黒なので、レーザ素子５０１は１
画素の全期間中オンしている。しかし、ＰＷＭ信号のパ
ルス幅が例えばｔｓ”１０ｎｓのように極めて短い時間
となった場合は、そのビームが実際に生じるか否かの問
題はもとより、かろうじてビームが発光しても電子写真
法による像形成上の極めて不安定な領域に入っているた
め安定な濃度形成が望めない。このように、ＰＷＭ法に
よる階調表現では濃度形成できる最小パルス幅には限界
があり、この限界を仮にｔ、＝１０ｎｓとした場合には
、これ以下のパルス幅（ハイライト部）の階調は全て白
となってしまうことになる。

本発明は上記従来例に鑑みてなされたもので、出力画像
のハイライト部の濃度を安定して形成することを可能な
らしめる画像形成装置を提供しようとするものである。

［課題を解決するための手段］上記目的を達成するために本発明の画像形成装置は以下
の様な構成からなる。即ち、複数個の多値画素ブロックを入力する入力手段と１、入
力した前記多値画素ブロック中の個々の画素の濃度値と
所定閾値とを比較する比較手段と、該比較手段の比較結
果によって、前記多値画素ブロック内に前記所定閾値以
下の濃度値の画素の存在を検出したとき、前記多値画素
ブロックの画素値の合計値を算出する算出手段と、前記
合計値を前記多値画素ブロック内に所定順に配置する配
置手段と、前記配置手段により形成された多値画素ブロ
ックに基づいて像を形成する像形成手段とを備える。

［作用］以上の構成において、複数個の多値画素ブロックを入力
し、その入力した多値画素ブロック中の個々の画素の濃
度値と所定閾値とを比較する。この比較結果によって、
多値画素ブロック内に所定閾値以下の濃度値の画素の存
在を検出したとき、その多値画素ブロックの画素値の合
計値を算出し、その合計値を多値画素ブロック内に所定
順に配置する。こうして形成された多値画素ブロックに
基づいて像形成手段により像を形成するように動作して
いる。

［実施例］以下、添付図面に従って本発明に係る実施例を詳細に説
明する。

［概略構成の説明　（第１図）］第１図は本実施例のレーザビームプリンタの概略構成を
示すブロック図である。

図中、２００はあるｍｘｎマトリクス内のドツト（画素
）を集中するドツト集中回路（その詳細は第２図を参照
して後述する）である、また、４００は画像信号をパル
ス幅変調するＰＷＭ回路、５００はレーザドライバ回路
、５０１は半導体レーザ素子である。３００は像形成部
（感光ドラム３０１を有している）であり、ＰＷＭ回路
、レーザドライバ回路、像形成部３００の構造はそれぞ
れ先に説明した第９図、第１０図、第１１図の構造を採
用している。

かかる構成において、例えば通常の２５６階調を有する
８ビツト入力画像信号Ａは、ドツト集中回路２００によ
り、ＰＷＭ法レーザビームプリンタに適した８ビツトの
出力画像信号Ｂに変換される。更にこの画像信号ＢはＰ
ＷＭ回路４００に入力され、レーザドライバ回路５００
、半導体レーザ素子５０１を介して、像形成部３００に
おいて電子写真法による高階調画像を形成する。

［ドツト集中回路の説明（第２図〜第８図）］第８８図
Ａ）はドツト集中回路２００へ入力される画像データ、
例えば外部のホストコンピュータやイメージリーダから
の画像データ（補正後のデータも含む）を示している。

また、第８図（Ｂ）はその入力画像データに基づいてド
ツト集中回路２００により２×２のマトリクス単位で変
換されたデータの変換例を示す図で、ＰＷＭ方式レーザ
ビームプリンタに於けるハイライト部の階調再現性を考
慮した画像データに変換されている。尚、図中の各升内
の数値は画素濃度値を示している。

以下、第８図（Ａ）、（Ｂ）で示されるドツト集中回路
２００の変換に関して詳細な説明を行う、なお説明を簡
単にするため、本実施例におけるレーザビームプリンタ
が安定濃度を形成できるよりなＰＷＭの最小パルス幅を
、例えばｔ、＝１０ｎｓと仮定し、これに対応する濃度
閾値Ｃ，Ｄの値を“３０″とする。ここで３ｏ”は１０
進法における数値とする。

第８図（Ａ）、（Ｂ）では、画素濃度比較を行うための
最小マトリックスとして、それぞれ［Ｇ　Ｉｒ・Ｇ１□
・Ｇ２１・Ｇ２２］　、　　［ＧＩ３・ＧＩ４・Ｇ２３
・Ｇ２４］　、［Ｇ＋ｓ−Ｇ＋ａ・Ｇ　ｚ＊−Ｇ　２６
１　、・・・で構成される２×２マトリツクスを想定し
て説明を行う。

第８図（Ａ）において、そのマトリクス要素ＧＩＩ−Ｇ
Ｉ！・Ｇｅｌ・Ｇ１２の入力画素Ｇｌｌの濃度は“１０
”である、すなわち、“ｌＯく閾値Ｃ（＝３０）”であ
るので、この画素をＰＷＭ変換しても実際には画素Ｇ目
に相当する濃度の可視像を形成できないことがわかる。

そこで、この場合のようにマトリクス要素内の１画素で
も閾値Ｃより小さいものがあったなら、当該マトリクス
内の濃度をすべて加算し、その値を第４図で示すマトリ
クスの優先順に配置していく。この場合のマトリックス
要素であるＧｌｌ・Ｇ１２・Ｇ２１・Ｇ２□の総和は“
１００”であるから、画素Ｇｌｌの濃度値を“１００”
とし、他の３画素（Ｇｌｌ、　０ｅｌ。

Ｇｉｇ）を白レベル信号（例えばＯ）としている。

ただし、ＧＩＳ’−ｗＧ２６のマトリクスにおけるよう
に、加算値が“２５５“以上になったときは、優先順位
の高い位置（Ｇａｓ）に“２５５”をセットし、次の優
先順位位置（Ｇ２８）に加算値より２５５を差引いた値
をセットする。

また、入力画像データ（第８図（Ａ））中の第２番目の
マトリクス［Ｇｒｌ−Ｇｒｚ・Ｇｔ＋・Ｇ２□］の各画
素信号Ａはすべて、Ａ＞Ｃの条件を満足している。従っ
て第８図（Ｂ）の様に、変換した後の出力画骨Ａをその
まま出力信号Ｂとして出力する。以下同様の手順で各画
素の濃度変換を実施して行く。

第２図は実施例のドツト集中回路２００の詳細を示すブ
ロック構成図である。

図中、２０１及び２１７はＦＩＦＯメモリで、画素デー
タを１ライン分遅延させるのに用いられている。２０２
，２０３，２１３及び２１４はラッチ回路で、各画素を
１画素分遅延させるのに用いている。２０４〜２０７は
比較器（ＣＭＰ）、２０８〜２１１，２１５，２１６．
及び２１８はセレクタ、２２０はＣＰＵである。また、
図示しないが、ここでも高速処理のため随所にＥＣＬ回
路が採用されている。また、２５０は主走査１ラインご
とに発生する同期信号（ＨＳＹＮＣ）、２５１は１画素
ごとに発生する同期（ＣＬＫ）信号である。

かかる構成においてＦＩＦＯメモリ２０１の入力信号２
７０には主走査１ラインごとに各画素信号Ａ（８ビツト
データ）が入力される。この画素信号ＡをＦＩＦＯメモ
リ２０１によって１ライン分遅延し、さらにラッチ２０
２，２０３によって１画素分遅延させることにより、マ
トリクス（２Ｘ２）内の各画素信号Ａｌｌ、　Ａ１２．
　Ａ２１．　Ａｔ２の平行処理を可能にしている。この
ときのタイミングチャートを第５図（Ａ）、（Ｂ）に示
す。

第５図（Ａ）はＦＩＦＯメモリ２０１の入力と出力の関
係なＨ３ＹＮＣ信号を基準に示したちので、信号２７０
の１走査線分の画像信号Ａ１ｏが、画素信号２７２では
ＨＳＹＮＣの時間（ｌライン分）遅れて出力されている
様子が分る。また第５図（Ｂ）は、これらの関係を１画
素クロック信号であるＣＬＫを基準にしてさらに詳細に
示したもノテ、比較器２０５，２０４，２０７，２０６
（７）入力端子Ａには、画素信号２７０　（２７４）〜
２７３、すなわち、先に説明した２×２マトリツクスを
構成する入力画素信号Ａ。ｒｌ＋　Ａ　ｎ　（ｎｕｌｌ
　＋Ａ　（ｎ＋１１ｎ＋　Ａ　（ｎｉｌ）　（Ｒ４１１
のそれぞれが同じタイミングで入力されていることがわ
かる。

次に、各比較器２０４〜２０７は、その入力端子Ａに供
給された画素信号２７１〜２７４と、所定閾値Ｃ（＝３
０）との大小を比較する。比較器２０４〜２０７の出力
端子は“Ａ＞Ｃ”の条件を満足するときに、その出力端
子の論理レベルな“１′に、“Ａ≦Ｃ”のときには“０
″にして出力している。そして、これら比較結果のそれ
ぞれは、ＡＮＤ回路２２４の入力端子に供給されている
。

セレクタ２０８〜２１１は、このＡＮＤ回路２２４の出
力信号２２３の論理レベルに従って、入力された画素デ
ータをその出力端子Ｘ、Ｙのいずれか一方に出力する。

具体的には、ＡＮＤ回路２２４の出力信号２２３の論理
レベルが“１“のとき出力端子Ｙに出力し、”Ｏ”のと
き出力端子Ｘに出力している。

つまり、２ｘ２のマトリクスの画素信号値の全てが”Ａ
ｒｃ”の条件を満足するときは、各画素値は各セレクタ
の出力端子Ｙより出力され、そのマトリクス内に１つで
も“Ａ＞Ｃ”の条件を満足しない画素が存在するときは
、各画素は各セレクタの出力端子Ｘから出力されて、Ｃ
ＰＵ２２０のＨ−に入力端子に入力されることになる。

ここでＣＰＵ２２０で行われる処理を第３図のフローチ
ャートをもとに説明する。なお、この処理手順に係るプ
ログラムはＣＰＵ２２０内のＲＯＭに記憶保持されてお
り、Ｈ−に入力端子に画素値が入力されることにより開
始される。

−先ずステップＳ１で、その入力端子Ｈ，Ｉ。

Ｊ、にの信号をすべて加算して、加算値Ｓを算出する。

次にステップＳ２で加算値Ｓが“２５５”より大きいか
どうかをみる。“２５５”より小さいときはステップＳ
３に進み、第４図で示された優先順位の最も高い画素の
値をＳとし、他の画素を全て“Ｏ″にする。

一方、ステップＳ２で加算値Ｓの値が“２５５”よりも
大きいときはステップＳ４に進み、第４図の集中を行う
際の画素を出力する優先順位に従って、優先順位の最も
高い画素の値を“２５５“とし、次に優先順位の高い画
素の値を（Ｓ−２５５）とする。ステップＳ５で（Ｓ−
２５５）の値が“２５５“よりも大きければ、その次優
先画素を“２５５”にし、（Ｓ−２５５）が“２５５°
°よりも小さくなるとステップＳ６に進み、残りの画素
のうちで最も優先順位の高い画素の値を（Ｓ−２５５Ｘ
ｎ　：　ｎは正の整数）とする。そして、他の画素の値
が“０”にセットされる。

ステップＳ７では、それ以前のステップＳで決定された
画素の値を出力端子Ｈ°〜に°に出力する。ここで、出
力端子Ｈ°〜に°のそれぞれには入力端子Ｈ−にのそれ
ぞれに対応する画素値が出力される。次にステップＳ８
に進み、ＣＬＫ信号に同期してクロック信号２２１が出
力される。これにより、ＣＰＵ２２０の出力端子Ｉ’、
に’のそれぞれより出力された各画素信号２７７．２７
９は、それぞれラッチ回路２１３，２１４にラッチされ
、１画素分遅延され画素信号２８０，２８１となる。ま
た、このクロック信号２２１に同期して画素信号２７６
または画素信号２８０のどちらかがセレクタ２１５によ
り選択され、交互に画素信号２８２となって、セレクタ
２１８の一方の入力端子に出力される。これによって、
並列化されていた画素信号は、再びシリアルに変換され
ることになる。

このときのタイミングチャートを第６図（Ａ）に示す。

第６図（Ａ）において、最終的に濃度変換の終った画像
信号Ｂは画素信号２７６〜２７９として出力されるが、
ここでは代表として第１ライン目のタイミングチャート
だけを示す。画素信号２８０は画素信号２７７をクロッ
ク信号２２１の１クロック分遅延した信号で、セレクタ
２１５によって交互に画素信号２７６．２８０が選択さ
れて画素信号２８２　（Ｂ＋ｔ、　Ｂｔｕ、　Ｂ１３．
　Ｂ１０・・・）として出力される。なお、図中におい
て、ｘｆｉで示される部分は、マトリックス毎に並列処
理した結果これをシリアルに変換する時に不要となる信
号を示している。

同様にして得られた画素信号２８３は、ＦＩＦＯメモリ
２１７によって１ライン分遅延される。

セレクタ２１８は水平同期信号（Ｈ５ＹＮＣ）を人力す
る毎に、各ライン毎に画素信号２８２と画素信号２８４
を交互に選択し、画素信号２８５、即ち画素信号Ｂとし
て出力している。つまり、マトリクス化することにより
並列化されていた２ライン画素信号を初期の状態にライ
ン上に再配列することになる。

このときのタイミングチャートは第６図（Ｂ）に示す如
くであり、ＦＩＦＯ２１７により画素信号２８３は画素
信号２８２より１ライン分遅延された画素信号２８４に
なる。そして、セレクタ２１８によりクロック信号２２
２に同期してこれら画素信号２８２と画素信号２８４の
いずれかが交互に選択され、画素信号２８５（画像信号
Ｂ）となってＰＷＭ回路４００に出力される。

これ以降は、ＰＷＭ回路４００、レーザドライバ５００
、そして像形成部３００でもって可視画像が形成される
ことになる。

なお、上述実施例では可視像形成できるＰＷＭの最小パ
ルス幅を仮にｔｓ　＝１０ｎｓ　（＝閾値３０）として
固定して説明したが、本発明の適用範囲はこれに限定さ
れるものでなく、この閾値を可変に制御すればより細か
い濃度制御を行うことができる。

また電子写真法を用いたレーザビームプリンタを例にと
って説明したが、レーザビームプリンタに限らず、例え
ばサーマルプリンタなどにも適用できることは言うまで
もない。

更には、上述した実施例では、２×２マトリクス単位で
画素信号を処理する場合で説明したが、これによっても
本発明が限定されるものではなく、例えば第７図（Ａ）
〜（Ｄ）に示すような種々の複数個からなるマトリクス
形態を取っても構わないことはもちろんである。なお、
第７図におけるマトリクス内の各数値は、画素出力の優
先順位を示している。

［他の実施例の説明　（第８図（Ｃ）　＞　１第８図（
Ｃ）は本発明の他の実施例を説明する図で、ここではマ
トリクス内に閾値以下の画素が存在するとき、その値を
他の画素の値に加算している。

即ち、第８図（Ａ）の画素データのマトリクスＧ＋＋、
　Ｇ＋ｔ、　Ｇｔｔ、　Ｇｔ□において、画素（Ｃ＋＋
）の値”１０”が閾値（３０）以下であるため、その値
を最小の画素Ｇ２Ｉの値（２ｏ）に加算している。また
、マトリクスＧ鳳ａ、　Ｇ　＋ｅ、　Ｇ　ａｓ、　Ｇ　
２６において閾値以下の画素（Ｇ＋ａ）の値（２０）を
、そのマトリクス内の他の画素のうちで最小の画素（Ｇ
ａｓ）（７）値“７０”Ｇ、：加算シテ、第８図（Ｃ）
が得られている。

このようにしても、前述した実施例の場合と同様の効果
が得られる。

［発明の効果］以上説明した様に本発明によれば、出力画像のハイライ
ト部の濃度を安定して形成することができる効果がある
。

【図面の簡単な説明】

第１図は本実施例のレーザビームプリンタの概略構成を
示すブロック図、第２図は実施例のドツト集中回路の回路例を示すブロッ
ク図、第３図は実施例のＣＰＵによるデータ処理を示すフロー
チャート、第４図は２×２マトリクスのドツト集中パターンを示し
た図、第５図（Ａ）（Ｂ）は２ライン分の画素入力のタイミン
グを示すタイミングチャート、第６図（Ａ）（Ｂ）は２
ライン分の出力画素データのタイミングを示すタイミン
グチャート、第７図（Ａ）〜（Ｄ）はドツト集中パター
ンマトリクスの例を示した図、第８図（Ａ）〜（Ｃ）はそれぞれドツト集中回路の入力
画素信号Ａと出力画素信号Ｂの関係を示す図、第９図は本実施例装置に採用したＰＷＭ回路の回路構成
を示すブロック図、一第１０図は本実施例装置に採用したレーザドライバ回
路の回路例を示す図、第１１図は本実施例装置に採用した電子写真方式のプリ
ンタ機構部を示す図、第１２図はＰＷＭ回路の動作を示すタイミングチャート
、そして第１３図は半導体レーザの特性例を示す図である。図中、２００・・・ドツト集中回路、２０１．２１７・
・・ＦＩＦＯメモリ、２０２，２０３，２１３゜２１４
・・・ラッチ回路、２０４〜２０７・・・比較器、２０
８〜２１１，２１５，２１６，２１８・・・セレクタ、
２２０・・・ＣＰＵ、２２１，２２２・・・クロック信
号、２５０・・・ＨＳＹＮＣ１２５１・・・ＣＬＫ。３００・・・像形成部、３０１・・・感光ドラム、４０
０・・・ＰＷＭ回路、５００・・・レーザドライバ回路
、５０１・・・半導体レーザ素子である。特許出願人　　キャノン株式会社Ｂ工乏倉□ 第図（Ａ）１疋ｊ１第図（Ｂ）第８図（Ｃ）第１１図第１２図第１３図

Claims

【特許請求の範囲】

（１）複数個の多値画素ブロックを入力する入力手段と
、入力した前記多値画素ブロック中の個々の画素の濃度値
と所定閾値とを比較する比較手段と、該比較手段の比較
結果によつて、前記多値画素ブロック内に前記所定閾値
以下の濃度値の画素の存在を検出したとき、前記多値画
素ブロックの画素値の合計値を算出する算出手段と、前記合計値を前記多値画素ブロック内に所定順に配置す
る配置手段と、前記配置手段により形成された多値画素ブロックに基づ
いて像を形成する像形成手段とを備えることを特徴とする画像形成装置。
（２）像形成手段は、ビーム光の感光体への照射時間に
よつて中間調画像を形成するものであつて、前記所定閾
値は少なくとも前記ビーム光の実質的発生するときの最
小時間幅に対する濃度値であることを特徴とする請求項
第１項に記載の画像形成装置。
（３）前記配置手段は前記合計値が最大画素値よりも大
きくなつたとき、前記所定順に最大画素値を配置して前
記合計値より最大画素値を減算し、前記合計値が前記最
大画素値よりも小さくなるまで配置動作を実行するよう
にしたことを特徴とする請求項第１項に記載の画像形成
装置。