JPH0220006B2 - - Google Patents
Info
- Publication number
- JPH0220006B2 JPH0220006B2 JP56067953A JP6795381A JPH0220006B2 JP H0220006 B2 JPH0220006 B2 JP H0220006B2 JP 56067953 A JP56067953 A JP 56067953A JP 6795381 A JP6795381 A JP 6795381A JP H0220006 B2 JPH0220006 B2 JP H0220006B2
- Authority
- JP
- Japan
- Prior art keywords
- class
- circuit
- amplifier circuit
- pull
- push
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/302—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in bipolar transistor amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0211—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the supply voltage or current
- H03F1/0216—Continuous control
- H03F1/0222—Continuous control by using a signal derived from the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3069—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output
- H03F3/3076—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor the emitters of complementary power transistors being connected to the output with symmetrical driving of the end stage
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は電力増幅回路に関し、特にオーデイオ
機器等にて使用されるＡ級電力増幅回路に関する
ものである。
機器等にて使用されるＡ級電力増幅回路に関する
ものである。
スピーカ等の所定負荷を駆動するための出力増
幅回路にはＡ級及びＢ級電力増幅回路があり、Ａ
級電力増幅回路では１対の出力増幅素子が常に能
動領域で動作し遮断領域へ移行することがないの
で、スイツチングによる歪は発生しないという利
点がある。しかし、バイアス電流を信号印加時は
勿論無信号時にも流す必要があり熱損失が大とな
る欠点がある。Ｂ級電力増幅回路ではＡ級のもの
に比しバイアス電流を少とし得るので熱損失は少
ないが、出力増幅素子が交互に遮断領域へ移行す
るので、スイツチング歪が発生する。
幅回路にはＡ級及びＢ級電力増幅回路があり、Ａ
級電力増幅回路では１対の出力増幅素子が常に能
動領域で動作し遮断領域へ移行することがないの
で、スイツチングによる歪は発生しないという利
点がある。しかし、バイアス電流を信号印加時は
勿論無信号時にも流す必要があり熱損失が大とな
る欠点がある。Ｂ級電力増幅回路ではＡ級のもの
に比しバイアス電流を少とし得るので熱損失は少
ないが、出力増幅素子が交互に遮断領域へ移行す
るので、スイツチング歪が発生する。
従つて、Ａ級及びＢ級増幅回路の利点を併せも
つてかつ両者の欠点を防ぐべく、第１図に示す如
き回路方式が用いられている。
つてかつ両者の欠点を防ぐべく、第１図に示す如
き回路方式が用いられている。
１はＡ級のシングルエンデイツドプツシユプル
（SEPP）増幅回路であり、入力INからの信号を
電圧増幅する電圧増幅回路１１と、この増幅出力
によりＡ級プツシユプル駆動される１対の互いに
コンプリメンタリなトランジスタQ1，Q2を有す
る出力電力増幅回路１２から成つている。両トラ
ンジスタQ1，Q2のエミツタ出力が抵抗R1，R2を
介して共通負荷RLに供給されて電力駆動がなさ
れる。
（SEPP）増幅回路であり、入力INからの信号を
電圧増幅する電圧増幅回路１１と、この増幅出力
によりＡ級プツシユプル駆動される１対の互いに
コンプリメンタリなトランジスタQ1，Q2を有す
る出力電力増幅回路１２から成つている。両トラ
ンジスタQ1，Q2のエミツタ出力が抵抗R1，R2を
介して共通負荷RLに供給されて電力駆動がなさ
れる。
更に、両トランジスタQ1，Q2の電源供給端子
となるべきコレクタ間ａ−ｂには図に示すように
一定の電圧を発生するフローテイング電圧源±
Ep／２が直列に設けられ、両コレクタ間の電位差
を略Epなる値としている。
となるべきコレクタ間ａ−ｂには図に示すように
一定の電圧を発生するフローテイング電圧源±
Ep／２が直列に設けられ、両コレクタ間の電位差
を略Epなる値としている。
また、電源増幅用のＢ級ダブルエンデイツドプ
ツシユプル（DEPP）増幅回路２が設けられてお
り、入力INが供給された電圧増幅段２１と、バ
イアス段２２と、このバイアス段２２を経た電圧
増幅段２１の出力を更に増幅するドライバトラン
ジスタQ5，Q6を有するドライバ段２３と、この
ドライバ段２３の出力によりＢ級プツシユプル駆
動される１対のコンプリメンタリトランジスタ
Q3，Q4を有する電力増幅段２４とよりなつてい
る。
ツシユプル（DEPP）増幅回路２が設けられてお
り、入力INが供給された電圧増幅段２１と、バ
イアス段２２と、このバイアス段２２を経た電圧
増幅段２１の出力を更に増幅するドライバトラン
ジスタQ5，Q6を有するドライバ段２３と、この
ドライバ段２３の出力によりＢ級プツシユプル駆
動される１対のコンプリメンタリトランジスタ
Q3，Q4を有する電力増幅段２４とよりなつてい
る。
ドライバ段２の各ドライバトランジスタQ5，
Q6の各コレクタ出力は抵抗R3，R4を介して回路
電源±B1に接続されると共に、プツシユプル出
力トランジスタQ3，Q4のベース駆動出力となる。
また両トランジスタQ5，Q6の各エミツタは抵抗
R5，R6を介して共通接続されて先の電圧源±
Ep／２の中間点ｃに接続される。また、出力トラ
ンジスタQ3，Q4のエミツタは抵抗R7，R8を介し
て回路電源±B1が供給されており、各コレクタ
は抵抗R9，R10を介して共通接続されて同じく電
圧源の中間点ｃに接続される。そして、両トラン
ジスタQ3，Q4のコレクタ出力がそれぞれ、Ａ級
動作をなす出力トランジスタQ1，Q2の各コレク
タ端子ａ，ｂへ接続されている。尚、電圧源の中
間点ｃから抵抗R11，R12より成る帰還回路２５
を介して増幅回路２の電圧増幅段２１の入力へ負
帰還が施されている。
Q6の各コレクタ出力は抵抗R3，R4を介して回路
電源±B1に接続されると共に、プツシユプル出
力トランジスタQ3，Q4のベース駆動出力となる。
また両トランジスタQ5，Q6の各エミツタは抵抗
R5，R6を介して共通接続されて先の電圧源±
Ep／２の中間点ｃに接続される。また、出力トラ
ンジスタQ3，Q4のエミツタは抵抗R7，R8を介し
て回路電源±B1が供給されており、各コレクタ
は抵抗R9，R10を介して共通接続されて同じく電
圧源の中間点ｃに接続される。そして、両トラン
ジスタQ3，Q4のコレクタ出力がそれぞれ、Ａ級
動作をなす出力トランジスタQ1，Q2の各コレク
タ端子ａ，ｂへ接続されている。尚、電圧源の中
間点ｃから抵抗R11，R12より成る帰還回路２５
を介して増幅回路２の電圧増幅段２１の入力へ負
帰還が施されている。
かかる構成において、電源用増幅回路２では入
力信号INと同一信号により駆動されているから、
入力信号INの正負に応じて、出力プツシユプル
トランジスタQ3，Q4のいずれか一方がオンとな
り、そのレベルに対応したコレクタ出力が、Ａ級
増幅回路１の出力トランジスタQ1，Q2のコレク
タ端子ａ又はｂへ印加される。従つて、回路出力
OUTと出力トランジスタQ1，Q2のコレクタ端子
ａ，ｂの電圧波形は第２図Ａに示すようになり、
よつて、出力トランジスタQ1，Q2は増幅回路２
の電源電圧±B1で制限されるレベルの間におい
ては常に能動領域で動作可能となり、かつトラン
ジスタQ1，Q2の各コレクタ、エミツタ間に印加
される電圧VCEは極めて小となり得る。その結
果、従来のＡ級増幅回路に比し著しい電力損失の
軽減が可能となると共にスイツチング歪の全くな
い電力増幅回路が得られるものである。尚、第１
図の回路のより詳細な説明は特願昭52−147643号
の明細書に開示されている。
力信号INと同一信号により駆動されているから、
入力信号INの正負に応じて、出力プツシユプル
トランジスタQ3，Q4のいずれか一方がオンとな
り、そのレベルに対応したコレクタ出力が、Ａ級
増幅回路１の出力トランジスタQ1，Q2のコレク
タ端子ａ又はｂへ印加される。従つて、回路出力
OUTと出力トランジスタQ1，Q2のコレクタ端子
ａ，ｂの電圧波形は第２図Ａに示すようになり、
よつて、出力トランジスタQ1，Q2は増幅回路２
の電源電圧±B1で制限されるレベルの間におい
ては常に能動領域で動作可能となり、かつトラン
ジスタQ1，Q2の各コレクタ、エミツタ間に印加
される電圧VCEは極めて小となり得る。その結
果、従来のＡ級増幅回路に比し著しい電力損失の
軽減が可能となると共にスイツチング歪の全くな
い電力増幅回路が得られるものである。尚、第１
図の回路のより詳細な説明は特願昭52−147643号
の明細書に開示されている。
ここで、電源用増幅回路２のドライバ段２３に
おけるドライバ用トランジスタQ5，Q6のVCE（コ
レクタ・エミツタ間電圧）を考える。本例では出
力トランジスタQ3，Q4と共に各ドライバトラン
ジスタQ5，Q6はそれぞれインバーテツド型ダー
リントン接続構成をとつており、ドライバトラン
ジスタQ5，Q6の各エミツタがフローテイング電
圧源の中間点ｃに接続されている。そのために、
トランジスタQ5のベース入力が負レベルとなり
オフ領域にあれば、一方のトランジスタQ6がオ
ンとなつてトランジスタQ4が同じくオンとなり、
当該レベルに応じてＡ級プツシユプルトランジス
タQ2のコレクタ端子ｂは負側に駆動されている。
これは最大−B1のレベルまで振れるから、電圧
源の中間点ｃは同様に−B1＋Ep／２≒−B1まで振れ ることになる。すなわち、ドライバトランジスタ
Q5のVCEは約０より２×B1の電圧となる。同様に
してドライバトランジスタQ6のVCEも約０より２
×B1の電圧となり、大きな耐圧を有するドライ
バトランジスタを用いることが要求される。
おけるドライバ用トランジスタQ5，Q6のVCE（コ
レクタ・エミツタ間電圧）を考える。本例では出
力トランジスタQ3，Q4と共に各ドライバトラン
ジスタQ5，Q6はそれぞれインバーテツド型ダー
リントン接続構成をとつており、ドライバトラン
ジスタQ5，Q6の各エミツタがフローテイング電
圧源の中間点ｃに接続されている。そのために、
トランジスタQ5のベース入力が負レベルとなり
オフ領域にあれば、一方のトランジスタQ6がオ
ンとなつてトランジスタQ4が同じくオンとなり、
当該レベルに応じてＡ級プツシユプルトランジス
タQ2のコレクタ端子ｂは負側に駆動されている。
これは最大−B1のレベルまで振れるから、電圧
源の中間点ｃは同様に−B1＋Ep／２≒−B1まで振れ ることになる。すなわち、ドライバトランジスタ
Q5のVCEは約０より２×B1の電圧となる。同様に
してドライバトランジスタQ6のVCEも約０より２
×B1の電圧となり、大きな耐圧を有するドライ
バトランジスタを用いることが要求される。
また、このようにVCEの変動が大きいために
VCB（コレクタ・ベース間電圧）の変動もそれに
伴つて大となる。いま、トランジスタにおけるコ
レクタ・ベース間寄生容量CpbはVCBが小なる程大
きなる傾向にあり、またVCBに対して非直線性を
有することから、Cpbの変動が信号により大きく
変化することになる。このCpbの変化は回路の開
ループ周波数位相特性に大きく影響し、よつて負
帰還回路２５による閉ループ特性の安定度が著し
く悪化することになつて、発振する危険がある。
VCB（コレクタ・ベース間電圧）の変動もそれに
伴つて大となる。いま、トランジスタにおけるコ
レクタ・ベース間寄生容量CpbはVCBが小なる程大
きなる傾向にあり、またVCBに対して非直線性を
有することから、Cpbの変動が信号により大きく
変化することになる。このCpbの変化は回路の開
ループ周波数位相特性に大きく影響し、よつて負
帰還回路２５による閉ループ特性の安定度が著し
く悪化することになつて、発振する危険がある。
また、トランジスタのVCEが小さくなつて飽和
に近づくと、トランジスタのT（遮断周波数）は
低下する。そのために、Cpbの影響と同様に開ル
ープの高域周波数特性が信号振幅により大きく変
化して安定度が劣化する。
に近づくと、トランジスタのT（遮断周波数）は
低下する。そのために、Cpbの影響と同様に開ル
ープの高域周波数特性が信号振幅により大きく変
化して安定度が劣化する。
このような現象を防ぐために、第１図の回路で
は、Ｂ級増幅回路２において位相補償を深くかけ
て安定度を確保する方法を採る必要があるが、そ
のために高域周波数特性が低下してＡ級増幅回路
１の周波数特性とに差異が生じ、第２図Ｂに示す
ような動作波形となり、誤動作を行うという欠点
がある。
は、Ｂ級増幅回路２において位相補償を深くかけ
て安定度を確保する方法を採る必要があるが、そ
のために高域周波数特性が低下してＡ級増幅回路
１の周波数特性とに差異が生じ、第２図Ｂに示す
ような動作波形となり、誤動作を行うという欠点
がある。
従つて、本発明はかかる欠点を排除すべくなさ
れたものであつて、その目的とするところはＢ級
増幅回路のドライバ段の増幅素子の動作電圧範囲
を小として特性の良好な電力増幅回路を提供する
ことにある。
れたものであつて、その目的とするところはＢ級
増幅回路のドライバ段の増幅素子の動作電圧範囲
を小として特性の良好な電力増幅回路を提供する
ことにある。
上記目的を達成するため、浮動にした第１電源
と、上記第１電源から電圧の供給をシングルエン
デイツドプツシユプル回路の両端に受けて入力信
号をＡ級増幅して負荷を駆動するＡ級増幅回路
と、正及び負の電圧を発生する第２電源と、上記
第２電源から正及び負電圧の供給をダブルエンデ
イツドプツシユプル回路の両端に受け上記入力信
号をＢ級増幅して出力を上記シングルエンデイツ
ドプツシユプル回路の両端に夫々供給するＢ級増
幅回路とを含む電力増幅回路であつて、上記Ｂ級
増幅回路は、互いのトランジスタがダーリントン
接続された前段及び後段プツシユプルトランジス
タ増幅回路からなり、上記前段プツシユプルトラ
ンジスタ増幅回路のトランジスタ同士の接続点が
基準電圧点に接続されていることを特徴とする。
と、上記第１電源から電圧の供給をシングルエン
デイツドプツシユプル回路の両端に受けて入力信
号をＡ級増幅して負荷を駆動するＡ級増幅回路
と、正及び負の電圧を発生する第２電源と、上記
第２電源から正及び負電圧の供給をダブルエンデ
イツドプツシユプル回路の両端に受け上記入力信
号をＢ級増幅して出力を上記シングルエンデイツ
ドプツシユプル回路の両端に夫々供給するＢ級増
幅回路とを含む電力増幅回路であつて、上記Ｂ級
増幅回路は、互いのトランジスタがダーリントン
接続された前段及び後段プツシユプルトランジス
タ増幅回路からなり、上記前段プツシユプルトラ
ンジスタ増幅回路のトランジスタ同士の接続点が
基準電圧点に接続されていることを特徴とする。
本発明による他の電力増幅回路は、上記構成の
他に更にＡ級電力増幅回路の出力増幅素子の電源
供給端子の両端における電位変化各々に応じた２
つの信号がＢ級増幅回路の入力段へ負帰還されて
いることを特徴としている。
他に更にＡ級電力増幅回路の出力増幅素子の電源
供給端子の両端における電位変化各々に応じた２
つの信号がＢ級増幅回路の入力段へ負帰還されて
いることを特徴としている。
以下に図面により本発明について説明する。
第３図は本発明の一実施例の回路図であり、第
１図と同等部分は同一符号により示されている。
１図と同等部分は同一符号により示されている。
Ａ級電力増幅回路１は第１図のそれと同等構成
である。そして、電源用Ｂ級増幅回路２の電圧増
幅段２１はトランジスタQ7，Q8、抵抗R13，R14
より成る差動アンプ構成であり、トランジスタ
Q7のコレクタ負荷抵抗R14による出力が、トラン
ジスタQ9、抵抗R15及びダイオードバイアス素子
２２０よりなるバイアス段２２へ印加される。こ
のバイアス段２２を経た出力がドライバ段２３を
構成するコンプリメンタリな１対のトランジスタ
Q5，Q6のベース制御信号となる。このトランジ
スタQ5，Q6の被制御電極の１つであるエミツタ
電極同士は共通にアース電位が付与されており、
他の被制御電極であるコレクタ電極は夫々コレク
タ抵抗R3，R4を介して回路電源±B1に接続され
ると共に、プツシユプル電力増幅段２４のドライ
ブ入力となる。
である。そして、電源用Ｂ級増幅回路２の電圧増
幅段２１はトランジスタQ7，Q8、抵抗R13，R14
より成る差動アンプ構成であり、トランジスタ
Q7のコレクタ負荷抵抗R14による出力が、トラン
ジスタQ9、抵抗R15及びダイオードバイアス素子
２２０よりなるバイアス段２２へ印加される。こ
のバイアス段２２を経た出力がドライバ段２３を
構成するコンプリメンタリな１対のトランジスタ
Q5，Q6のベース制御信号となる。このトランジ
スタQ5，Q6の被制御電極の１つであるエミツタ
電極同士は共通にアース電位が付与されており、
他の被制御電極であるコレクタ電極は夫々コレク
タ抵抗R3，R4を介して回路電源±B1に接続され
ると共に、プツシユプル電力増幅段２４のドライ
ブ入力となる。
Ｂ級プツシユプル段２４の出力トランジスタ
Q3，Q4の各コレクタ出力は直接、Ａ級プツシユ
プル増幅回路の出力段１２の各トランジスタQ1，
Q2の電源供給端子であるコレクタ端子ａ，ｂに
接続されている。尚、電圧源の中間点ｃと電圧増
幅段２１の差動入力端子との間には抵抗R11，
R12よりなる負帰還回路２５が設けられている。
Q3，Q4の各コレクタ出力は直接、Ａ級プツシユ
プル増幅回路の出力段１２の各トランジスタQ1，
Q2の電源供給端子であるコレクタ端子ａ，ｂに
接続されている。尚、電圧源の中間点ｃと電圧増
幅段２１の差動入力端子との間には抵抗R11，
R12よりなる負帰還回路２５が設けられている。
かかる構成においても、第１図の回路と同様に
トランジスタQ1，Q2を常に能動領域で動作させ
つつVCEを極めて小とし得るから、Ａ級増幅回路
の利点であるスイツチング歪の発生がなくかつＢ
級増幅回路の利点である電力損失の小なる利点を
併せ持つことになる。
トランジスタQ1，Q2を常に能動領域で動作させ
つつVCEを極めて小とし得るから、Ａ級増幅回路
の利点であるスイツチング歪の発生がなくかつＢ
級増幅回路の利点である電力損失の小なる利点を
併せ持つことになる。
ここで、Ｂ級増幅回路２のドライバ段２３のド
ライバトランジスタQ5，Q6のVCEを考える。トラ
ンジスタQ5のベース入力が負レベルであるとす
ると、トランジスタQ5はオフである。この時、
トランジスタQ5のエミツタは接地電位であるか
らVCEは＋B1となる。また、トランジスタQ5のベ
ース入力が正レベルのときにはトランジスタQ5
はオンであるが、抵抗R7及びR8が小であるため
にトランジスタQ5のコレクタ電位は＋B1よりや
や低い電位までしか振れない。よつて、トランジ
スタQ5のVCEは＋B1よりやや低い値から＋B1なる
値までしか変化しない。これはトランジスタQ6
についても同様である。
ライバトランジスタQ5，Q6のVCEを考える。トラ
ンジスタQ5のベース入力が負レベルであるとす
ると、トランジスタQ5はオフである。この時、
トランジスタQ5のエミツタは接地電位であるか
らVCEは＋B1となる。また、トランジスタQ5のベ
ース入力が正レベルのときにはトランジスタQ5
はオンであるが、抵抗R7及びR8が小であるため
にトランジスタQ5のコレクタ電位は＋B1よりや
や低い電位までしか振れない。よつて、トランジ
スタQ5のVCEは＋B1よりやや低い値から＋B1なる
値までしか変化しない。これはトランジスタQ6
についても同様である。
従つて、トランジスタQ5，Q6のVCEの変化は、
第１図のトランジスタQ5，Q6のVCEの変化の約半
分となり、またVCEも小となることが判る。その
ために、第１図の回路に比較的に低耐圧のトラン
ジスタを用いることができるし、またCpbの変動
がより小となるからその変動による非直線性が閉
ループ周波数特性に与える影響を少とすることが
できる。よつて、負帰還回路２５による閉ループ
特性の安定度は著しく向上する。
第１図のトランジスタQ5，Q6のVCEの変化の約半
分となり、またVCEも小となることが判る。その
ために、第１図の回路に比較的に低耐圧のトラン
ジスタを用いることができるし、またCpbの変動
がより小となるからその変動による非直線性が閉
ループ周波数特性に与える影響を少とすることが
できる。よつて、負帰還回路２５による閉ループ
特性の安定度は著しく向上する。
従つて、第１図の回路のようにＢ級増幅回路２
において位相補償を深くする必要がないために高
域周波数特性の劣化が生じない。よつてＡ級増幅
回路１の周波数特性と同じ特性を維持することが
できるので、第２図Ｂのような誤動作は生じない
ことになる。
において位相補償を深くする必要がないために高
域周波数特性の劣化が生じない。よつてＡ級増幅
回路１の周波数特性と同じ特性を維持することが
できるので、第２図Ｂのような誤動作は生じない
ことになる。
以上の問題は、ドライバ段２３についてのみな
らず、それより前段のプリドライバ段２２につい
ても同様であるから、本発明の回路では低耐圧ト
ランジスタを用い得るのみならず回路の安定性も
良好となる。
らず、それより前段のプリドライバ段２２につい
ても同様であるから、本発明の回路では低耐圧ト
ランジスタを用い得るのみならず回路の安定性も
良好となる。
第４図は本発明の他の実施例の回路図であり、
第３図と同等部分は同一符号により示されてい
る。第３図と異なる部分についてのみ述べれば、
フローテイング電圧源Epが１つの電圧源回路とな
つており、この両端すなわちＡ級プツシユプル出
力トランジスタQ1，Q2のコレクタ端子ａ，ｂか
らそれぞれ抵抗R11′，R11″を介して差動アンプ２
１の１入力へ負帰還が施されている。他の回路構
成は第３図と同等である。
第３図と同等部分は同一符号により示されてい
る。第３図と異なる部分についてのみ述べれば、
フローテイング電圧源Epが１つの電圧源回路とな
つており、この両端すなわちＡ級プツシユプル出
力トランジスタQ1，Q2のコレクタ端子ａ，ｂか
らそれぞれ抵抗R11′，R11″を介して差動アンプ２
１の１入力へ負帰還が施されている。他の回路構
成は第３図と同等である。
こうすることにより、電圧源Epの回路構成がよ
り簡素化されることになる。すなわち、第３図の
例では、電圧源として±Ep／２を発生するように
構成されるから、電圧トランスの２次側において
中間タツプ(C)が必要となること、また正負電圧の
ための整流平滑回路素子が夫々必要となること等
の欠点があるのに対し、第４図の例ではトランス
の中間タツプは不要となりまた単一の整流平滑回
路素子を使用すれば良く、小型化が可能となる。
り簡素化されることになる。すなわち、第３図の
例では、電圧源として±Ep／２を発生するように
構成されるから、電圧トランスの２次側において
中間タツプ(C)が必要となること、また正負電圧の
ための整流平滑回路素子が夫々必要となること等
の欠点があるのに対し、第４図の例ではトランス
の中間タツプは不要となりまた単一の整流平滑回
路素子を使用すれば良く、小型化が可能となる。
他の電気的特性については第３図の例と同様で
あることは明らかである。
あることは明らかである。
第５図は本発明の更に他の実施例の回路図であ
り、第４図と同等部分は同一符号により示されて
いる。本例においては、第４図の回路構成に更に
位相補償用コンデンサC1と、ダイオードD1，D2
及び抵抗R16よりなるＢ級出力トランジスタQ3，
Q4のスイツチング防止回路とを付加したもので
ある。
り、第４図と同等部分は同一符号により示されて
いる。本例においては、第４図の回路構成に更に
位相補償用コンデンサC1と、ダイオードD1，D2
及び抵抗R16よりなるＢ級出力トランジスタQ3，
Q4のスイツチング防止回路とを付加したもので
ある。
すなわち、差動アンプ２１の出力とトランジス
タQ3のコレクタ出力(a)との間に位相補償（微分
補償）のためのコンデンサC1を設けて、Ｂ級増
幅回路２における高域の位相変化を180゜より小に
抑圧するようにしてより回路の安定化を図つてい
る。また、ドライバ段２３におけるドライバトラ
ンジスタQ5，Q6の各コレクタ電流路にダイオー
ドD1，D2を図のように挿入し、ダイオードD1の
アノードとダイオードD2のカソードとを抵抗R16
により接続している。こうすることにより、ドラ
イバトランジスタQ5，Q6が夫々オフの時にも抵
抗R16を介して微少電流が流れるから、抵抗R3と
ダイオードD1の直列回路、抵抗R4とダイオード
D2の直列回路に夫々各出力トランジスタQ3，Q4
をわずかにオンせしめ得るベース電流が流れるか
ら、プツシユプルトランジスタQ3，Q4は遮断領
域へ移行することがない。よつてスイツチング動
作を行わないので動作速度が上昇することにな
る。
タQ3のコレクタ出力(a)との間に位相補償（微分
補償）のためのコンデンサC1を設けて、Ｂ級増
幅回路２における高域の位相変化を180゜より小に
抑圧するようにしてより回路の安定化を図つてい
る。また、ドライバ段２３におけるドライバトラ
ンジスタQ5，Q6の各コレクタ電流路にダイオー
ドD1，D2を図のように挿入し、ダイオードD1の
アノードとダイオードD2のカソードとを抵抗R16
により接続している。こうすることにより、ドラ
イバトランジスタQ5，Q6が夫々オフの時にも抵
抗R16を介して微少電流が流れるから、抵抗R3と
ダイオードD1の直列回路、抵抗R4とダイオード
D2の直列回路に夫々各出力トランジスタQ3，Q4
をわずかにオンせしめ得るベース電流が流れるか
ら、プツシユプルトランジスタQ3，Q4は遮断領
域へ移行することがない。よつてスイツチング動
作を行わないので動作速度が上昇することにな
る。
尚、位相補償コンデンサC1やスイツチング防
止回路は第３図の回路にも同様に適用可能である
ことは明白である。また、増幅素子としてバイポ
ーラトランジスタを用いたが他の能度素子を用い
ても良いものである。
止回路は第３図の回路にも同様に適用可能である
ことは明白である。また、増幅素子としてバイポ
ーラトランジスタを用いたが他の能度素子を用い
ても良いものである。
以上説明したように本願第１発明は、高利得Ｂ
級プツシユプル増幅回路を構成する前段ダブルエ
ンデイツドプツシユプル増幅回路（ドライバ段）
のプツシユプルトランジスタ同士の接続点を一定
電位点に接続する構成としたので、ドライバ段の
プツシユプルトランジスタのCob変動が減少して
負帰還回路による電力増幅回路の閉ループ特性が
安定する。
級プツシユプル増幅回路を構成する前段ダブルエ
ンデイツドプツシユプル増幅回路（ドライバ段）
のプツシユプルトランジスタ同士の接続点を一定
電位点に接続する構成としたので、ドライバ段の
プツシユプルトランジスタのCob変動が減少して
負帰還回路による電力増幅回路の閉ループ特性が
安定する。
また、本願第２発明は、Ａ級増幅器の浮動電源
の両端からフイードバツクをかける構成としたの
で、従来回路の負帰還回路において生じた＋
Eo／２、−Eo／２なる浮動電源を介して信号をフ
イードバツクしたことによる浮動電源の電圧変動
の影響が帰還量に現われるという不具合が解消す
る。
の両端からフイードバツクをかける構成としたの
で、従来回路の負帰還回路において生じた＋
Eo／２、−Eo／２なる浮動電源を介して信号をフ
イードバツクしたことによる浮動電源の電圧変動
の影響が帰還量に現われるという不具合が解消す
る。
第１図は従来の電力増幅回路の１例を示す図、
第２図Ａ，Ｂは第１図の回路の動作を示す波形
図、第３図乃至第５図は本発明の実施例の各回路
図である。 主要部分の符号の説明、１……Ａ級電力増幅回
路、２……Ｂ級電力増幅回路、２１……電圧増幅
段、２２……バイアス段、２３……ドライバ段、
２４……プツシユプル出力段、Q1，Q2……Ａ級
プツシユプル出力トランジスタ、Q3，Q4……Ｂ
級プツシユプル出力トランジスタ、Q5，Q6……
ドライバ用トランジスタ、Ep……電圧源。
第２図Ａ，Ｂは第１図の回路の動作を示す波形
図、第３図乃至第５図は本発明の実施例の各回路
図である。 主要部分の符号の説明、１……Ａ級電力増幅回
路、２……Ｂ級電力増幅回路、２１……電圧増幅
段、２２……バイアス段、２３……ドライバ段、
２４……プツシユプル出力段、Q1，Q2……Ａ級
プツシユプル出力トランジスタ、Q3，Q4……Ｂ
級プツシユプル出力トランジスタ、Q5，Q6……
ドライバ用トランジスタ、Ep……電圧源。
Claims (1)
- 【特許請求の範囲】 １ 浮動にした第１電源と、前記第１電源から電
圧の供給をシングルエンデイツドプツシユプル回
路の両端に受けて入力信号をＡ級増幅して負荷を
駆動するＡ級増幅回路と、正及び負の電圧を発生
する第２電源と、前記第２電源から正及び負電圧
の供給をダブルエンデイツドプツシユプル回路の
両端に受け前記入力信号をＢ級増幅して２つの出
力を前記シングルエンデイツドプツシユプル回路
の両端に夫々供給するＢ級増幅回路とを含む電力
増幅回路であつて、 前記Ｂ級増幅回路は、互いのトランジスタがダ
ーリントン接続された前段及び後段プツシユプル
トランジスタ増幅回路からなり、前記前段プツシ
ユプルトランジスタ増幅回路のトランジスタ同士
の接続点が基準電圧点に接続されていることを特
徴とする電力増幅回路。 ２ 浮動にした第１電源と、前記第１電源から電
圧の供給をシングルエンデイツドプツシユプル回
路の両端に受けて入力信号をＡ級増幅して負荷を
駆動するＡ級増幅回路と、正及び負の電圧を発生
する第２電源と、前記第２電源から正及び負電圧
の供給をダブルエンデイツドプツシユプル回路の
両端に受け前記入力信号をＢ級増幅して２つの出
力を前記シングルエンデイツドプツシユプル回路
の両端に夫々供給するＢ級増幅回路とを含む電力
増幅回路であつて、 前記Ｂ級増幅回路は、互いのトランジスタがダ
ーリントン接続された前段及び後段プツシユプル
トランジスタ増幅回路からなり、前記前段プツシ
ユプルトランジスタ増幅回路のトランジスタ同士
の接続点が基準電位点に接続され、前記シングル
エンデイツドプツシユプル回路の両端各々の電圧
に応じたレベル信号を前記Ｂ級増幅回路の入力段
に負帰還する負帰還回路を備えたことを特徴とす
る電力増幅回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56067953A JPS57183107A (en) | 1981-05-06 | 1981-05-06 | Power amplifying circuit |
| US06/374,659 US4476444A (en) | 1981-05-06 | 1982-05-04 | Power amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56067953A JPS57183107A (en) | 1981-05-06 | 1981-05-06 | Power amplifying circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57183107A JPS57183107A (en) | 1982-11-11 |
| JPH0220006B2 true JPH0220006B2 (ja) | 1990-05-07 |
Family
ID=13359821
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56067953A Granted JPS57183107A (en) | 1981-05-06 | 1981-05-06 | Power amplifying circuit |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4476444A (ja) |
| JP (1) | JPS57183107A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4891955B2 (ja) * | 2008-08-11 | 2012-03-07 | 株式会社高儀 | 折込鋸 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51844U (ja) * | 1974-06-19 | 1976-01-06 | ||
| JPS51850U (ja) * | 1974-06-20 | 1976-01-06 | ||
| JPS5480053A (en) * | 1977-12-08 | 1979-06-26 | Pioneer Electronic Corp | Output amplifier |
| JPS54167651U (ja) * | 1978-05-16 | 1979-11-26 | ||
| JPS562713A (en) * | 1979-06-20 | 1981-01-13 | Nippon Columbia Co Ltd | Electric power amplifier |
-
1981
- 1981-05-06 JP JP56067953A patent/JPS57183107A/ja active Granted
-
1982
- 1982-05-04 US US06/374,659 patent/US4476444A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US4476444A (en) | 1984-10-09 |
| JPS57183107A (en) | 1982-11-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5907262A (en) | Folded-cascode amplifier stage | |
| US5455535A (en) | Rail to rail operational amplifier intermediate stage | |
| US4249136A (en) | PWM Signal power amplifier | |
| US4087759A (en) | Power amplifier devices | |
| KR100269007B1 (ko) | 증폭회로 | |
| KR100300838B1 (ko) | 능동저역통과 필터 | |
| US4333059A (en) | Power amplifying circuit | |
| US4728903A (en) | Class A high-fidelity amplifier | |
| US12463606B2 (en) | Power amplifier circuit | |
| US4241314A (en) | Transistor amplifier circuits | |
| US4068187A (en) | Audio-frequency power amplifiers | |
| KR950000161B1 (ko) | 증폭기 장치 및 푸시풀 증폭기 | |
| US4206419A (en) | Power amplifier | |
| JPS6313571B2 (ja) | ||
| JPH0220006B2 (ja) | ||
| JP2696986B2 (ja) | 低周波増幅器 | |
| US5166983A (en) | Mute circuit for audio amplifiers | |
| US4451802A (en) | Power amplifier | |
| JP2509462Y2 (ja) | 増幅器 | |
| JPH0697725B2 (ja) | 増幅器回路 | |
| JPS6123851Y2 (ja) | ||
| JPH0233384Y2 (ja) | ||
| KR20010017641A (ko) | 저 전압용 발룬 회로 | |
| JP2762333B2 (ja) | 増幅回路及び信号増幅ｉｃ | |
| JPS6119548Y2 (ja) |