JPH0220025A - バイポーラ・トランジスタ構造 - Google Patents
バイポーラ・トランジスタ構造Info
- Publication number
- JPH0220025A JPH0220025A JP1131247A JP13124789A JPH0220025A JP H0220025 A JPH0220025 A JP H0220025A JP 1131247 A JP1131247 A JP 1131247A JP 13124789 A JP13124789 A JP 13124789A JP H0220025 A JPH0220025 A JP H0220025A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal silicide
- polysilicon layer
- base
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D10/00—Bipolar junction transistors [BJT]
- H10D10/01—Manufacture or treatment
- H10D10/051—Manufacture or treatment of vertical BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/281—Base electrodes for bipolar transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
- H10W20/44—Conductive materials thereof
- H10W20/4451—Semiconductor materials, e.g. polysilicon
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、n型ドープ・コレクタ区域とコレクタ接続
区域、自己整合形エミッタ・ベース区域、ドープされた
ポリシリコン層から成り不活性ベース領域とエミッタ領
域とコレクタ接続区域の上方で直接基板上に設けられ接
続を形成する構造、ベース接触用としてポリシリコン構
造の上方に設けられた金属ケイ化物構造、マスキング層
および絶縁分離層としてのSin、層およびSi0g層
とポリシリコン層と金属ケイ化物層においての垂直エン
チング・プロフィルとを備え、n型ドープ・エミンタ区
域はp型ドープ・ベース区域の中央に設けられてエミン
タ区域の下に活性ベース領域とそれを環状に囲んで不活
性ベース頭載が設けられているバイポーラ・トランジス
タ構造に関するものである。
区域、自己整合形エミッタ・ベース区域、ドープされた
ポリシリコン層から成り不活性ベース領域とエミッタ領
域とコレクタ接続区域の上方で直接基板上に設けられ接
続を形成する構造、ベース接触用としてポリシリコン構
造の上方に設けられた金属ケイ化物構造、マスキング層
および絶縁分離層としてのSin、層およびSi0g層
とポリシリコン層と金属ケイ化物層においての垂直エン
チング・プロフィルとを備え、n型ドープ・エミンタ区
域はp型ドープ・ベース区域の中央に設けられてエミン
タ区域の下に活性ベース領域とそれを環状に囲んで不活
性ベース頭載が設けられているバイポーラ・トランジス
タ構造に関するものである。
多くの応用分野においてバイポーラ・トランジスタは特
にそのベース抵抗が低くなるように努められている。
にそのベース抵抗が低くなるように努められている。
ベース抵抗が低いバイポーラ・トランジスタは例えば欧
州特許出願公開第0226890号公報により公知であ
る。この場合ベース抵抗の低減はベース接続を形成する
ポリシリコン構造上にエミッタ接続と所属側面絶縁分離
層を作った後高融点金属のケイ化物又は高融点金属自体
から成る導電層を設けることによって達成される。この
導電層はエミッタ接続部を環状に囲む、導電層はエミッ
タ接続と所属側面絶縁分離層の形成後に始めてベース接
続を形成するポリシリコン構造上に設けられるから、ベ
ース接続区域を形成するポリシリコン構造の全表面を覆
うことはない、ベース抵抗を更に低下させるこの全面被
覆はこの場合不可能であるが、これは導1i層の自己整
合形とりつけGこ際してマスクとして使用されるエミッ
タ接続に対するn゛型ポリシリコンによる被覆が既にベ
ース接続区域を形成するポリシリコン構造の表面の一部
を覆っていることに基づくものである。
州特許出願公開第0226890号公報により公知であ
る。この場合ベース抵抗の低減はベース接続を形成する
ポリシリコン構造上にエミッタ接続と所属側面絶縁分離
層を作った後高融点金属のケイ化物又は高融点金属自体
から成る導電層を設けることによって達成される。この
導電層はエミッタ接続部を環状に囲む、導電層はエミッ
タ接続と所属側面絶縁分離層の形成後に始めてベース接
続を形成するポリシリコン構造上に設けられるから、ベ
ース接続区域を形成するポリシリコン構造の全表面を覆
うことはない、ベース抵抗を更に低下させるこの全面被
覆はこの場合不可能であるが、これは導1i層の自己整
合形とりつけGこ際してマスクとして使用されるエミッ
タ接続に対するn゛型ポリシリコンによる被覆が既にベ
ース接続区域を形成するポリシリコン構造の表面の一部
を覆っていることに基づくものである。
この発明の目的は、更に低いベース抵抗を示すベース接
続区域を備えるバイポーラ・トランジスタ構造ならびに
そのベース接続区域の製造方法を提供することである。
続区域を備えるバイポーラ・トランジスタ構造ならびに
そのベース接続区域の製造方法を提供することである。
〔課題を解決するための手段]
第1の目的は、
a) ベース接続がポリシリコン層、金属ケイ化物層お
よび5tonNを含む多層構造として作られ、ポリシリ
コン層と金属ケイ化物層の間に拡散障壁層が設けられ、
金属ケイ化物層の上にSiO□層が設けられていること
、 b) 拡散障壁層が導電材料から成り、その内部ではポ
リシリコン層からのp型ドーパントの上に向かっての拡
散が不可能であってポリシリコン層内のp型ドーパント
の空乏化が避けられていること、 C) ポリシリコン層と拡散障壁層と金属ケイ化物層が
共通の垂直エッチング・プロフィルを示し、それらの側
面がStow層で覆われていることを特徴とするバイポ
ーラ・トランジスタ構造によって達成される。
よび5tonNを含む多層構造として作られ、ポリシリ
コン層と金属ケイ化物層の間に拡散障壁層が設けられ、
金属ケイ化物層の上にSiO□層が設けられていること
、 b) 拡散障壁層が導電材料から成り、その内部ではポ
リシリコン層からのp型ドーパントの上に向かっての拡
散が不可能であってポリシリコン層内のp型ドーパント
の空乏化が避けられていること、 C) ポリシリコン層と拡散障壁層と金属ケイ化物層が
共通の垂直エッチング・プロフィルを示し、それらの側
面がStow層で覆われていることを特徴とするバイポ
ーラ・トランジスタ構造によって達成される。
第2の目的を達成するためには次の工程段a)、b)、
c)、d)を含む製造方法を提案する。
c)、d)を含む製造方法を提案する。
a) シリコン基板上にp°導電型の第1ポリシリコン
層を全面的に形成させた後、このポリシリコン層の上に
第1ポリシリコン層から上に向かうドーパント拡散を阻
止する導電性の拡散障壁層を全面的にとりつける。
層を全面的に形成させた後、このポリシリコン層の上に
第1ポリシリコン層から上に向かうドーパント拡散を阻
止する導電性の拡散障壁層を全面的にとりつける。
b) 拡散障壁層の上に金属ケイ化物層を全面的にとり
つける。
つける。
C) 金属ケイ化物層の上に酸化物層を全面的にとりつ
ける。
ける。
d) フォトレジスト技術により第1ポリシリコン層、
拡散障壁層、金属ゲイ化物層および酸化物層を一連の垂
直エッチング・プロフィルを作る乾式エッチングにより
それらが共通の垂直側面を持ちベース区域を画定するよ
うに構造化する。
拡散障壁層、金属ゲイ化物層および酸化物層を一連の垂
直エッチング・プロフィルを作る乾式エッチングにより
それらが共通の垂直側面を持ちベース区域を画定するよ
うに構造化する。
〔作用効果]
よく知られているようにトランジスタ製造の以後の工程
段においてポリシリコン層中に含まれるp型ドーパント
の拡散によって不活性ベース区域が形成され、活性ベー
スと結合される。その際拡散障壁層がStow層に向か
っ−このp型ドーパントの上方拡散を阻止する。
段においてポリシリコン層中に含まれるp型ドーパント
の拡散によって不活性ベース区域が形成され、活性ベー
スと結合される。その際拡散障壁層がStow層に向か
っ−このp型ドーパントの上方拡散を阻止する。
このようなドーパントの分離即ちポリシリコン層に含ま
れるドーパントの金属ケイ化物層を通してのSin、層
への拡散は、ホウ素をドープされたポリシリコン層にお
いてその上に設けられたTaSi、層と共に重要な役目
を果たす、ここでは窒化チタン拡散障壁層の使用により
ホウ素分離が避けられる。
れるドーパントの金属ケイ化物層を通してのSin、層
への拡散は、ホウ素をドープされたポリシリコン層にお
いてその上に設けられたTaSi、層と共に重要な役目
を果たす、ここでは窒化チタン拡散障壁層の使用により
ホウ素分離が避けられる。
更に金属ホウ素結合によりホウ素ドープ・ポリシリコン
層とその上に設けられた金属ケイ化物層のドーパント空
乏化が生ずる。この反応は酸素が存在すると増強される
。この効果は特にケイ化タンタル、ケイ化チタン、ケイ
化コバルトおよびケイ化タングステンを金属ケイ化物層
に使用するとき発生するものである。
層とその上に設けられた金属ケイ化物層のドーパント空
乏化が生ずる。この反応は酸素が存在すると増強される
。この効果は特にケイ化タンタル、ケイ化チタン、ケイ
化コバルトおよびケイ化タングステンを金属ケイ化物層
に使用するとき発生するものである。
拡散障壁層を使用しないとポリシリコン層内でドーパン
トの空乏化が生ずるから、不活性ベースが充分な拡がり
をもって形成されることなく、従って不活性ベースと活
性ベースの間に必要な結合が生じない。
トの空乏化が生ずるから、不活性ベースが充分な拡がり
をもって形成されることなく、従って不活性ベースと活
性ベースの間に必要な結合が生じない。
ドープされたポリシリコン層と金属ケイ化物層から成る
ポリジッド層と呼ばれる層をベース接続とする際に生ず
るこの重要な欠点は、現在の技術では金属ケイ化物層を
エミッタ・ポリシリコン層からのエミッタの成形と不活
性ベースの形成の後に始めてポリシリコン層上にとりつ
けることによって回避される。
ポリジッド層と呼ばれる層をベース接続とする際に生ず
るこの重要な欠点は、現在の技術では金属ケイ化物層を
エミッタ・ポリシリコン層からのエミッタの成形と不活
性ベースの形成の後に始めてポリシリコン層上にとりつ
けることによって回避される。
この発明においてはベース接続を形成する多層構造にお
いてドープされたポリシリコン層を拡散障壁によって金
属ケイ化物層から分離することによってこの欠点が回避
される。この場合多層構造は不活性ベースが形成される
前に設けられている。
いてドープされたポリシリコン層を拡散障壁によって金
属ケイ化物層から分離することによってこの欠点が回避
される。この場合多層構造は不活性ベースが形成される
前に設けられている。
従ってこの発明は従来の技術に比べてポリシリコン層の
表面全体が金属ケイ化物層で覆われているという利点を
示す、これによってベース抵抗の明らかな低減が達成さ
れる。
表面全体が金属ケイ化物層で覆われているという利点を
示す、これによってベース抵抗の明らかな低減が達成さ
れる。
図面に示した実施例についてこの発明を更に詳細に説明
する。
する。
第1図にバイポーラ・トランジスタの断面の一部を示す
。ここには活性ベースlと不活性ベース2が含まれ、そ
れらのベース区域は例えばホウ素のドーピングによって
p導電型になっている。活性ベースlの上にはエミッタ
7が置かれる。不活性ベース2の上には第1ポリシリコ
ン層3、拡散障壁4および金属ケイ化物層5を含むベー
ス接続区域が設けられる。第1ポリシリコンI’!3は
例えばホウ素ドーピングによりp型にドープされている
。拡散障壁層4は導電性であり、第1ポリシリコン層3
から上方に向かってのドーパント拡散を阻止する特性を
示す、この拡散障壁層4は例えば窒化チタン(TiN)
から成り、その厚さは最低約20nmである。金属ケイ
化物層5は例えばTa5itから成る。ベース接続区域
の金属ケイ化物層5の上には絶縁分離層6が続く。この
絶縁分離層6は例えばStowから成り、第1ポリシリ
コン層3と拡散障壁層4と金属ケイ化物層5で形成され
る多層構造の側面を覆うように作られている。エミッタ
7の上方には第2のポリシリコン層8が設けられる。第
2ポリシリコン層8はn型にドープされてエミッタ拡散
に対するドーパント源ならびにエミッタ拡散として作用
する。絶縁分離層6が第2ポリシリコン層8をベース接
続としての多層構造から分離しているので、活性エミッ
タ7は活性ベースlと不活性ベース2に対して自己整合
形の拡散侵入により形成される。
。ここには活性ベースlと不活性ベース2が含まれ、そ
れらのベース区域は例えばホウ素のドーピングによって
p導電型になっている。活性ベースlの上にはエミッタ
7が置かれる。不活性ベース2の上には第1ポリシリコ
ン層3、拡散障壁4および金属ケイ化物層5を含むベー
ス接続区域が設けられる。第1ポリシリコンI’!3は
例えばホウ素ドーピングによりp型にドープされている
。拡散障壁層4は導電性であり、第1ポリシリコン層3
から上方に向かってのドーパント拡散を阻止する特性を
示す、この拡散障壁層4は例えば窒化チタン(TiN)
から成り、その厚さは最低約20nmである。金属ケイ
化物層5は例えばTa5itから成る。ベース接続区域
の金属ケイ化物層5の上には絶縁分離層6が続く。この
絶縁分離層6は例えばStowから成り、第1ポリシリ
コン層3と拡散障壁層4と金属ケイ化物層5で形成され
る多層構造の側面を覆うように作られている。エミッタ
7の上方には第2のポリシリコン層8が設けられる。第
2ポリシリコン層8はn型にドープされてエミッタ拡散
に対するドーパント源ならびにエミッタ拡散として作用
する。絶縁分離層6が第2ポリシリコン層8をベース接
続としての多層構造から分離しているので、活性エミッ
タ7は活性ベースlと不活性ベース2に対して自己整合
形の拡散侵入により形成される。
第2図と第3図についてバイポーラ・トランジスタ構造
に対するベース接続区域の形成方法を説明する。第2図
に示したデバイスは次の公知工程段によって作られる。
に対するベース接続区域の形成方法を説明する。第2図
に示したデバイスは次の公知工程段によって作られる。
ρ型にドープされたシリコン基板lOにマスクを使用す
るアンチモン又はヒ素のイオン注入により埋込み形のコ
レクタ区域15が形成される。この埋込みコレクタ区域
15を含むシリコン基板10の表面にn−型ドープエピ
タキシィ層13を析出させる。シリコン基板10にホウ
素イオンの注入か拡散によってチャネル・ストッパ区域
11を作る。チャネル・ストッパ区域11は、シリコン
基板lO内の隣り合わせるコレクタ区域を確実に分離し
て厚い酸化膜の寄生トランジスタが形成されないように
するものである。エピタキシィ表面13上には酸化シリ
コンと窒化シリコンから成る二重層が設けられ、窒化シ
リコン層の対応する構造化により続< LOGO3過程
又はそれに類似の過程に備える。このようにして作られ
た窒化シリコン構造をマスクとして使用し、活性トラン
ジスタ区域の分離に必要なフィールド酸化膜区域14を
作る。続いて窒化物/酸化物マスク層を除去する。フォ
トレジスト技術の実施後リン原子の注入又は拡散によっ
てコレクタ接続区域12を作る。
るアンチモン又はヒ素のイオン注入により埋込み形のコ
レクタ区域15が形成される。この埋込みコレクタ区域
15を含むシリコン基板10の表面にn−型ドープエピ
タキシィ層13を析出させる。シリコン基板10にホウ
素イオンの注入か拡散によってチャネル・ストッパ区域
11を作る。チャネル・ストッパ区域11は、シリコン
基板lO内の隣り合わせるコレクタ区域を確実に分離し
て厚い酸化膜の寄生トランジスタが形成されないように
するものである。エピタキシィ表面13上には酸化シリ
コンと窒化シリコンから成る二重層が設けられ、窒化シ
リコン層の対応する構造化により続< LOGO3過程
又はそれに類似の過程に備える。このようにして作られ
た窒化シリコン構造をマスクとして使用し、活性トラン
ジスタ区域の分離に必要なフィールド酸化膜区域14を
作る。続いて窒化物/酸化物マスク層を除去する。フォ
トレジスト技術の実施後リン原子の注入又は拡散によっ
てコレクタ接続区域12を作る。
900°Cから1100°Cの高温処理によってコレク
タ接続区域12を埋込みコレクタ区域15に達するまで
押し進める。
タ接続区域12を埋込みコレクタ区域15に達するまで
押し進める。
このようにして作られたコレクタ接続区域12、n−型
ドープ・エピタキシィN13およびフィルド酸化膜区域
14から成る表面50に第1ポリシリコン層3が設けら
れるで第3図)。この第1ポリシリコン層3は全面的に
設けられた後ホウ素イオン注入によりp゛導電型となる
。効果の点で同等な別の方法では、第1ポリシリコン層
3をドープ析出によって作る。
ドープ・エピタキシィN13およびフィルド酸化膜区域
14から成る表面50に第1ポリシリコン層3が設けら
れるで第3図)。この第1ポリシリコン層3は全面的に
設けられた後ホウ素イオン注入によりp゛導電型となる
。効果の点で同等な別の方法では、第1ポリシリコン層
3をドープ析出によって作る。
ドープ析出はイオン注入によるドーピングに比べて1つ
の工程段を節約できるという利点を持つ。
の工程段を節約できるという利点を持つ。
更に第1ポリシリコンI13のイオン注入によるドーピ
ングは、第1ポリシリコン層が薄いため低いエネルギー
をもって行わなければならないという欠点がある。低い
エネルギーでは注入イオンビーム強度が低くなり、処理
時間が長くなる。
ングは、第1ポリシリコン層が薄いため低いエネルギー
をもって行わなければならないという欠点がある。低い
エネルギーでは注入イオンビーム強度が低くなり、処理
時間が長くなる。
第1ポリシリコン層3の上には拡散障壁N4が設けられ
る。拡散障壁層4は導電性であって例えば窒化チタンか
ら成り、第1ポリシリコン層3に含まれるドーパントが
この層から上に向かって拡散するのを阻止する特性を示
す。拡散障壁層4の上にも金属ケイ化物層5が全面的に
設けられる。
る。拡散障壁層4は導電性であって例えば窒化チタンか
ら成り、第1ポリシリコン層3に含まれるドーパントが
この層から上に向かって拡散するのを阻止する特性を示
す。拡散障壁層4の上にも金属ケイ化物層5が全面的に
設けられる。
金属ケイ化物層5は例えばT a S i zから成る
。
。
金属ケイ化物層5の上には絶縁分離層6が設けられる。
フォト技術により絶縁分離層6、金属ケイ化物層5、拡
散障壁層4および第1ポリシリコン層3が異方性乾式エ
ンチングを含む複数の工程段において第3図に示すよう
に構造化される。この構造化はこれらの層3.4.5.
6が共通の垂直側面を示し、この多層構造の外側では表
面50が露出するように行われる。このように唯一回の
フォト技術によりエミッタ7と活性ベース1から成る活
性トランジスタ区域ならびに不活性ベースとその接続が
第1ポリシリコン層3、拡散障壁層4および金属ケイ化
物層5から成る多層構造によって画定される。
散障壁層4および第1ポリシリコン層3が異方性乾式エ
ンチングを含む複数の工程段において第3図に示すよう
に構造化される。この構造化はこれらの層3.4.5.
6が共通の垂直側面を示し、この多層構造の外側では表
面50が露出するように行われる。このように唯一回の
フォト技術によりエミッタ7と活性ベース1から成る活
性トランジスタ区域ならびに不活性ベースとその接続が
第1ポリシリコン層3、拡散障壁層4および金属ケイ化
物層5から成る多層構造によって画定される。
次に説明する公知技術(例えば欧州特許出願公開第02
26896号公報)により第3図に示した構造から作り
出されるバイポーラ・トランジスタ構造を第4図に示す
。
26896号公報)により第3図に示した構造から作り
出されるバイポーラ・トランジスタ構造を第4図に示す
。
チャネル・ストップ区域11、コレクタ接続区域12、
n−型ドープ・エピタキシャル成長区域13、フィール
ド酸化膜区域14および埋込みコレクタ区域15を含み
、第1ポリシリコン層3と拡散障壁層4と金属ケイ化物
層5と絶縁骨!!l116から成りベース接続区域を画
定する多層構造を備えるシリコン基板10の表面に側面
絶縁分離層20が形成され、多層構造の側面を完全に覆
う、側面絶縁分離層20は例えばSingから成る0次
いで第2ポリシリコン層8が全面的に析出する。
n−型ドープ・エピタキシャル成長区域13、フィール
ド酸化膜区域14および埋込みコレクタ区域15を含み
、第1ポリシリコン層3と拡散障壁層4と金属ケイ化物
層5と絶縁骨!!l116から成りベース接続区域を画
定する多層構造を備えるシリコン基板10の表面に側面
絶縁分離層20が形成され、多層構造の側面を完全に覆
う、側面絶縁分離層20は例えばSingから成る0次
いで第2ポリシリコン層8が全面的に析出する。
第2ポリシリコン層8がドーパントと共に析出しない場
合には続いてイオン注入工程段を実施する。
合には続いてイオン注入工程段を実施する。
フォト・レジスト技術により第2ポリシリコン層8が構
造化され、エミッタ接続区域22とコレクタ接続区域2
3が画定される。
造化され、エミッタ接続区域22とコレクタ接続区域2
3が画定される。
例えば5iOzから成る別の絶縁分離層51の析出後活
性エミッタ7と不活性ベース2が単一の拡散工程段にお
いて共通に作り出される。続くフォト技術によりエミッ
タ接続Eとコレクタ接続Kに対する接触孔が絶縁分離層
51にあけられ、ベース接MBに対する接触孔が絶縁分
離層51と絶縁分離層6にあけられる。これらの接触孔
の位置はそれぞれの回路の接続条件に適合させる。
性エミッタ7と不活性ベース2が単一の拡散工程段にお
いて共通に作り出される。続くフォト技術によりエミッ
タ接続Eとコレクタ接続Kに対する接触孔が絶縁分離層
51にあけられ、ベース接MBに対する接触孔が絶縁分
離層51と絶縁分離層6にあけられる。これらの接触孔
の位置はそれぞれの回路の接続条件に適合させる。
接触孔に対する金属化は標準工程段に従って実施される
。
。
エミッタ接続Eとコレクタ接続Kに対する接触抵抗を低
減させる1つの方法は、第2ポリシリコン層8の構造化
の後でこのn°型ポリシリコン構造上に自己整合形ケイ
化物層を作る処理過程を導入することである。その他の
過程は上記のものに対応する。
減させる1つの方法は、第2ポリシリコン層8の構造化
の後でこのn°型ポリシリコン構造上に自己整合形ケイ
化物層を作る処理過程を導入することである。その他の
過程は上記のものに対応する。
第1図はベース接続区域を含むバイポーラ・トランジス
タの部分断面を示し、第2図と第3図はこの発明による
ベース接続区域形成過程の2つの段階を示し、第4図は
この発明によるベース接続区域を含むバイポーラ・トラ
ンジスタ構造が1つの基板内に作られている状況を示す
断面図である。 10・・・シリコン基板 11・・・チャネル・ストッパ区域 12・・・コレクタ接続区域 13・・・n−型ドープ・エピタキシィ屡14・・・フ
ィールド酸化膜区域 15・・・埋込みコレクタ区域 IGI シ+□p+ +−,r:ゴ−。
タの部分断面を示し、第2図と第3図はこの発明による
ベース接続区域形成過程の2つの段階を示し、第4図は
この発明によるベース接続区域を含むバイポーラ・トラ
ンジスタ構造が1つの基板内に作られている状況を示す
断面図である。 10・・・シリコン基板 11・・・チャネル・ストッパ区域 12・・・コレクタ接続区域 13・・・n−型ドープ・エピタキシィ屡14・・・フ
ィールド酸化膜区域 15・・・埋込みコレクタ区域 IGI シ+□p+ +−,r:ゴ−。
Claims (1)
- 【特許請求の範囲】 (1)n型ドープ・コレクタ区域とコレクタ接続区域、
自己整合形エミッターベース区域、ドープされたポリシ
リコン層から成り不活性ベース領域とエミッタ領域とコ
レクタ接続区域の上方で直接基板上に設けられ接続を形
成する構造、ベース接触用としてポリシリコン構造の上
方に設けられた金属ケイ化物構造、マスキング層および
絶縁分離層としてのSiO_2層およびSiO_2層と
ポリシリコン層と金属ケイ化物層においての垂直エッチ
ング・プロフィルとを備え、n型ドープ・エミッタ区域
はp型ドープ・ベース区域の中央に設けられてエミッタ
区域の下に活性ベース領域とそれを環状に囲んで不活性
ベース領域が設けられているバイポーラ・トランジスタ
構造において、 a)ベース接続がポリシリコン層(3)、金属ケイ化物
層(5)およびSiO_2層(6)を含む多層構造とし
て形成され、ポリシリ コン層(3)と金属ケイ化物層(5)の間 に拡散障壁層(4)が設けられ、金属ケイ 化物層(5)の上にSiO_2層(6)が設けられてい
ること、 b)拡散障壁層(4)が導電材料から成り、その内部で
はポリシリコン層(3)から上 に向かってのp型ドーパントの拡散が不可 能であってポリシリコン層(3)内のp型 ドーパントの空乏化が避けられていること、c)ポリシ
リコン層(3)と拡散障壁層(4)と金属ケイ化物層(
5)が共通の垂直エッ チング・プロフィルを示し、その側面がSiO_2層(
6、20)で覆われていること、を特徴とするバイポー
ラ・トランジスタ構造。 2)ポリシリコン層(3)のドーパントがホウ素であり
、拡散障壁層(4)が窒化チタンから成ることを特徴と
する請求項1記載のバイポーラ・トランジスタ構造。 (3)金属ケイ化物層(5)がケイ化タンタルから成る
ことを特徴とする請求項1又は2記載のバイポーラ・ト
ランジスタ構造。 (4)次の工程段: a)シリコン基板(10)上にp^+導電型の第1ポリ
シリコン層(3)を全面的に形成 させた後、このポリシリコン層(3)の上 にこの層から上に向かうドーパント拡散を 阻止する導電性の拡散障壁層(4)を全面 的にとりつける、 b)拡散障壁層(4)の上に金属ケイ化物層(5)を全
面的にとりつける c)金属ケイ化物層(5)の上に酸化物層(6)を全面
的にとりつける、 d)フォトレジスト技術により第1ポリシリコン層(3
)、拡散障壁層(4)、金属ケ イ化物層(5)および酸化物層(6)を一 連の垂直エッチング・プロフィルを作る乾 式エッチングによりそれらが共通の垂直側 面を持ちベース区域を画定するように構造 化する、 によることを特徴とする請求項1ないし3の1つに記載
のバイポーラ・トランジスタ構造に対するベース接続区
域の製造方法。 (5)p^+導電型第1ポリシリコン層(3)がドープ
された析出によって作られることを特徴とする請求項4
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3817881 | 1988-05-26 | ||
| DE3817881.8 | 1988-05-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0220025A true JPH0220025A (ja) | 1990-01-23 |
Family
ID=6355160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1131247A Pending JPH0220025A (ja) | 1988-05-26 | 1989-05-24 | バイポーラ・トランジスタ構造 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0343563A3 (ja) |
| JP (1) | JPH0220025A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5132764A (en) * | 1991-03-21 | 1992-07-21 | Texas Instruments Incorporated | Multilayer base heterojunction bipolar transistor |
| CN115274554B (zh) * | 2022-06-22 | 2025-10-21 | 京东方科技集团股份有限公司 | 一种驱动电路的制作方法、驱动电路及显示模组 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4755476A (en) * | 1985-12-17 | 1988-07-05 | Siemens Aktiengesellschaft | Process for the production of self-adjusted bipolar transistor structures having a reduced extrinsic base resistance |
-
1989
- 1989-05-22 EP EP89109171A patent/EP0343563A3/de not_active Withdrawn
- 1989-05-24 JP JP1131247A patent/JPH0220025A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0343563A2 (de) | 1989-11-29 |
| EP0343563A3 (de) | 1990-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5541434A (en) | Semiconductor device incorporating a contact for electrically connecting adjacent portions within the semiconductor device | |
| CA1282872C (en) | Circuit containing integrated bipolar and complementary mos transistors on a common substrate | |
| US5374845A (en) | Process for reduced emitter-base capacitance in bipolar transistor | |
| JPS62588B2 (ja) | ||
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| US20030094669A1 (en) | Semiconductor device and manufacturing method for the same | |
| KR100282710B1 (ko) | 바이폴라 트랜지스터의 제조 방법 및 그 구조 | |
| JP2581652B2 (ja) | バイポ−ラ・トランジスタ構造の製造方法 | |
| JPH06342802A (ja) | 高性能半導体装置及びその製造方法 | |
| US4859630A (en) | Method of manufacturing a semiconductor device | |
| US6387769B2 (en) | Method of producing a schottky varicap | |
| KR970011641B1 (ko) | 반도체 장치 및 제조방법 | |
| JPH06104446A (ja) | 半導体装置 | |
| US4946798A (en) | Semiconductor integrated circuit fabrication method | |
| JPS63200568A (ja) | Cmos技術を用いたバイポーラ・トランジスタとその製造方法 | |
| US4721685A (en) | Single layer poly fabrication method and device with shallow emitter/base junctions and optimized channel stopper | |
| US4971929A (en) | Method of making RF transistor employing dual metallization with self-aligned first metal | |
| US6153919A (en) | Bipolar transistor with polysilicon dummy emitter | |
| US4247343A (en) | Method of making semiconductor integrated circuits | |
| KR100300892B1 (ko) | 반도체장치제조방법 | |
| JPH0220025A (ja) | バイポーラ・トランジスタ構造 | |
| JP3165715B2 (ja) | 半導体装置の製造方法 | |
| US5298779A (en) | Collector of a bipolar transistor compatible with MOS technology | |
| US4985367A (en) | Method of manufacturing a lateral transistor | |
| KR100774114B1 (ko) | 집적된 주입 논리 셀의 반도체 장치 및 그 제조 프로세스 |