JPH02202026A - バンプ電極を備える半導体装置の製造方法 - Google Patents

バンプ電極を備える半導体装置の製造方法

Info

Publication number
JPH02202026A
JPH02202026A JP1021857A JP2185789A JPH02202026A JP H02202026 A JPH02202026 A JP H02202026A JP 1021857 A JP1021857 A JP 1021857A JP 2185789 A JP2185789 A JP 2185789A JP H02202026 A JPH02202026 A JP H02202026A
Authority
JP
Japan
Prior art keywords
film
bump electrode
metal film
bimetal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1021857A
Other languages
English (en)
Other versions
JP2533634B2 (ja
Inventor
Izumi Okamoto
岡本 泉
Hiroshi Otani
弘 大谷
Tsuneto Sekiya
関谷 恒人
Hisashi Shirahata
白畑 久
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Panasonic Holdings Corp
Original Assignee
Fuji Electric Co Ltd
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Matsushita Electric Industrial Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP1021857A priority Critical patent/JP2533634B2/ja
Publication of JPH02202026A publication Critical patent/JPH02202026A/ja
Application granted granted Critical
Publication of JP2533634B2 publication Critical patent/JP2533634B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野〕 本発明は半導体装置とくに集積回路装置に外部との接続
用に設けられるバンプ電極に関する。
〔従来の技術〕
半導体装置とくに集積回路装置の表面から突出して設け
られるバンプ電極は、よく知られているようにボンディ
ング線用の接続パッドよりも小形に形成でき、かつ種々
の配線基板への実装に際してスペースと手間を省くこと
ができるので、外部との接続点数の多い場合や実装面積
を縮小したい用途向きの半導体チップに広く採用されて
いる。
第2図はこのバンプ電極の従来からの代表的な構造を示
すものである。
S積回路装置等の半導体基体1の表面は酸化膜2で覆わ
れ、その上に半導体基体1内に作り込まれた半導体層と
接続されたアルミ等の電極膜3が配設され、その上が窒
化シリコン等の保護膜4で覆われている。バンプ電極は
、この保i1膜4に明けた窓部で電極膜3と接続するよ
うに設けられるが、それ用の金属は電解めっき法により
選択的に成長させる要があるので、まず図示のようにそ
の下地膜として電解めっき時の電極とするチタン等の下
側金Jml15が電極l113に接続して設けられ、さ
らにその上に導電率の高いバラジニウム等の上側金属1
16が設けられる0次に、例えば金が上側金属膜6の上
に電解めっき法により所定の厚みに成長されてバンプ電
極7とされる。
上述のバンプ電極用金属の電解めっき時には、第1図(
61)に示すように下地膜としての上側金属膜6の方は
それに先立って図示の大きさにパターンニングされてい
るが、下側金属If!I5の方は保護膜4の全面を覆っ
ており、この下側金属1115をめっき電極としフォト
レジスト膜12をマスクとして、上側金属膜6の中央部
の上にバンプ電極7用の金属が選択的に電解めっきされ
る。この際、バンプ電極7の金属は主に図の上方に成長
するが、図示のように側方にも若干成長する。電解めっ
き後にフォトレジスト膜12を除去した上で、上側金属
膜6をマスクとして下側金属膜5をエツチングで除去す
ることによりバンプ電極7を電気的に相互分離する。こ
の結果、バンプ電極7は底部が上側金属膜6に接続され
た先太り形状となり、下側金属膜5と上側金属膜6は同
形状になる。
かかるバンプ電極を備えた半導体装置は、そのバンプ電
極7を配線基板やフィルムキャリアの導体と、所定の加
圧加温条件下ではんだ付けや圧接で接続することにより
実装される。
〔発明が解決しようとする課題〕
ところが、上述の従来構造のバンプ電極では、外部導体
との接続後にバンプ電極のチップへの付は根部が破損し
たり、その付近から外気が侵入して半導体装置の特性低
下を招いたりするトラブルが発生することがある。
バンプ電極の外部導体との接続は、バンプ電極が数10
〜too Is角の大きさの金バンプである時、ふつう
は450〜550℃の局部加熱下で、バンプ電極あたり
50〜150g程度の圧力を掛けるはんだ付けで行なわ
れる。従って、この際にバンプ電極の付は根部付近に熱
応力と機械応力とが同時に作用し得るのであるが、トラ
ブルが発生した半導体チップをよく観察して見ると、第
2図でBで示した個所の保護膜4にクラックや破断が認
められることが多く、問題の原因はこの部分に応力が集
中することあるものと考えられる。
本発明は、外部との接続時に応力の集中が起きないよう
にバンプ電極の構造を改良して、上述の問題を解決する
ことを目的とする。
〔課題を解決するための手段〕
この目的は本発明によれば、前述のように半導体装置の
表面を覆う保護膜に明けられた窓部に電極膜に導電接触
する下側金属膜とこれに接続する上側金属膜とを下地膜
として設け、上側金属膜に底部を接続するようにバンプ
電極用金属を設けてなるバンプ電極において、上側金属
膜の形状と大きさをバンプ電極の底部とほぼ同一に形成
し、下側金属膜を上側金rXrPiの周縁よりも外側に
はみ出すように形成することにより達成される。
上記の下側金属膜にはチタン、クロム、モリブデン等の
金属を、上側金属膜にはバラジュウム。
金、白金、m、m等の金属をそれぞれ用い、またバンプ
電極用金属としては金、銅等を用いるのが好適である。
また、上記構造のバンプ電極を製作する上では、下側金
属膜と上側金属膜をまず従来どおり同形状に形成した後
に、上側金属膜をバンプ電極用金属をマスクとしてエツ
チングすることにより、バンプ電極の底部と同じ形状と
大きさに形成するのが有利である。
〔作用〕
下側金属膜は電解めっき時の電極としての役目のほか、
それが接続される電極膜のアルミ等の原子の拡散に対す
るバリアメタルとしての役目をも兼ねているので、結果
的にはそれにチタン等の熱膨張係数が比較的小さな金属
が用いられ、上側金属膜にはバンプ電極用金属となじみ
がよくて導電率が高い貴金属等の熱膨張係数が比較的大
きな金属が用いられている。従って、両金属膜により一
種のバイメタルが構成されており、バンプ電極の接続時
の加熱や冷却に際してそれに熱応力ないし反りが発生す
る結果、その周縁部の下にある保護膜に局部的な押し下
げ力または引き上げ力が集中され、これに外部から加え
られる加圧力が重なって保護膜の上記特定個所にクラン
クや破壊が発生しやすくなるものと考えられる。
本発明ではこの点に着目して、上記構成にいうように下
側金属膜を上側金属膜の周縁よりも外側にはみ出すよう
に形成することにより、両金属膜で構成されるバイメタ
ル膜部の寸法を従来より小さくして、その内部熱応力や
反りの程度を減少させる。さらに、このバイメタル膜を
構成する上側金属膜を上記構成のようにバンプ電極の底
部とほぼ同一の形状と大きさに形成することによって、
バイメタル膜をバンプ電極用金属でいわば裏打ちして、
その内部応力を分散させて反りを発生しなくする。なお
、下側金属膜の上側金属膜の周縁からのはみ出し部は、
両金属膜で構成されるバイメタル部の周縁にまだ若干で
も発生しうる応力や外部から加えられる加圧力をできる
だけ分散させるともに、その保護膜との間の強い付着力
を利用してバンプ電極をその付は根部において支承する
役目を果たす。
〔実施例〕
第1図を参照しながら本発明の詳細な説明する。第1図
(a)には本発明によるバンプ電極の完成状態が、同図
ら)から(e)にはその製作途中の状態がそれぞれ示さ
れており、前に説明した第2図と同じ部分には同符号が
付されている。以下、その工程順に説明を進めることと
する。
第1図Φ)はバンプ電極を設ける前の半導体装置用チッ
プの状態を示す、半導体基体lの表面はl−前後の厚み
の酸化膜2で覆われ、その上に通常はアルミの1−強の
厚みの電極l113が配設され、さらにその全面上に通
例のように窒化シリコンからなる1〜1.5−の厚みの
保護膜4が被せられ、この保護膜4のバンプ電極を設け
るべき個所に電極膜3を露出させるように窓が例えば方
形のパターンで明けられている。
同図(C)の工程では、まず下側金属膜5として例えば
チタンが、保護膜4の全面を覆いかつその窓部内で電極
膜3と接続するように0.2〜0.5 ts程度の厚み
にスパッタ法等で被着され、その上に上側金属膜6とし
てバラジュウムが0.4−程度の厚みに、さらにこの例
では金膜6aが0.054程度の厚みにそれぞれスパッ
タ法等で全面被着される。最後のごく薄い金l116a
は、その上に成長されるバンプ電極用の金属であるこの
例では金との接続を良好にするためのもので、実質上は
上側金属11I6の一部をなすものである。
同図(6)の工程では、フォトプロセスで形成されたフ
ォトレジスト膜11をマスクとしてこの例では王水を用
いる化学エツチングにより、上述のようるパラジュウム
および金からなる上側金属膜6が例えば70xlO04
の寸法にパターンニングされ、下側金属膜5は次の工程
で電解めっき用電極として使用するために保護膜4の全
面を覆う元のままの状態で残される。
同図(e)の工程では、前述のようにバンプ電極7用の
金属が電解めっきされる。このため、まず前工程用のフ
ォトレジスト1ullを除去した後、別のフォトレジス
ト膜12を全面塗着し、フォトプロセスによって例えば
50x80amの窓を上側金属膜6の中央部上に明ける
。バンプ電極7用の金属はこの実施例では金であって、
下側金属膜5をめっき用の陰橿としフォトレジスト膜1
2をマスクとして、上述の窓部内の上側電極膜6上に金
を例えば10〜20IIsの厚みに成長させる。この際
、バンプ電極用の金属は図示のように側方にも上述のめ
つき厚みのふつう60〜70%程度成長される。
第1図(a)は本発明によるバンプ電極の完成状態を示
す、同図(e)の状態からこの完成状態にするには、ま
ず前工程用のフォトレジスト膜12を除去した上で、上
側金属膜6をマスクとして下側金属膜5用のこの例では
チタンをぶつ酸の希釈液等を用いる化学エツチングで除
去することにより、−旦従来と同じ構造の第2図の状態
とする。ついで、今度はバンプ電極7用の金をマスクと
して上側金属膜6を王水で化学エツチングし、そのバン
プ電極7の底部からはみ出している部分を取り除くこと
により、第1図(a)の完成状態とする。この際、エツ
チング温度に応じて王水を数倍程度に適宜希釈して、1
〜2分程度の時間内で上側金属膜6のエツチングされた
側面が図示のようにバンプ電極7の底部とほぼ同じ形状
と大きさに揃うようにするのがよい、なお、この上側金
属1116に対するエツチング時に、バンプ電極7用の
金も上側金属膜6の厚みと同程度エツチングされてその
表面の凹凸が若干多くなるが、バンプ電極としての機能
上はとくに差し支えはない。
下側金属膜5は、上の上側金属膜6のエツ、2グ後もも
ちろん第1図(e)ないし第2図の状nノtま残される
結果、バンプ電極の完成状態では上側金属膜6の周縁か
ら外側にこの例では片側で10゜程度はみ出すように形
成される。もっとも、この下側金属膜5と上側金属膜6
の寸法差はこれほど大きく取る必要はなく、ふつう下側
金属膜5の厚みの数倍〜10倍、この例では2〜5−程
度もあれば充分である。
このように完成されたバンプ電極を備える半導体装置は
、最後に熱処理を適宜族した上で使用に供される。この
半導体装置が集積回路装置である場合、用途に応じて数
十から数百価のバンプ電極を備えるいわゆるフリップチ
ップであって、その接続対象例えばフィルムキャリアに
担持された多数の導体に、多くの場合そのバンプ電極を
一斉にはんだ付けすることにより、所定の対象に実装さ
れる。このはんだ付けは、前述のようにふつうは450
〜550°Cの温度とバンプ電極あたり50〜150g
の加圧下で行なわれる。
フィルムキャリアの場合、相手導体はふつう銅箔で錫め
っきが施されており、バンプ電極用の例えば金はこの導
体と上の条件下で容易にはんだ付けできる。このはんだ
付は後の試用結果では、本発明によるバンプ電極の場合
、はんだ付は部の接続抵抗の異常上昇や半導体装置の特
性劣化は認められなかった。また、若干のサンプルに対
する観察結果では、はんだ付は時の溶融金属がバンプ電
極の付は根部に回っている場合があって、この部分の温
度がかなり上昇したことと推測されるが、下側金属膜5
の周縁部付近の保護膜4には、従来のようなりラックや
破損の異常発生はなんら認められなかった。
なお、以上の例では下側金属膜がチタン、上側金属膜が
バラジュウムと金、バンプ電極用金属が金とそれぞれし
たが、これらには前述のように種々の金属を適宜利用で
きる。また、実施例では下側金属膜の熱膨張係数が上側
金属膜より小さいが、これと逆の場合にももちろん本発
明を適用して所望の効果を上げることができる。
〔発明の効果〕
以上の説明のとおり本発明によれば、バンプ電極の下地
金属膜として半導体装置の表面を覆う保護膜に明けられ
た窓を介してその下の電極膜に導電接触する下側金属膜
とこれに接続する上側金属膜とを設け、下側金属膜に底
部を接続してバンプ電極用金属を設けるにあたって、下
側金属膜を上側金属膜の周縁よりも外側にはみ出すよう
に形成することにより、ふつう熱膨張係数が互いに異な
る両金属膜で構成されるバイメタル膜の寸法を縮小して
その内部熱応力や反りの程度を減少させ、かつこのバイ
メタル膜を構成する上側金属膜をバンプ電極の底部とほ
ぼ同一の形状と大きさに形成することにより、バイメタ
ル膜をバンプ電極用金属で裏打ちしその内部応力を分散
させて反りを実際上発生しなくする。このため、バンプ
電極を外部と接続する際の加熱や冷却に際して、バンプ
電極の付は根部の周縁下の保護膜に従来のように応力が
集中せず、従ってクランクや破壊の発生を有効に防止す
ることがでへる。
また、両金属膜で構成されるバイメタル膜の周縁部にま
だ若干応力が発生し、ないし接続時の外部加圧力による
応力がこれに加わっても、それらは下側金属膜の上側金
属膜の周縁からのはみ出し部により分散され、保護膜の
特定部への応力集中が回避される。さらに、この下側金
属膜のはみ出し部の保護膜との強い付着力を利用して、
バンプ電極をその付は根部において支承させてバンプ電
極の機械強度を向上することができる。
このように本発明では、バンプ電極の外部との接続の際
の加熱および加圧に基づく応力を減少させかつその局部
集中を緩和することにより、バンプ電極のチップへの付
は根部が破損したり、そこから外気が侵入して半導体装
置の特性低下を招いたりするトラブルを未然に防止でき
る。なお、本発明の実施にはエツチングを1工程追加す
る要があるが、このためのフォトプロセスは不要で、従
ってそれに要する手間はごく僅かなので、最低の費用増
により半導体装置の信鯨性を格段に向上する上述の効果
を得ることができる。
【図面の簡単な説明】
第1図が本発明に関し、本発明による半導体装置用バン
プ電極の実施例を完成状態および製作途中の状態で示す
部分拡大断面図である。第2図は従来のバンプ電極の構
造と本発明によるバンプ電極の製作途中の1状態を合わ
せて示す部分拡大断面図である6図において、 1:半導体装置の基体、2:酸化膜、3:電極膜、4:
保護膜、5:下側金属膜、6:上側金属膜、6a:上側
金属膜の一部としての金膜、7:バンプ電極用金属、1
1:エツチング用フォトレジスト膜、12:電解めっき
用フォトレジスト膜、B:保護膜のクランクないし破損
個所、である。 第11

Claims (1)

    【特許請求の範囲】
  1. 半導体装置の表面を覆う保護膜に明けられた窓を介して
    その下の電極膜に導電接触する下側金属膜とこれに接続
    する上側金属膜とを下地膜として設け、上側金属膜に底
    部を接続してバンプ電極用金属を設けてなるものにおい
    て、上側金属膜の形状と大きさをバンプ電極の底部とほ
    ぼ同一に形成し、下側金属膜を上側金属膜の周縁よりも
    外側にはみ出すように形成したことを特徴とする半導体
    装置用バンプ電極。
JP1021857A 1989-01-31 1989-01-31 バンプ電極を備える半導体装置の製造方法 Expired - Lifetime JP2533634B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1021857A JP2533634B2 (ja) 1989-01-31 1989-01-31 バンプ電極を備える半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1021857A JP2533634B2 (ja) 1989-01-31 1989-01-31 バンプ電極を備える半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH02202026A true JPH02202026A (ja) 1990-08-10
JP2533634B2 JP2533634B2 (ja) 1996-09-11

Family

ID=12066789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1021857A Expired - Lifetime JP2533634B2 (ja) 1989-01-31 1989-01-31 バンプ電極を備える半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2533634B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
JPS61134063A (ja) * 1984-12-05 1986-06-21 Nec Corp 半導体装置
JPS63272055A (ja) * 1987-04-30 1988-11-09 Fujitsu Ltd 半導体装置とその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59117135A (ja) * 1982-12-24 1984-07-06 Hitachi Ltd 半導体装置の製造方法
JPS61134063A (ja) * 1984-12-05 1986-06-21 Nec Corp 半導体装置
JPS63272055A (ja) * 1987-04-30 1988-11-09 Fujitsu Ltd 半導体装置とその製造方法

Also Published As

Publication number Publication date
JP2533634B2 (ja) 1996-09-11

Similar Documents

Publication Publication Date Title
EP0061863A1 (en) Method of connecting metal leads with electrodes of semiconductor device and metal lead
EP1020903A1 (en) A semiconductor device using a lead frame and its manufacturing method
US4032058A (en) Beam-lead integrated circuit structure and method for making the same including automatic registration of beam-leads with corresponding dielectric substrate leads
JPH0332914B2 (ja)
JP2653179B2 (ja) 集積回路装置用バンプ電極の製造方法
US5072873A (en) Device for solder removal
JPH02202026A (ja) バンプ電極を備える半導体装置の製造方法
KR0165883B1 (ko) 테이프 자동화 본딩 프로세스용의 금/주석 공정 본딩
JPH0758112A (ja) 半導体装置
JP3050172B2 (ja) フリップチップicの検査方法及び検査用基板
JPH03101234A (ja) 半導体装置の製造方法
JP3548814B2 (ja) 突起電極の構造およびその形成方法
JP2974840B2 (ja) 半導体素子の実装方法
JP3297717B2 (ja) 半導体装置の電極形成方法
JP2001210676A (ja) 半導体装置およびその製造方法
JPH05218268A (ja) 半導体装置
JP3351878B2 (ja) 半導体装置およびその製造方法
US6602431B2 (en) Enhancements in sheet processing and lead formation
JPH088352A (ja) 半導体装置および半導体実装基板の製造方法
JPH09186190A (ja) 突起電極の構造およびその形成方法
WO1992011743A2 (en) An interconnect structure for connecting electronic devices
JPS5949719B2 (ja) 混成集積回路装置
JPS6342407B2 (ja)
JPS644341B2 (ja)
JP2000031146A (ja) 半導体装置およびその製造方法