JPH022031A - サーマルヘッド回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、文字、図形出力機器として用いられる感熱記
録式印字装置のサーマルヘッド回路に関する。

〔発明の概要〕

本発明はサーマルヘッド回路を、発熱抵抗体、発熱抵抗
体ドライバ、シフトレジスタ、ゲート回路から構成し、
各発熱抵抗体が発生する熱量に相当するデータを個々の
発熱抵抗体毎に外部より受けとり、ゲート回路を用いて
、前記データを発熱抵抗体の通電時間として変換し、発
熱抵抗体の駆動を行ない、発熱量を制御するようにした
ものである。

〔従来の技術〕

従来、第３図に示すように、発熱抵抗体１４、発熱抵抗
体ドライバ１０、レジスタ９、シフトレジスタ８からな
ってる。第４図に従い動作を説明する。

印字データ２は、発熱抵抗体１４、（Ｒ１５からＲＯ）
を通電するか、しないか（今後発熱抵抗体に通電する場
合はオン、しない場合はオフと書く）を意味づけな信号
であり、明々の発熱抵抗体１４　（Ｒ１５〜ＲＯ）に対
応し、時間的に順次送られてくる。前記印字データ２は
、データシフトクロック１に同期して、シフトレジスタ
８に読み込まれる。第３図の従来例では４ビツトのシフ
トレジスタを４個接続し、１６個の発熱抵抗体（Ｒ１５
からＲＯ）を駆動するよう構成されている。

これらの接続は、サーマルヘッド回路として発熱抵抗体
の数にかかわらす公知である。印字データ２が読み込ま
れると、データラッチ３を制御し読み込まれた印字デー
タ２をレジスタ９へ移す、この時点で、今読み込んだ印
字データ２の次に印字すべき印字データを読み込み開始
する。この動作は第・１図、Ｔ２期間に示されている。

前記期間中に印字ストローブ０〜３を制御し、レジスタ
９に移された印字データに従って、発熱抵抗体ドライバ
１０は、該当する１発熱抵抗体、１４（Ｒ１５〜ＲＯ）
をオン、オフする。第４図において、印字ス１〜ローブ
Ｏ〜３が時間的に重ならす制御されているか、これは同
時に全ての発熱抵抗体１４（Ｒ１５〜ＲＯ）を制御する
ことにより生ずる、発熱抵抗体の駆動電流の集中を回避
するためである。

〔発明か解決しようとする課題〕

従来のサーマルヘッド回路は発熱抵抗体を駆動する情報
として、個々の発熱抵抗体の通電を意味づけな印字デー
タのみを用いていた、このため、同時に駆動される発熱
抵抗体の発熱量は同一であった。このためサーマルヘッ
ドの蓄熱現象により、過去の印字データにより個々の発
熱抵抗体の蓄熱状態が異っても、これらの状態に対応し
た発熱量を個別に制御することができず、良好な印字動
作を行なうことが困難であった。又昇華性染料等を用い
て、発熱量により、発色状態を制御し連結階調画像を印
字する場合は、従来技術では印字データ処理か複雑であ
ったり良好な印字特性を実現することが困難な場合が少
なくなかった。

〔課題を解決するための手段〕

従来の問題点を解決するために、本発明は発熱抵抗体、
発熱抵抗体ドライバ、ゲート回路、シフトレジスタ、と
いう構成からなっている。

〔作用〕

１個の発熱抵抗体の発熱量に相当する重み付けをされた
印字データか、シフトレジスタに読み込よれる。読み込
まれた前記印字データは、シリアルパラレル変換され、
ゲート回路へ入力され、データロープ信号により内部に
保持される。前記ゲート回路は保持された印字データに
対し、入力されたカウントパルスを計数し、これを入力
されたデータと比較する。カウントパルス数が保持され
たデータに達すると計数動作を中止する。この間ゲート
信号を出力する。ゲート信号は発熱抵抗体ドライバに入
力され、前記発熱抵抗体ドライバ回路は前記ゲート信号
に応じて発熱抵抗体を駆動する。

〔実施例〕

以下本発明の実施例を図面に従って、説明する。

第１図において、・シフトレジスタ１５は、１６ビツト
のシリアル入力、パラレル、シリアル出力シフトレジス
タである。＠々の発熱抵抗体の発熱量を４桁の２進数と
して印字データ２がデータシフトクロック１に同期して
シフトレジスタ１５に読み込む。読み込まれた印字デー
タはシリアルパラレル変換され、各発熱抵抗体に対し、
４ビツトのゲート時間データとして出力され、ゲート回
路１１ヘデータロード１２により入力される。′ゲート
回路１１は、４桁の２進化データに対しゲート時間を計
数し制御するためのゲート機能を４回路内蔵している。

入力された４組のゲート時間データは、カウントパルス
１３が入力されると計数され、ゲート回路１１の出力信
号（Ｇ、〜Ｇ、）はそれぞれゲート時間データに応じた
時間だけ、出力される。前記出力信号（Ｇ、〜Ｇｉ）は
全ての発熱抵抗体ドライバ１０に接続されているが、印
字ストローブ０〜３が入力されたもののみ発熱抵抗体を
駆動する。以下、第１図、第２図に従って動作を詳述す
る。

印字データ２、上の印字データｒ３は、データシフトク
ロックｔｏ、ｔｌ、Ｒ２、ｔ３に同期して発熱抵抗体１
４に於けるＲ３の発熱量として、４ビツト分がシフトレ
ジスタ１５に読み込まれる。

同様に発熱抵抗体１４におけるＲ２、Ｒ１、ＲＯに対応
する発熱量が順次、データシフトクロック、ｔ４〜ｔ１
５に同期して全て読み込まれる。

こうして、Ｒ３−Ｒ４の４個分に相当する発熱量データ
が読み込まれると、データロード信号ｔＬが出力され、
前記データはシリアルパラレル変換され、ゲート回路１
１の入力端子Ｄｏ−＝Ｄ３へ入力され、内部に保持され
る。７３期間に行なわれる動作は発熱抵抗体１４に於け
るＲ３、Ｒ２、Ｒ１、ＲＯに対応するデータの読み込み
の他、即にゲート回路１１に読み込まれた、発熱抵抗体
１４、に於ける、Ｒ７、Ｒ６、Ｒ５、Ｒ３に対応するデ
ータに対し、ゲート信号か出力されるが、本動作につい
ては、発熱抵抗体１４に於ける、Ｒ３、Ｒ２、Ｒ１、Ｒ
Ｏに対して読み込まれたデータをＴ４期間にゲート信号
として出力する場合を述べる。

データロード１２）こロード信号ｔＬ　（Ｔ４期間の開
始）が出力されると、ゲート回路１１は、第２図中、Ｔ
４期間に於ける、カウンタゲート出力を、それぞれの発
熱抵抗体に対し、カウンタゲート出力Ｇ３はＲ３に対し
て、以下同様に、Ｇ２はＲ２に、Ｇ１はＲ１に、Ｇｏは
ＲＯに対して出力される。

データロード１２にロード信号ｔＬが出力されると前記
動作と件にカウントパルス１３上に計数のためのパルス
（ｔｃｏ、ｔｃｌ〜）が出力されゲート回路１１は、カ
ウントパルス１３を計数する。これら計数動作によるゲ
ート信号の発生は、本発明のサーマルヘッド駆動回路に
よらず、一般のタイミングパルス発生のための手段とし
て公知であるので、計数動作の詳細は述べず、第２図に
動作に関し説明する。

カウントパルス１３上に、ｔｃ５が出力されると、（Ｒ
３）に対する、カウンタゲートＧ３か出力されなくなる
が、これは発熱抵抗体１４に於ける、Ｒ３のデータとし
て読み込まれた値と、カウント数が一致したためである
。以下同様にｔｃとなるカウントパルスで、カウンタゲ
ート出力Ｇ２が、ｔｃｌｌでＧ１が、ｔｃ１３でＧＯか
それぞれ出力を中止する。結果として個々の発熱抵抗体
に対応して読み込まれた印字データに対応し、カウンタ
ゲート出力信号の出力時間が決められる。

カウンタゲート出力ＧＯ〜Ｇ３は、４個の発熱抵抗体ド
ライバ１０に入力されている。これらの発熱抵抗体ドラ
イバ１０が、発熱抵抗体１４を駆動するのは印字ストロ
ーブ０・−３，４〜７が出力された場合のみであり、Ｔ
４期間に於いては印字ストローブ０．４のみが出力され
、発熱抵抗体１４に於ける、ＲＯｌＲｌ、Ｒ２、Ｒ３が
駆動される。

Ｔ４期間は、上に述べたカウンタゲート出力の制御だけ
でなく、次に印字すべき印字データｒ１５、ｒｌ４、ｒ
ｌ３、ｒｌ２の読み込みを行なう。

これらの動作は、印字データ、ｒ３、ｒ２、ｒｌ、ｒｏ
に関し説明した通りである。

以上のように順次、印字データを読み込み、発熱抵抗体
１４を駆動、する。

本実施例において、第１図に示すシフトレジスタは１６
ビツトのものであったが、必要に応じ、桁数を増減して
よい。又ゲート回路１１は、４桁の２進数に対しパルス
を計数するものであるが、桁数、及びデータの表現は必
要に応じ変えてもよい、ゲート回路は、カウンタ回路及
びゲート信号を出力する論理回路から構成されていても
よい。

〔発明の効果〕

以上の説明から明らかなように、本発明によれば、個々
の発熱抵抗体ごとに異なる通電時間を与え発熱量を制御
し、個々の発熱抵抗体の蓄熱状態に応じた発熱量を与え
良好なる印字を行なう特徴を有する６

【図面の簡単な説明】

第１図は本発明の実施例を示すブロック図、第２図は、
実施例のタイミング図、第３図は従来例を示すブロック
図、第４図は、従来例を示すタイミング図である。 ８．１５・・・シフ１〜レジスタ ９・・・・・・レジスタ １０・・・・・・発熱抵抗体ドライバ １１・・・・・・ゲート回路 以　　上

Claims (1)

【特許請求の範囲】
1. 発熱抵抗体と、該発熱抵抗体に通電情報を出力するシフ
   トレジスタと、前記発熱抵抗体とシフトレジスタとの間
   にあり、該シフトレジスタからの出力を受けて前記発熱
   抵抗体を選択駆動する発熱抵抗体ドライバとを有するサ
   ーマルヘッドの発熱駆動回路において、前記シフトレジ
   スタと発熱抵抗体ドライバとの間に、個々の発熱抵抗体
   の通電時間を変え、発熱抵抗体の発熱量を制御するゲー
   ト回路を設けた事を特徴とするサーマルヘッド回路。