JPH02205123A - 衛星回線シミュレータ - Google Patents
衛星回線シミュレータInfo
- Publication number
- JPH02205123A JPH02205123A JP2487289A JP2487289A JPH02205123A JP H02205123 A JPH02205123 A JP H02205123A JP 2487289 A JP2487289 A JP 2487289A JP 2487289 A JP2487289 A JP 2487289A JP H02205123 A JPH02205123 A JP H02205123A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- circuits
- interface
- delay circuits
- variable delay
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 abstract description 12
- 238000011156 evaluation Methods 0.000 abstract description 7
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Radio Relay Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は衛星回線シミュレータに関し、特にディジタル
衛星通信システムにおける衛星回線シミュレータに関す
る。
衛星通信システムにおける衛星回線シミュレータに関す
る。
衛星回線を介して行うデータ通信においては、相互に通
信する２地球局間に約０．５秒の伝搬遅延時間があるた
め、この伝搬遅延時間を考慮して通信プロトコルを確立
する必要がある。そのために、シミュレータによる通信
プロトコルの評価試験が行われる。
信する２地球局間に約０．５秒の伝搬遅延時間があるた
め、この伝搬遅延時間を考慮して通信プロトコルを確立
する必要がある。そのために、シミュレータによる通信
プロトコルの評価試験が行われる。
従来、かかる評価試験において衛星回線をシミュレーシ
ョンするのに、ベースバンド？ｆ）、ＩＰ帯あるいはＲ
Ｆ帯で遅延回路を介して折返した衛星通信地球局装置が
使用されていた。
ョンするのに、ベースバンド？ｆ）、ＩＰ帯あるいはＲ
Ｆ帯で遅延回路を介して折返した衛星通信地球局装置が
使用されていた。
従来は、通信プ四トコルの評価試験の都度、上述したよ
うに衛星通信地球局装置と遅延回路とを組合せて試験環
境を設定しているので、特に１局対複数局の場合、装置
構成が大掛りになり、又、使勝手が悪いという問題点が
ある。
うに衛星通信地球局装置と遅延回路とを組合せて試験環
境を設定しているので、特に１局対複数局の場合、装置
構成が大掛りになり、又、使勝手が悪いという問題点が
ある。
本発明の目的は、１局対複数局の場合も含んで、通信プ
ロトコルの評価試験等における試験環境を簡単に設定で
きる衛星回線シミュレータを提供することにある。
ロトコルの評価試験等における試験環境を簡単に設定で
きる衛星回線シミュレータを提供することにある。
本発明の衛星回線シミュレータは、データ信号をそれぞ
れ指定された時間遅延させる複数対の可変遅延回路と、
これら可変遅延回路のそれぞれの対の一方から入力した
データ信号の論理和を出力する論理回路と、データ信号
を分岐して前記可変遅延回路のそれぞれの対の他方へ出
力する分岐回路とを備えている。
れ指定された時間遅延させる複数対の可変遅延回路と、
これら可変遅延回路のそれぞれの対の一方から入力した
データ信号の論理和を出力する論理回路と、データ信号
を分岐して前記可変遅延回路のそれぞれの対の他方へ出
力する分岐回路とを備えている。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例を示すブロック図である。
第１図に示す実施例は、それぞれインタフェース規格Ｒ
８２３２Ｃでデータ処理装置・データ端末等に接続され
る最大８局の子局及び１局の親局からなる衛星通信シス
テムの試験環境を設定できるように、インタフェース回
路１１〜１８と、プログラマブル遅延回路２１〜２８と
、ディジタルスイッチ３１〜３８と、ＯＲ回路４ｏと、
分岐回路５０と、インタフェース回路６０と、クロック
発生器７０とを備えて構成されている。
８２３２Ｃでデータ処理装置・データ端末等に接続され
る最大８局の子局及び１局の親局からなる衛星通信シス
テムの試験環境を設定できるように、インタフェース回
路１１〜１８と、プログラマブル遅延回路２１〜２８と
、ディジタルスイッチ３１〜３８と、ＯＲ回路４ｏと、
分岐回路５０と、インタフェース回路６０と、クロック
発生器７０とを備えて構成されている。
インタフェース回路１１〜１８及び６０は外部に接続さ
れるデータ処理装置・データ端末等と装置内部との物理
的インタフェースをとる部分であり、Ｒ８２３２Ｃで規
定される信号レベルとＴＴＬレベルとの変換を行う。
れるデータ処理装置・データ端末等と装置内部との物理
的インタフェースをとる部分であり、Ｒ８２３２Ｃで規
定される信号レベルとＴＴＬレベルとの変換を行う。
プラグラマプル遅延回路２１〜２８はそれぞれ１対の可
変遅延回路であり、各可変遅延回路はクロック発生器７
０から供給されるクロックで動作するメモリによって実
現されている。遅延時間の可変範囲は０〜１ｓであり、
それぞれディジタルスイッチ３１〜３８によって１０ｍ
ｓ単位で設定できる。
変遅延回路であり、各可変遅延回路はクロック発生器７
０から供給されるクロックで動作するメモリによって実
現されている。遅延時間の可変範囲は０〜１ｓであり、
それぞれディジタルスイッチ３１〜３８によって１０ｍ
ｓ単位で設定できる。
シミュレーションにおける子局側のデータ機器が出力し
たデータ信号は、インタフェース回路１１（ｉは１〜８
の整数）においてＴＴＬレベルに変換され、プログラマ
ブル遅延回路２１においてディジタルスイッチ３１から
指定した時間だけ遅延され、他のプログラマブル遅延回
路が出力した子局側からのデータ信号とＯＲ回路４０に
おいて合成され、更に、インタフェース回路６０におい
”ＣＲ３２３２Ｃの信号レベルに変換されて親局側のデ
ータ機器へ出力される。
たデータ信号は、インタフェース回路１１（ｉは１〜８
の整数）においてＴＴＬレベルに変換され、プログラマ
ブル遅延回路２１においてディジタルスイッチ３１から
指定した時間だけ遅延され、他のプログラマブル遅延回
路が出力した子局側からのデータ信号とＯＲ回路４０に
おいて合成され、更に、インタフェース回路６０におい
”ＣＲ３２３２Ｃの信号レベルに変換されて親局側のデ
ータ機器へ出力される。
一方、親局側のデータ機器が出力したデータ信号は、イ
ンタフェース回路６０でＴＴＬレベルに変換され、分岐
回路５０において８分岐されてプログラマブル遅延回路
２１〜２８に入力され、それぞれ遅延された後、インタ
フェース回路１１〜１８でＲ８２３２Ｃの信号レベルに
変換されて各子局側のデータ機器へ出力される。
ンタフェース回路６０でＴＴＬレベルに変換され、分岐
回路５０において８分岐されてプログラマブル遅延回路
２１〜２８に入力され、それぞれ遅延された後、インタ
フェース回路１１〜１８でＲ８２３２Ｃの信号レベルに
変換されて各子局側のデータ機器へ出力される。
第１図に示す実施例は物理レベルのインタフェースをＲ
８２３２Ｃによって実現しているが、シミュレーション
するシステムのインタフェース条件にあわせてインタフ
ェース回路１１〜１８及び６０を交換することにより、
インタフェース規格Ｒ８４２２Ａ、Ｒ８４８５，Ｒ８４
４９等にも対応することができる。
８２３２Ｃによって実現しているが、シミュレーション
するシステムのインタフェース条件にあわせてインタフ
ェース回路１１〜１８及び６０を交換することにより、
インタフェース規格Ｒ８４２２Ａ、Ｒ８４８５，Ｒ８４
４９等にも対応することができる。
以上説明したように本発明は、複数対の可変遅延回路な
らびに論理和回路及び分岐回路を備えることにより、１
局対複数局の場合をも含んで通信プロトコルの評価試験
等における試験環境を簡単な回路構成で、かつ、簡単な
操作で設定できる効果がある。
らびに論理和回路及び分岐回路を備えることにより、１
局対複数局の場合をも含んで通信プロトコルの評価試験
等における試験環境を簡単な回路構成で、かつ、簡単な
操作で設定できる効果がある。
第１図は本発明の一実施例を示すブロック図である。
１１〜１８・・・・・・インタフェース回Ｌ２１〜２８
・・・・・・プログラマブル遅延回路、３１〜３８・・
・・・・ディジタルスイッチ、４０・・・・・・ＯＲ回
路、５０・・・・・・分岐回路、６０・・・・・・イン
タフェース回路、７０・・・・・・クロック発生器。 代理人 弁理士 内 原 晋
・・・・・・プログラマブル遅延回路、３１〜３８・・
・・・・ディジタルスイッチ、４０・・・・・・ＯＲ回
路、５０・・・・・・分岐回路、６０・・・・・・イン
タフェース回路、７０・・・・・・クロック発生器。 代理人 弁理士 内 原 晋
Claims (1)
- データ信号をそれぞれ指定された時間遅延させる複数対
の可変遅延回路と、これら可変遅延回路のそれぞれの対
の一方から入力したデータ信号の論理和を出力する論理
回路と、データ信号を分岐して前記可変遅延回路のそれ
ぞれの対の他方へ出力する分岐回路とを備えたことを特
徴とする衛星回線シミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2487289A JPH02205123A (ja) | 1989-02-03 | 1989-02-03 | 衛星回線シミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2487289A JPH02205123A (ja) | 1989-02-03 | 1989-02-03 | 衛星回線シミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205123A true JPH02205123A (ja) | 1990-08-15 |
Family
ID=12150297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2487289A Pending JPH02205123A (ja) | 1989-02-03 | 1989-02-03 | 衛星回線シミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205123A (ja) |
-
1989
- 1989-02-03 JP JP2487289A patent/JPH02205123A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11095378B2 (en) | Wireless channel monitoring and simulation device with multi-input multi-output | |
| ATE7439T1 (de) | Verfahren zum funktionsfaehighalten einer digitalen nachrichtenuebertragungseinrichtung und anwendung desselben. | |
| ES8501191A1 (es) | Perfeccionamientos en un circuito de pruebas de un sistema de conmutacion | |
| CN103869242B (zh) | 一种智能变电站继电保护装置整组同步试验系统 | |
| KR830008574A (ko) | 동기화 회로(synchronizing circuiu) | |
| US7184720B2 (en) | Method and device for simulating radio channel | |
| CN105337677A (zh) | 一种高带宽大规模mimo信道模拟的方法与装置 | |
| KR960015214A (ko) | 단일 클럭 에지 기본시스템을 사용하는 다중-위상 클럭설계의 시뮬레이션 시스템 | |
| JPH02205123A (ja) | 衛星回線シミュレータ | |
| NL8003101A (nl) | Simulator voor het testen van randapparatuur van een datacommunicatenetwerk. | |
| JP3006008B2 (ja) | 擬似パターン発生・確認回路 | |
| JP2001160789A (ja) | フェージングシミュレータ | |
| JPS6256046A (ja) | 通信制御装置の試験方法 | |
| JP3456510B2 (ja) | 擬似累積クロストーク発生装置および該装置を用いた受信回路評価装置 | |
| SU413498A1 (ja) | ||
| KR960027475A (ko) | 동기 및 루프스위칭회로 | |
| CN111294120A (zh) | 用于实现信道模拟器上下行链路一致的逻辑电路结构系统 | |
| JP3005997B2 (ja) | 同期多重方式 | |
| JPH01158862A (ja) | 遠隔試験方式 | |
| JPH01203984A (ja) | 半導体デバイス試験機のテスト信号送出方法 | |
| KR970056084A (ko) | 이동통신용 기저대역 페이딩 ch 모의실험 장치 | |
| JPH0784900A (ja) | Ｃｔｃチャネル装置の試験装置 | |
| JPS60254950A (ja) | 制御情報検出方式 | |
| JPH0759004B2 (ja) | 加入者系模擬装置 | |
| JPS5567265A (en) | Test system of automatic calling circuit |