JPH02205942A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH02205942A JPH02205942A JP1024831A JP2483189A JPH02205942A JP H02205942 A JPH02205942 A JP H02205942A JP 1024831 A JP1024831 A JP 1024831A JP 2483189 A JP2483189 A JP 2483189A JP H02205942 A JPH02205942 A JP H02205942A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- register
- instruction execution
- content
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Advance Control (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は命令を先取りする命令取り出しステージと該命
令を実行する命令実行ステージのそれぞれの制御ステー
ジが並列に動作する情報処理装置に関する。
令を実行する命令実行ステージのそれぞれの制御ステー
ジが並列に動作する情報処理装置に関する。
従来より、情報処理装置の性能を評価するための手法と
して命令ミックスを使用した性能評価方法が知られてい
る。命令ミックスは特定の実行環境毎に定義され、命令
毎の出現頻度を全体の合計が１となるように正規化され
た値である。すなわち命令ミックスには出現する命令毎
に重みづけされた値が決められており、各命令の実行時
間にそれぞれの命令に対応する重みづけされた値を掛は
合わせ、それらを合計することにより１命令当りの平均
命令実行時間ｇｏを求めることができる。命令ミックス
のうち特に有名なものに科学技術計算環境向の５ｃｉｅ
ｎｔｉｆｉｃ Ｇｉｂｓｏｎ Ｍｉｘ （ＳＧＭ）や事
務処理環境向のＢｕｓｉｎｅｓｓ Ｇｉｂｓｏｎ Ｍｉ
ｘ （ＢＧＭ）がある。
して命令ミックスを使用した性能評価方法が知られてい
る。命令ミックスは特定の実行環境毎に定義され、命令
毎の出現頻度を全体の合計が１となるように正規化され
た値である。すなわち命令ミックスには出現する命令毎
に重みづけされた値が決められており、各命令の実行時
間にそれぞれの命令に対応する重みづけされた値を掛は
合わせ、それらを合計することにより１命令当りの平均
命令実行時間ｇｏを求めることができる。命令ミックス
のうち特に有名なものに科学技術計算環境向の５ｃｉｅ
ｎｔｉｆｉｃ Ｇｉｂｓｏｎ Ｍｉｘ （ＳＧＭ）や事
務処理環境向のＢｕｓｉｎｅｓｓ Ｇｉｂｓｏｎ Ｍｉ
ｘ （ＢＧＭ）がある。
一般に、情報処理装置の性能は１命令当りの平均実行時
間ｇにより評価される。この１命令当りの平均実行時間
ｇは前述の命令ミックスにより計算された平均命令実行
時間値ｇｏ以外に、キャッシュメモリにデータが存在し
ないことによる１命令当りの平均遅れ時間△ｔ１、仮想
アドレスを実アドレスに変換するためのアドレス変換バ
ッファ（ＴＬＢ）に、必要とするアドレスの変換対が登
録されていないことによる１命令当りの平均遅れ時間△
ｔ２、およびその他の遅れ時間Δｔ３を含んでいる。し
たがって ｇ＝ｇｏ＋△ｔ１＋△ｔ２＋△ｔ３ が成立する。
間ｇにより評価される。この１命令当りの平均実行時間
ｇは前述の命令ミックスにより計算された平均命令実行
時間値ｇｏ以外に、キャッシュメモリにデータが存在し
ないことによる１命令当りの平均遅れ時間△ｔ１、仮想
アドレスを実アドレスに変換するためのアドレス変換バ
ッファ（ＴＬＢ）に、必要とするアドレスの変換対が登
録されていないことによる１命令当りの平均遅れ時間△
ｔ２、およびその他の遅れ時間Δｔ３を含んでいる。し
たがって ｇ＝ｇｏ＋△ｔ１＋△ｔ２＋△ｔ３ が成立する。
情報処理装置の性能評価を行う場合、実際の装置上でプ
ログラムを走行させ、そのときに性能に関連するさまざ
まなパラメータたとえばＣＰｕビジー率、実行命令数、
キャッシュミス回数などが得られればト記のｇの値に占
めるそれぞれの要因の割合を知ることができる。したが
って、従来の情報処理装置には、上記性能に関連するさ
まざまなパラメータを測定するための機能が組み込まれ
ていることが多い。たとえばｇ、△ｊｌ＋△ｔ２は下記
のパラメータおよび計算式により計算できる。
ログラムを走行させ、そのときに性能に関連するさまざ
まなパラメータたとえばＣＰｕビジー率、実行命令数、
キャッシュミス回数などが得られればト記のｇの値に占
めるそれぞれの要因の割合を知ることができる。したが
って、従来の情報処理装置には、上記性能に関連するさ
まざまなパラメータを測定するための機能が組み込まれ
ていることが多い。たとえばｇ、△ｊｌ＋△ｔ２は下記
のパラメータおよび計算式により計算できる。
ｇ＝全実行時間／実行命令数
△１．＝キャッシュメモリミス回数／実行命令数△ｔ、
＝’ｒｔ、ａミス回数／実行命令数（発明が解決しよう
とする課悪〕 上述した従来の情報処理装置は、ｇ、△ｔ１゜Δｔ２の
測定は比較的容易であるにもかかわらず、ｇｏ、△ｔ３
の測定は非常に困難であり、これが性能を評価するＥで
の１つの障害となるという欠点がある。
＝’ｒｔ、ａミス回数／実行命令数（発明が解決しよう
とする課悪〕 上述した従来の情報処理装置は、ｇ、△ｔ１゜Δｔ２の
測定は比較的容易であるにもかかわらず、ｇｏ、△ｔ３
の測定は非常に困難であり、これが性能を評価するＥで
の１つの障害となるという欠点がある。
（２課題を解決するための手段〕
本発明の情報処理装置は、
命令実行ステージが動作中であることを示す命令実行表
示手段と、 該命令実行表示手段が前記命令実行ステージが動作中で
あることを表示している場合にのみ１マシンクロツタ毎
にカウントアツプされるカウント手段と、 該カウント手段の内容を読出すカウント読出し手段とを
有する。
示手段と、 該命令実行表示手段が前記命令実行ステージが動作中で
あることを表示している場合にのみ１マシンクロツタ毎
にカウントアツプされるカウント手段と、 該カウント手段の内容を読出すカウント読出し手段とを
有する。
（作用〕
カウント手段の内容が、命令実行ステージが動作中であ
るときにのみ１マシンクロツタ毎にカウントアツプされ
るので、該カウント手段より読出された内容から、情報
処理装置の平均命令実行時間ｇｏを容易に算出すること
ができる。
るときにのみ１マシンクロツタ毎にカウントアツプされ
るので、該カウント手段より読出された内容から、情報
処理装置の平均命令実行時間ｇｏを容易に算出すること
ができる。
〔実施例）
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理装置の一実施例のブロック図
である。
である。
この情報処理装置は命令先取りユニット１とキャッシュ
メモリ２とメインメモリ３と演算回路４と演算制御回路
５とフリップフロップ６．７゜９とアンドゲート８とレ
ジスタ１０と加算器１１とプリンタ１２とを含んでいる
。
メモリ２とメインメモリ３と演算回路４と演算制御回路
５とフリップフロップ６．７゜９とアンドゲート８とレ
ジスタ１０と加算器１１とプリンタ１２とを含んでいる
。
メインメモリ３には実行される命令が格納されている。
キャッシュメモリ２はメインメモリ３の内容の一部を写
しとして保持しメインメモリ３に対するアクセスタイム
を見かけ上高速化する。命令先取りユニット１はキャッ
シュメモリ２を経由してメインメモリ３から読出された
命令語の解読を行ない、オペランドのアドレスを計算し
、計算されたアドレスによりキャッシュメモリ２に対し
てオペランド読出し要求を行なう。演算回路４には命令
で扱われるオペランドを保持するレジスタ、演算器、シ
フタなどが含まれており、命令先取りユニット１により
解読された命令を実行し、情報処理装置の性能測定終了
時はレジスタＩＯの内容を読出してキャッシュメモリ２
を経由してメインメモリ３に格納する。演算制御回路５
にはマイクロ命令が格納された制御記憶が含まれており
、情報処理装置の性能測定開始前にソフトウェアの指示
を受けてレジスタ１０にクリア信号１５を送ってレジス
タｌＯの内容をクリアさせ、マイクロ命令の制御によフ
て演算回路４に命令を実行させる。フリップフロップ６
は命令先取りユニット１により解読された命令の解読結
果が演算制御回路５へ渡されるときに０１″にセットさ
れる。フリップフロップ７は命令先取りユニット１から
キャッシュメモリ２に対して出力されたオペランド読出
し要求に対応する読出しデータがキャッシュメモリ２か
ら演算回路４に送られたときに”１”にセットされる。
しとして保持しメインメモリ３に対するアクセスタイム
を見かけ上高速化する。命令先取りユニット１はキャッ
シュメモリ２を経由してメインメモリ３から読出された
命令語の解読を行ない、オペランドのアドレスを計算し
、計算されたアドレスによりキャッシュメモリ２に対し
てオペランド読出し要求を行なう。演算回路４には命令
で扱われるオペランドを保持するレジスタ、演算器、シ
フタなどが含まれており、命令先取りユニット１により
解読された命令を実行し、情報処理装置の性能測定終了
時はレジスタＩＯの内容を読出してキャッシュメモリ２
を経由してメインメモリ３に格納する。演算制御回路５
にはマイクロ命令が格納された制御記憶が含まれており
、情報処理装置の性能測定開始前にソフトウェアの指示
を受けてレジスタ１０にクリア信号１５を送ってレジス
タｌＯの内容をクリアさせ、マイクロ命令の制御によフ
て演算回路４に命令を実行させる。フリップフロップ６
は命令先取りユニット１により解読された命令の解読結
果が演算制御回路５へ渡されるときに０１″にセットさ
れる。フリップフロップ７は命令先取りユニット１から
キャッシュメモリ２に対して出力されたオペランド読出
し要求に対応する読出しデータがキャッシュメモリ２か
ら演算回路４に送られたときに”１”にセットされる。
アンドゲート８はフリップフロップ６および７がともに
“１”にセットされたとき、演算制御回路５とフリップ
フロップ９に命令実行開始信号】３を送る。フリップフ
ロップ９はアンドゲート８から送られた命令実行開始信
号１３により”ｌ”にセットされ、この命令の実行が終
了した時点で演算制御回路５から出力される命令実行終
了信号１４により ０”にリセットされる。すなわちフ
リップフロップ９（命令実行表示手段）は演算回路４で
命令が実行されている間だけ１”になっている。加算器
１１はフリップフロップ９が”１”にセットされている
間、すなわち命令が演算回路４で実行されている間は１
マシンクロツク毎に「１」をレジスタＩＯの偵に加算す
る。レジスタ１０は、演算制御回路５からのクリア信号
１５があるとクリアされ、以降加算器１１により内容が
カウントアツプされる。プリンタ１２には、情報処理装
置の性能測定終了時のレジスタ１０の内容がメインメモ
リ３からプリントアウトされる。
“１”にセットされたとき、演算制御回路５とフリップ
フロップ９に命令実行開始信号】３を送る。フリップフ
ロップ９はアンドゲート８から送られた命令実行開始信
号１３により”ｌ”にセットされ、この命令の実行が終
了した時点で演算制御回路５から出力される命令実行終
了信号１４により ０”にリセットされる。すなわちフ
リップフロップ９（命令実行表示手段）は演算回路４で
命令が実行されている間だけ１”になっている。加算器
１１はフリップフロップ９が”１”にセットされている
間、すなわち命令が演算回路４で実行されている間は１
マシンクロツク毎に「１」をレジスタＩＯの偵に加算す
る。レジスタ１０は、演算制御回路５からのクリア信号
１５があるとクリアされ、以降加算器１１により内容が
カウントアツプされる。プリンタ１２には、情報処理装
置の性能測定終了時のレジスタ１０の内容がメインメモ
リ３からプリントアウトされる。
次に、本実施例の情報処理装置により該情報処理装置の
性能測定を行なう場合の動作を説明する。
性能測定を行なう場合の動作を説明する。
まず、ソフトウェアによりレジスタｌＯをクリアするよ
うに指示されると演算制御回路５からクリア信号１５が
レジスタ１０に与えられる。レジスタ１０がクリアされ
ると、以降フリップフロップ９が”１“にセットされて
いる間、すなわち演算回路４により命令が実行されてい
る間は加算器１１によりレジスタ１０の内容が毎マシン
クロックカウントアツプされる。命令語やオペランドの
読出し時にキャッシュメモリ２にヒツトしなかった場合
などには演算回路４に対する命令の供給が中断され、演
算回路４および演算制御回路５はアイドル状態となる。
うに指示されると演算制御回路５からクリア信号１５が
レジスタ１０に与えられる。レジスタ１０がクリアされ
ると、以降フリップフロップ９が”１“にセットされて
いる間、すなわち演算回路４により命令が実行されてい
る間は加算器１１によりレジスタ１０の内容が毎マシン
クロックカウントアツプされる。命令語やオペランドの
読出し時にキャッシュメモリ２にヒツトしなかった場合
などには演算回路４に対する命令の供給が中断され、演
算回路４および演算制御回路５はアイドル状態となる。
この場合にはフリップフロップ９は”０′になっている
ため、レジスタ１０の内容はカウントアツプされずに保
存される。測定を終了させたいときには、ソフトウェア
命令によりレジスタＩＯの内容が演算回路４に読出され
、キャッシュメモリ２を経由してメインメモリ３に格納
される。このメインメモリ３に格納されたレジスタｌＯ
の内容、すなわち測定結果をプリンタ１２に出力させる
ことによって、演算のみの実行うロック数が得られ、こ
の値にクロック周期を掛合わせた後実行した命令数で割
算することによって平均命令実行時間ｇｏの値が得られ
る。
ため、レジスタ１０の内容はカウントアツプされずに保
存される。測定を終了させたいときには、ソフトウェア
命令によりレジスタＩＯの内容が演算回路４に読出され
、キャッシュメモリ２を経由してメインメモリ３に格納
される。このメインメモリ３に格納されたレジスタｌＯ
の内容、すなわち測定結果をプリンタ１２に出力させる
ことによって、演算のみの実行うロック数が得られ、こ
の値にクロック周期を掛合わせた後実行した命令数で割
算することによって平均命令実行時間ｇｏの値が得られ
る。
以上説明したように本発明は、命令実行ステージが動作
中であることを示す命令実行表示手段が、該命令実行ス
テージが動作中であることを表示している場合にのみカ
ウントアツプされるカウント手段を設け、該カウント手
段の内容を読出すことにより、情報処理装置の平均命令
実行時間ｇｏが容易に算出されるので性能解析が容易に
行なえるという効果がある。
中であることを示す命令実行表示手段が、該命令実行ス
テージが動作中であることを表示している場合にのみカ
ウントアツプされるカウント手段を設け、該カウント手
段の内容を読出すことにより、情報処理装置の平均命令
実行時間ｇｏが容易に算出されるので性能解析が容易に
行なえるという効果がある。
第１図は本発明の情報処理装置の一実施例のブロック図
である。 １・・・・・・・・・・・・命令先取りユニット、２・
・・・・・・・・・・・キャッシュメモリ、３・・・・
・・・・・・・・メインメモリ、４・・・・・・・・・
・・・演算回路、５・・・・・・・・・・・・演算制御
回路、６．７．９・・・・フリップフロップ、８・・・
・・・・・・・・・アンドゲート、ｌＯ・・・・・・・
・・・・・レジスタ１．１１・・・・・・・・・・・・
加算器、Ｉ２・・・・・・・・・・・・プリンタ、１３
、１４．１５・・・・信号。
である。 １・・・・・・・・・・・・命令先取りユニット、２・
・・・・・・・・・・・キャッシュメモリ、３・・・・
・・・・・・・・メインメモリ、４・・・・・・・・・
・・・演算回路、５・・・・・・・・・・・・演算制御
回路、６．７．９・・・・フリップフロップ、８・・・
・・・・・・・・・アンドゲート、ｌＯ・・・・・・・
・・・・・レジスタ１．１１・・・・・・・・・・・・
加算器、Ｉ２・・・・・・・・・・・・プリンタ、１３
、１４．１５・・・・信号。
Claims (1)
- 【特許請求の範囲】 １、命令を先取りする命令取り出しステージと該命令を
実行する命令実行ステージのそれぞれの制御ステージが
並列に動作する情報処理装置において、 前記命令実行ステージが動作中であることを示す命令実
行表示手段と、 該命令実行表示手段が前記命令実行ステージが動作中で
あることを表示している場合にのみ内容が１マシンクロ
ック毎にカウントアップされるカウント手段と、 該カウント手段の内容を読出すカウント読出し手段とを
有することを特徴とする情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024831A JPH02205942A (ja) | 1989-02-03 | 1989-02-03 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1024831A JPH02205942A (ja) | 1989-02-03 | 1989-02-03 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02205942A true JPH02205942A (ja) | 1990-08-15 |
Family
ID=12149142
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1024831A Pending JPH02205942A (ja) | 1989-02-03 | 1989-02-03 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02205942A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566972A (ja) * | 1991-09-06 | 1993-03-19 | Nippon Telegr & Teleph Corp <Ntt> | ロツク区間の自動解析方法と平均命令実行時間の計算方法 |
-
1989
- 1989-02-03 JP JP1024831A patent/JPH02205942A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0566972A (ja) * | 1991-09-06 | 1993-03-19 | Nippon Telegr & Teleph Corp <Ntt> | ロツク区間の自動解析方法と平均命令実行時間の計算方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5438670A (en) | Method of prechecking the validity of a write access request | |
| US8516485B2 (en) | Extract CPU time facility | |
| EP2825961B1 (en) | Run-time instrumentation directed sampling | |
| CN104364769B (zh) | 处理器特性的运行时间检测监控 | |
| CN104380264B (zh) | 运行时间检测报告 | |
| Clark et al. | Measuring VAX 8800 performance with a histogram hardware monitor | |
| GB2261087A (en) | Faster address calculation in a pipelined microprocessor | |
| Moorer | The lucasfilm audio signal processor | |
| US5034880A (en) | Apparatus and method for executing a conditional branch instruction | |
| GB2200482A (en) | Monitoring control flow in a microprocessor | |
| JPH0743648B2 (ja) | 情報処理装置 | |
| JPH02205942A (ja) | 情報処理装置 | |
| US20230315453A1 (en) | Forward conditional branch event for profile-guided-optimization (pgo) | |
| JP2760228B2 (ja) | キャッシュメモリを内蔵したマイクロプロセッサとそのトレースアナライザ | |
| JPH08241198A (ja) | 分岐命令処理方法 | |
| GB2451344A (en) | Measuring resource usage using a register based elapsed time function | |
| JPH02126345A (ja) | 情報処理装置 | |
| JP2536615B2 (ja) | 情報処理装置 | |
| Laba | Wall-time based performance assessment and comparison framework | |
| JPS6358552A (ja) | マイクロプロセサ | |
| Toporkov et al. | Measuring the execution time of fragmented programs | |
| JPH05158734A (ja) | マイクロプロセッサ | |
| JPS61112240A (ja) | デ−タ処理装置 | |
| JPS5971542A (ja) | 演算処理装置 | |
| JPH03141429A (ja) | 電子計算機 |