JPH02206196A - Multilarger printed circuit board - Google Patents
Multilarger printed circuit boardInfo
- Publication number
- JPH02206196A JPH02206196A JP1004555A JP455589A JPH02206196A JP H02206196 A JPH02206196 A JP H02206196A JP 1004555 A JP1004555 A JP 1004555A JP 455589 A JP455589 A JP 455589A JP H02206196 A JPH02206196 A JP H02206196A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- printed circuit
- multilayer printed
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002131 composite material Substances 0.000 claims abstract description 51
- 229920006231 aramid fiber Polymers 0.000 claims abstract description 48
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052802 copper Inorganic materials 0.000 claims abstract description 23
- 239000010949 copper Substances 0.000 claims abstract description 23
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 239000010410 layer Substances 0.000 claims description 87
- 239000000835 fiber Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 claims description 22
- 239000011347 resin Substances 0.000 claims description 18
- 229920005989 resin Polymers 0.000 claims description 18
- 239000012790 adhesive layer Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 17
- 239000002356 single layer Substances 0.000 claims description 16
- 239000004760 aramid Substances 0.000 claims description 12
- 238000003475 lamination Methods 0.000 claims description 9
- 239000003822 epoxy resin Substances 0.000 claims description 7
- 229920000647 polyepoxide Polymers 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000000919 ceramic Substances 0.000 abstract description 15
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 239000000969 carrier Substances 0.000 description 6
- 229910002804 graphite Inorganic materials 0.000 description 6
- 239000010439 graphite Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000005452 bending Methods 0.000 description 3
- 238000005253 cladding Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000004744 fabric Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 2
- 239000011889 copper foil Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000012811 non-conductive material Substances 0.000 description 2
- 229920000271 Kevlar® Polymers 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 239000004761 kevlar Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002470 thermal conductor Substances 0.000 description 1
- 238000005382 thermal cycling Methods 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、一般に、多層のプリント回路板に係り、より
詳細には、取り付けられる電子部品にはゾ等しい熱膨張
係数を有する多層のプリント回路板に係る。DETAILED DESCRIPTION OF THE INVENTION Field of the Invention The present invention relates generally to multilayer printed circuit boards, and more particularly to multilayer printed circuit boards having coefficients of thermal expansion equal to the electronic components to which they are attached. Related.
従来の技術
多層のプリント回路板は、多数の集積回路（ＩＣ）チッ
プを相互接続するために広く利用されている。ＩＣチッ
プは、通常、酸化アルミニウムのようなセラミック材料
で形成された個々のチップキャリアにハーメチックシー
ルされる。各ＩＣチップからチップキャリアのエッジヘ
ボンディングリードが引き出され、次いで、チップキャ
リアが回路板に直接半田付けされる。この構造の主たる
利点は、回路の密度が著しく高く、速度及びインピーダ
ンス特性が改善され、そして実装コストが実質的に減少
されることである。BACKGROUND OF THE INVENTION Multilayer printed circuit boards are widely used to interconnect large numbers of integrated circuit (IC) chips. IC chips are typically hermetically sealed to individual chip carriers formed from ceramic materials such as aluminum oxide. Bonding leads are pulled from each IC chip to the edge of the chip carrier, and the chip carrier is then soldered directly to the circuit board. The main advantages of this structure are significantly higher circuit density, improved speed and impedance characteristics, and substantially reduced implementation costs.
セラミックチップキャリアを用いる場合の主たる欠点は
、酸化アルミニウムの熱膨張係数が多層プリント回路板
の製造に一般に用いられるガラス／エポキシ積層体の熱
膨張係数の約半分に過ぎないことである（酸化アルミニ
ウムは５．５〜６×１０″’ ｉｎ／ｉｎ／ ’Ｃであ
るのに対し、ガラス／エポキシは１２〜１５×１０″ｉ
ｎ／ｉｎ／’Ｃである）。これにより得られた構造体が
著しい範囲の温度に曝されたときには、構造体の熱サイ
クルによって半田接合部にクラックが生じ、回路が不作
動になる。The major disadvantage of using ceramic chip carriers is that the coefficient of thermal expansion of aluminum oxide is only about half that of glass/epoxy laminates commonly used in the manufacture of multilayer printed circuit boards (aluminum oxide 5.5-6 x 10''in/in/'C while glass/epoxy is 12-15 x 10''i
n/in/'C). When the resulting structure is exposed to a significant range of temperatures, thermal cycling of the structure causes cracks in the solder joints, rendering the circuit inoperable.
この問題に対する１つの解決策は、チ・ンプキャリアと
回路板との間に中間部材を使用することである。この中
間部材はベビーボードと称され、一方、回路板はマザー
ボードと称されることがある。又、中間部材は、ハイブ
リッドパッケージの形態をとることもあり、その上にチ
ップキャリアが取り付けられる。One solution to this problem is to use an intermediate member between the chip carrier and the circuit board. This intermediate member is sometimes referred to as a baby board, while the circuit board is sometimes referred to as a motherboard. The intermediate member may also take the form of a hybrid package, on which the chip carrier is mounted.
セラミックチップキャリアと多層プリント回路板との間
の熱的な不一致に対する別の解決策は、回路板の熱膨張
係数をチップキャリアの熱膨張係数に対して調整するこ
とである。２つの熱膨張係数を一致させる１つの技術は
、ジャンセン氏の米国特許第４，３１８，９５４号及び
ジャンセン氏等の米国特許第４，６０９，５８６号に開
示されたように、回路板をグラファイト支持部材の表面
に接合することである。このグラファイト支持部材の熱
膨張係数ははゾゼロであり、通常の回路板がこの支持部
材に接合されたときには、回路板の熱膨張係数がはＳ′
セラミックチップキャリアの熱膨張係数まで減少される
。Another solution to the thermal mismatch between a ceramic chip carrier and a multilayer printed circuit board is to adjust the coefficient of thermal expansion of the circuit board to that of the chip carrier. One technique for matching two coefficients of thermal expansion is to fabricate a circuit board with graphite, as disclosed in U.S. Pat. No. 4,318,954 to Jansen and U.S. Pat. No. 4,609,586 to Jansen et al. It is to bond to the surface of the support member. The coefficient of thermal expansion of this graphite support member is 0, and when a normal circuit board is bonded to this support member, the coefficient of thermal expansion of the circuit board is S'.
The coefficient of thermal expansion of the ceramic chip carrier is reduced.
セラミックチップキャリアの熱膨張係数を多層プリント
回路板の熱膨張係数に一致させる更に別の技術は、本発
明者の米国特許第４，５９１゜６５９号に開示されたよ
うに、誘電体材料の多数の層の間にゲラファイトの多数
の層を各々さし挟んだものから多層回路板を製造するこ
とである。Yet another technique for matching the coefficient of thermal expansion of a ceramic chip carrier to that of a multilayer printed circuit board is to match the coefficient of thermal expansion of a ceramic chip carrier to that of a multilayer printed circuit board, as disclosed in my U.S. Pat. A multilayer circuit board is manufactured from multiple layers of gelaphite each sandwiched between layers of .
誘電体材料の幾つかの層は銅が被覆された層であってＩ
Ｃチップを電気的に相互接続するためのエツチングされ
た電気パターンを有している。グラファイトの層は、銅
のパターン及び誘電体材料の熱膨張係数を減少させ、そ
してグラファイトの層は、温度変化の間の回路板の曲が
りを最小にするように回路板にわたって対称的に分布さ
れる。グラファイト層の幾つかは、ＩＣチップから伝導
によって熱を除去するために銅被覆の誘電体材料の層に
接近して配置される。Some of the layers of dielectric material are copper coated layers and I
It has etched electrical patterns to electrically interconnect the C-chips. The layer of graphite reduces the coefficient of thermal expansion of the copper pattern and the dielectric material, and the layer of graphite is distributed symmetrically across the circuit board to minimize bending of the circuit board during temperature changes. . Some of the graphite layers are placed in close proximity to a layer of copper-clad dielectric material to remove heat by conduction from the IC chip.
熱膨張係数を一致させる同様の技術は、本発明者の米国
特許第４，５１３，０５５号に開示されたように、多数
の銅層の間に複合材料の多数の層がさし挟まれたものか
ら多層回路板を製造することである。複合材料は、樹脂
マトリクスで埋設された編まれた織物から作られる。こ
の織物は、２つの別々の材料のヤーンから編まれる。そ
の−方の材料は負の熱膨張係数を有しそしてその他方は
正の熱膨張係数を有する。これら２つの材料の割合は、
所望の熱膨張係数を有する回路板を形成するように選択
される。オルセン氏の米国特許第４．４１４，２６４号
には、編まれた織物の複合材料より成る多数の層を用い
た別の多層回路板が開示されている。A similar technique for matching coefficients of thermal expansion involves multiple layers of composite material interposed between multiple copper layers, as disclosed in my U.S. Pat. No. 4,513,055. It is to manufacture multilayer circuit boards from objects. The composite material is made from a knitted fabric embedded in a resin matrix. This fabric is knitted from yarns of two separate materials. One material has a negative coefficient of thermal expansion and the other has a positive coefficient of thermal expansion. The proportion of these two materials is
selected to form a circuit board with a desired coefficient of thermal expansion. Another multilayer circuit board using multiple layers of woven woven composite material is disclosed in U.S. Pat. No. 4,414,264 to Olsen.
発明が解決しようとする課題
多層プリント回路板の熱膨張係数をセラミックチップキ
ャリアの熱膨張係数にｍ整するこれらの全ての技術は、
グラファイトのような導電性金属によるか又は編まれた
織物の複合材料によって回路板の熱膨張係数を減少する
ものである。然し乍ら、これらの技術は、いずれも、幾
つかの欠点を有している。そこで、セラミックチップキ
ャリアのための改良された多層プリント回路板が依然と
して要望されている。本発明は、このような要望を明ら
かに満たすものである。Problem to be Solved by the Invention All of these techniques for adjusting the coefficient of thermal expansion of a multilayer printed circuit board to that of a ceramic chip carrier are:
The coefficient of thermal expansion of the circuit board is reduced by conductive metals such as graphite or by composite materials such as woven fabrics. However, all of these techniques have some drawbacks. Therefore, there remains a need for improved multilayer printed circuit boards for ceramic chip carriers. The present invention clearly satisfies these needs.
課題を解決するための手段
本発明は、アラミドファイバテープの積層によって形成
された複合材料の多数の層を用いて、所望の熱膨張係数
を有する回路板が形成されるようにした多層プリント回
路板にある。より詳細には、複合層が銅被覆の層であり
、銅は、回路板に取り付けられる電気部品によって決ま
るように適当にパターン化される。複合層は適当な絶縁
接着層と共に互いに接合され、種々の銅トレース間の電
気的接続は回路板のスルーホールによってなされる。SUMMARY OF THE INVENTION The present invention provides a multilayer printed circuit board in which multiple layers of composite material formed by laminating aramid fiber tape are used to form a circuit board having a desired coefficient of thermal expansion. It is in. More particularly, the composite layer is a layer of copper cladding, the copper being suitably patterned as determined by the electrical components to be attached to the circuit board. The composite layers are bonded together with appropriate insulating adhesive layers, and electrical connections between the various copper traces are made by through-holes in the circuit board.
１ｌ−
＝１２
各々の複合層は、アラミドファイバテープの２つの外部
層と２つの内部層を含んでいる。アラミドファイバテー
プは外部層においてはＸ方向に配向されそして内部層に
おいてはＹ方向に配向されて、Ｘ及びＹの両方向に低い
熱膨張係数を有した複合層を形成する。内部層及び外部
層は、温度変化の間に複合層が曲がらないようにするた
めに複合層の中心線に対して対称的に配置される。1l- = 12 Each composite layer includes two outer layers and two inner layers of aramid fiber tape. The aramid fiber tape is oriented in the X direction in the outer layer and in the Y direction in the inner layer to form a composite layer with a low coefficient of thermal expansion in both the X and Y directions. The inner and outer layers are arranged symmetrically about the centerline of the composite layer to prevent the composite layer from bending during temperature changes.
アラミドファイバテープは、アラミドファイバの単一層
を平行に配列してファイバストリップを形成することに
より製造される。これらのストリップはいかなる巾のも
のでもよいが、製造を容易にするためにはできるだけ巾
の広いものにしなければならない。次いで、ストリップ
には樹脂が被覆され、半硬化即ちｒＢＪ段階まで加熱さ
れ、アラミドファイバテープが形成される。次いで、ア
ラミドファイバテープは一度に１層づつ所望のファイバ
配向に敷設され、複合層が形成される。Aramid fiber tape is manufactured by arranging a single layer of aramid fibers in parallel to form a fiber strip. These strips can be of any width, but should be as wide as possible for ease of manufacture. The strip is then coated with resin and heated to a semi-cured or rBJ stage to form an aramid fiber tape. The aramid fiber tape is then laid down one layer at a time with the desired fiber orientation to form a composite layer.
この複合層には、銅のホイルによるか又は銅バス及び通
常の無電解工程を用いることにより銅が被覆され、次い
で、この銅が被覆された複合層をエツチングして所望の
電気パターンが形成される。The composite layer is coated with copper, either with a copper foil or using a copper bath and conventional electroless processes, and the copper coated composite layer is then etched to form the desired electrical pattern. Ru.
複合層は、その後、積層されそして硬化される。The composite layers are then laminated and cured.
アラミドファイバのテープ積層により、編まれたアラミ
ドファイバから作られた複合層よりも熱膨張係数の低い
複合層が形成される。例えば、エポキシ樹脂が含浸され
たアラミドファイバに関する１つのテストにおいては、
テープ積層体についての熱膨張係数が１．４〜２．３Ｘ
Ｉ Ｏ”ｉｎ／ｉｎ／℃であるのに対して、編まれた
形態の同じ材料に対する熱膨張係数が４〜７ Ｘ Ｉ
Ｏ−’ｉｎ／ｉｎ／’Ｃであるという結果が示されてい
る。編まれたファイバの過大及び過少特性によって生じ
る引っ張り弾性係数の低下もこのテープ積層体によって
排除され、これにより、優れた機械的強度を有する回路
板が形成される。更に、テープ積層体により、回路板を
形成するに必要な樹脂の量が回路板の約６０％から約４
０％の範囲で減少され、回路板の厚みが減少される。更
に、テープ積層体により、アラミドファイバをねじって
ヤーンを形成しそしてヤーンを編むという必要性が排除
され、回路板のコストが低減される。Tape lamination of aramid fibers forms a composite layer that has a lower coefficient of thermal expansion than composite layers made from braided aramid fibers. For example, in one test on aramid fiber impregnated with epoxy resin,
Thermal expansion coefficient for tape laminate is 1.4-2.3X
I O”in/in/°C, whereas the coefficient of thermal expansion for the same material in knitted form is 4-7
The result is shown to be O-'in/in/'C. The reduction in tensile modulus caused by over- and under-braided fiber properties is also eliminated by this tape laminate, thereby creating a circuit board with excellent mechanical strength. Furthermore, the tape laminate reduces the amount of resin needed to form the circuit board from about 60% of the circuit board to about 4%.
0%, the thickness of the circuit board is reduced. Additionally, the tape laminate eliminates the need to twist aramid fibers to form yarns and braid the yarns, reducing circuit board cost.
以上の説明から、本発明が多層プリント回路板の分野に
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、セラミックキャリアチップに正確に一致するこ
とのできる熱膨張係数を有した回路板を提供する。更に
、この回路板は、優れた機械的強度と、低い誘電率と、
良好な熱伝導率とを有している。本発明の他の特徴及び
効果は、添付図面を参照した以下の詳細な説明より明ら
かとなろう。From the above description, it will be apparent that the present invention represents a significant advance in the field of multilayer printed circuit boards. In particular, the present invention provides a circuit board with a coefficient of thermal expansion that can be precisely matched to a ceramic carrier chip. Furthermore, this circuit board has excellent mechanical strength, low dielectric constant,
It has good thermal conductivity. Other features and advantages of the invention will become apparent from the following detailed description, taken in conjunction with the accompanying drawings.
実施例
説明のための添付図面に示されたように、本発明は、主
として、多層プリント回路板に関する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS As shown in the accompanying drawings for illustrative embodiments, the present invention primarily relates to multilayer printed circuit boards.
特に、セラミックチップキャリアを支持するのに用いら
れるような回路板には４つの望ましい特性がある。先ず
第１に、回路板は、比較的長い距離にわたって信号を容
易に伝達できるようにするために誘電率が比較的低くな
ければならない。第２に、回路板の熱伝達係数をセラミ
ックチップキャリアの熱膨張係数に合致させるべく広範
囲に制御できねばならない。第３に、セラミックチップ
キャリアによって発生した熱を消散するために回路板が
良好な熱伝導体でなければならない。最後に、良好な機
械的強度を得るために回路板が高い引っ張り弾性係数を
有していなければならない。不都合なことに、単一の材
料ではこれら全ての所望の特性を得ることができない。In particular, circuit boards such as those used to support ceramic chip carriers have four desirable characteristics. First, the circuit board must have a relatively low dielectric constant to allow easy transmission of signals over relatively long distances. Second, the heat transfer coefficient of the circuit board must be widely controllable to match the coefficient of thermal expansion of the ceramic chip carrier. Third, the circuit board must be a good thermal conductor to dissipate the heat generated by the ceramic chip carrier. Finally, the circuit board must have a high tensile modulus of elasticity in order to obtain good mechanical strength. Unfortunately, a single material cannot provide all of these desired properties.
第１図は、リードなしの４個のセラミックチップキャリ
ア１２を支持するのに用いる多層回路板１０を示してい
る。各チップキャリア１２は、ＩＣチップを収容しそし
てその底面の周囲に接点パッドを有しており、ＩＣチッ
プ内の種々の回路の入力／出力リードがこれらの接点パ
ッドに接続される。これら接点パッドは、回路板１０の
上面に設けられた各接点パッド１４へ再流半田工程によ
って取り付けられる。チップキャリア１２の熱膨張係数
と回路板１０の熱膨張係数とが一致しないと、これらの
電気的接続に損傷が及ぶことになる。FIG. 1 shows a multilayer circuit board 10 used to support four ceramic chip carriers 12 without leads. Each chip carrier 12 houses an IC chip and has contact pads around its bottom surface to which the input/output leads of the various circuits within the IC chip are connected. These contact pads are attached to respective contact pads 14 on the top surface of circuit board 10 by a reflow soldering process. A mismatch between the coefficients of thermal expansion of chip carrier 12 and circuit board 10 will result in damage to these electrical connections.
＝１６−
第２図に示す本発明の好ましい実施例によれば、回路板
１０は、アラミドファイバテープの積層によって形成さ
れた複合材料の複数の層１６を備えている。これらの複
合層１６は、参照番号１８で示すように銅被覆層であり
、銅は、回路板１０に取り付けられるＩＣチップ１２の
設計によって決まるように適当にパターン化される。複
合層１６は適当な絶縁接着層２０と共に接合され、種々
の銅トレース間の電気的接続は回路板１０のスルーホー
ルによってなされる。=16- According to the preferred embodiment of the invention shown in FIG. 2, circuit board 10 includes multiple layers 16 of composite material formed by laminations of aramid fiber tape. These composite layers 16 are copper cladding layers, as indicated by reference numeral 18, and the copper is suitably patterned as determined by the design of the IC chip 12 to be attached to the circuit board 10. Composite layer 16 is bonded with a suitable insulating adhesive layer 20, and electrical connections between the various copper traces are made by through holes in circuit board 10.
第３図に示すように、各々の複合層１６は、アラミドフ
ァイバテープ３０の２つの外部層２２．２４と、２つの
内部層２６．２８とを含んでいる。As shown in FIG. 3, each composite layer 16 includes two outer layers 22.24 and two inner layers 26.28 of aramid fiber tape 30. As shown in FIG.
アラミドファイバテープ３０は、外部層２２．２４にお
いてはＸ方向に配向されそして内部層２６．２８におい
てはＹ方向に配向され、Ｘ及びＹの両方向に低い熱膨張
係数を有する複合層１６が形成される。上記層２２．２
４．２６．２８は、温度変化の間に複合層が曲がらない
ようにするために複合層１６の中心線に対して対称的に
配置される。The aramid fiber tape 30 is oriented in the X direction in the outer layer 22.24 and in the Y direction in the inner layer 26.28 to form a composite layer 16 having a low coefficient of thermal expansion in both the X and Y directions. Ru. Said layer 22.2
4.26.28 are arranged symmetrically with respect to the centerline of the composite layer 16 to prevent the composite layer from bending during temperature changes.
アラミドファイバテープ３ｏは、アラミドファイバ３２
の単一層を平行に配列してファイバストリップを形成す
ることによって製造される。これらストリップはいがな
る巾のものでもよいが、製造を容易にするためにはでき
るだけ巾が広くなければならない。これらのストリップ
には次いで樹脂が被覆されそして半硬化即ち「Ｂ」段階
へと加熱されてアラミドファイバテープ３ｏが形成され
る。アラミドファイバテープ３ｏは、次いで、−度に１
層づつ第３図に示すファイバ配向で敷設され、複合層１
６が形成される。この複合層は、銅のホイルによるが又
は銅バス及び通常の無電解工程を用いることによって銅
が被覆され、銅の被覆された複合層は、次いで、所望の
電気パターンを形成するようにエツチングされる。その
後、複合層１６は、第２図に示すように積層されそして
硬化される。Aramid fiber tape 3o is aramid fiber 32
fabricated by arranging single layers of fibers in parallel to form a fiber strip. These strips may be as wide as possible, but should be as wide as possible for ease of manufacture. These strips are then coated with resin and heated to a semi-cured or "B" stage to form the aramid fiber tape 3o. The aramid fiber tape 3o is then 1-degree
The composite layer 1 is laid layer by layer with the fiber orientation shown in Figure 3.
6 is formed. This composite layer is coated with copper by a copper foil or by using a copper bath and conventional electroless processes, and the copper coated composite layer is then etched to form the desired electrical pattern. Ru. The composite layer 16 is then laminated and cured as shown in FIG.
本発明のここに示す好ましい実施例では、アラミドファ
イバ３２は、Ｅ、Ｉ、デュポン社によって製造されてｒ
Ｋｅｖｌａｒ １０８Ｊという商標で販売されているア
ラミドファイバであるのが好ましい。In the presently preferred embodiment of the invention, the aramid fibers 32 are manufactured by E.I.
Preferably, it is an aramid fiber sold under the trademark Kevlar 108J.
樹脂は、エポキシ樹脂又はポリイミド樹脂である。The resin is an epoxy resin or a polyimide resin.
絶縁接着層２０は、樹脂が含浸されたアラミドファイバ
の単一層で、例えば、上記層２２．２４．２６．２８の
１つであってもよいし、或いは接着層２０は、樹脂が含
浸された編まれたアラミドファイバの単一層であっても
よい。The insulating adhesive layer 20 may be a single layer of resin-impregnated aramid fibers, for example one of the layers 22, 24, 26, 28 mentioned above, or the adhesive layer 20 may be a resin-impregnated aramid fiber. It may be a single layer of braided aramid fibers.
アラミドファイバ３２のテープ積層により、編まれたア
ラミドファイバから形成された複合層よりも熱膨張係数
の低い複合層１６が形成される。Tape lamination of aramid fibers 32 forms a composite layer 16 that has a lower coefficient of thermal expansion than composite layers formed from braided aramid fibers.
例えば、エポキシ樹脂が含浸されたｒＫｅｖｌａｒ １
０８Ｊヤーンに関する１つのテストにおいては、テープ
積層の場合に熱膨張係数が１．４〜２．３Ｘ１０”ｉｎ
／ｉｎ／℃であるのに対して、編まれた形態の同じ材料
の場合には熱膨張率が４〜７ Ｘ １０−”ｉｎ／ｉｎ
／℃であるという結果が示されている。編まれた織物の
過大及び過少特性によって生じる引っ張り弾性係数の低
下もこのテープ積層によって排除され、従って、良好な
機械的強度を有する回路板が形成される。更に、テープ
積層により、回路板を製造するのに必要な樹脂の量が回
路板の約６０％ないし約４０％の範囲で減少され、基板
の厚みが減少される。最後に、テープ積層により、アラ
ミドファイバをねじってヤーンに形成しそしてヤーンを
編む必要性が排除され、回路板のコストが低減される。For example, rKevlar 1 impregnated with epoxy resin
In one test on 08J yarn, the coefficient of thermal expansion was 1.4-2.3X10"in for tape lamination.
/in/°C, whereas the same material in woven form has a coefficient of thermal expansion of 4 to 7 X 10-”in/in
/°C. Decreases in the tensile modulus caused by over- and under-knitted fabric properties are also eliminated by this tape lamination, thus creating a circuit board with good mechanical strength. Additionally, tape lamination reduces the amount of resin required to fabricate the circuit board by between about 60% and about 40% of the circuit board and reduces the thickness of the board. Finally, tape lamination eliminates the need to twist aramid fibers into yarns and braid the yarns, reducing circuit board cost.
以上の説明から、本発明が多層プリント回路板の分野に
著しい進歩をもたらすことが明らかであろう。特に、本
発明は、熱膨張係数をセラミックチップキャリアの熱膨
張係数に正確に合致させることのできる回路板を提供す
る。更に、この回路板は、優れた機械的強度と、低い誘
電率と、良好な熱伝導率とを有している。本発明の好ま
しい実施例を詳細に説明したが、本発明の精神及び範囲
から逸脱することなく種々の変更がなされ得る。From the above description, it will be apparent that the present invention represents a significant advance in the field of multilayer printed circuit boards. In particular, the present invention provides a circuit board whose coefficient of thermal expansion can be precisely matched to that of the ceramic chip carrier. Additionally, the circuit board has excellent mechanical strength, low dielectric constant, and good thermal conductivity. Although the preferred embodiment of the invention has been described in detail, various changes may be made without departing from the spirit and scope of the invention.
例えば、本発明の複合層は、アラミドファイバから製造
されるものとして説明したが、低い又は負の熱膨張係数
を有する非導電性材料のファイバを用いることもできる
。この非導電性材料は、複合材料が銅のパターン（回路
に取り付けられる電気部品よりも熱膨張係数が大きい）
と合成されたときに回路板の熱膨張係数を電気部品に一
致できるように、電気部品より小さな熱膨張係数を有し
ていなければならない。更に、銅に代わっていがなる導
電性金属を用いることもできる。従って、本発明は、特
許請求の範囲のみによって限定されるものとする。For example, although the composite layer of the present invention has been described as being made from aramid fibers, fibers of non-conductive materials having low or negative coefficients of thermal expansion can also be used. This non-conductive material has a higher coefficient of thermal expansion than the copper pattern (which has a higher coefficient of thermal expansion than the electrical components attached to the circuit).
The circuit board must have a smaller coefficient of thermal expansion than the electrical component so that when combined with the electrical component, the coefficient of thermal expansion of the circuit board can match that of the electrical component. Furthermore, other conductive metals can be used instead of copper. It is the intention, therefore, to be limited only by the scope of the claims appended hereto.
第１図は、多層のプリント回路板に取り付けられた４つ
のチップキャリアを示す簡単な斜視図、第２図は、本発
明による多層回路板を形成する複合層の部分断面図、そ
して
第３図は、複合層の１つを示す部分断面図である。
ＩＯ・・・多層回路板
１２・・・チップキャリア
］４・・・接点パッド
１６・・・複合材料の複数の層
１８・・・銅被覆層
２０・・・絶縁接着層
２２．
２６．
３０ ・
３２ ・
２４・・・外部層
２８・・・内部層
アラミドファイバテープ
・・アラミドファイバ1 is a simplified perspective view showing four chip carriers mounted on a multilayer printed circuit board; FIG. 2 is a partial cross-sectional view of the composite layers forming a multilayer circuit board according to the invention; and FIG. 1 is a partial cross-sectional view of one of the composite layers; FIG. IO...Multilayer circuit board 12...Chip carrier] 4...Contact pad 16...Multiple layers of composite material 18...Copper cladding layer 20...Insulating adhesive layer 22. 26. 30 ・ 32 ・ 24 ... Outer layer 28 ... Inner layer aramid fiber tape ... Aramid fiber
Claims (34)
た複合材料の複数の層と、回路板に取り付けられる電気
部品間に接続を確立するのに用いられる複数の銅層とを
具備し、これらの層は所望の熱膨張係数を有する多層プ
リント回路板を形成するように互いに接合されることを
特徴とする多層プリント回路板。(1) comprising multiple layers of composite material formed by lamination of aramid fiber tape and multiple copper layers used to establish connections between electrical components attached to a circuit board; A multilayer printed circuit board characterized in that it is joined together to form a multilayer printed circuit board having a desired coefficient of thermal expansion.
の外部層と２つの内部層とを含み、アラミドファイバテ
ープは外部層についてはＸ方向に配向されそして内部層
についてはＹ方向に配向されて、Ｘ及びＹの両方向に低
い熱膨張係数を有する複合層を形成するようにした請求
項１に記載の多層プリント回路板。(2) Each composite layer includes two outer layers and two inner layers of aramid fiber tape, where the aramid fiber tape is oriented in the X direction for the outer layer and in the Y direction for the inner layer. , forming a composite layer having a low coefficient of thermal expansion in both the X and Y directions.
て半硬化段階へと加熱されたアラミドファイバの単一層
である請求項１に記載の多層プリント回路板。3. The multilayer printed circuit board of claim 1, wherein the aramid fiber tape is a single layer of aramid fiber coated with resin and heated to a semi-cured stage.
に記載の多層プリント回路板。(4) Claim 1, wherein the layer is bonded together with an insulating adhesive layer.
A multilayer printed circuit board as described in .
プの単一層である請求項４に記載の多層プリント回路板
。5. The multilayer printed circuit board of claim 4, wherein each of said insulating adhesive layers is a single layer of aramid fiber tape.
れたアラミドファイバの単一層である請求項４に記載の
多層プリント回路板。6. The multilayer printed circuit board of claim 4, wherein each of said insulating adhesive layers is a single layer of resin-impregnated woven aramid fibers.
多層プリント回路板。(7) The multilayer printed circuit board according to claim 3, wherein the resin is an epoxy resin.
の多層プリント回路板。(8) The multilayer printed circuit board according to claim 3, wherein the resin is a polyimide resin.
料の複数の層と、回路板に取り付けられる電気部品間に
接続を確立するのに用いられる導電性材料の複数の層と
を具備し、これらの層は、所望の熱膨張係数を有する多
層プリント回路板を形成するように互いに接合されるこ
とを特徴とする多層プリント回路板。(9) comprising multiple layers of composite material formed by lamination of fiber tape and multiple layers of conductive material used to establish connections between electrical components attached to a circuit board; A multilayer printed circuit board, characterized in that the layers are joined together to form a multilayer printed circuit board with a desired coefficient of thermal expansion.
と２つの内部層とを含み、ファイバテープは外部層につ
いてはＸ方向に配向されそして内部層についてはＹ方向
に配向される請求項９に記載の多層プリント回路板。(10) Each composite layer includes two outer layers and two inner layers of fiber tape, the fiber tape being oriented in the X direction for the outer layer and in the Y direction for the inner layer. A multilayer printed circuit board as described in .
化段階へと加熱されたファイバの単一層である請求項９
に記載の多層プリント回路板。(11) The fiber tape is a single layer of fiber coated with resin and heated to a semi-cured stage.
A multilayer printed circuit board as described in .
９に記載の多層プリント回路板。12. The multilayer printed circuit board of claim 9, wherein said layers are bonded together with an insulating adhesive layer.
層である請求項１２に記載の多層プリント回路。13. The multilayer printed circuit of claim 12, wherein each of said insulating adhesive layers is a single layer of fiber tape.
れたファイバの単一層である請求項１２に記載の多層プ
リント回路。14. The multilayer printed circuit of claim 12, wherein each of said insulating adhesive layers is a single layer of resin-impregnated woven fibers.
１１に記載の多層プリント回路板。(15) The multilayer printed circuit board according to claim 11, wherein the fiber is an aramid fiber.
載の多層プリント回路板。(16) The multilayer printed circuit board according to claim 11, wherein the resin is an epoxy resin.
記載の多層プリント回路板。(17) The multilayer printed circuit board according to claim 11, wherein the resin is a polyimide resin.
層プリント回路板。(18) The multilayer printed circuit board according to claim 9, wherein the conductive metal is copper.
層を形成し、 幾つかの複合層の少なくとも片面に銅の層をメッキし、 上記銅の層に所定の回路パターンをエッチングし、そし
て 上記複合層に絶縁接着層を積層して、所望の熱膨張係数
を有するプリント回路板を形成することを特徴とする方
法。(19) A method for manufacturing a multilayer printed circuit board, comprising: forming a plurality of layers of composite material by laminating aramid fiber tape; plating a copper layer on at least one side of some of the composite layers; and laminating an insulating adhesive layer to the composite layer to form a printed circuit board having a desired coefficient of thermal expansion.
つの外部層と２つの内部層とを含み、アラミドファイバ
テープは外部層についてはＸ方向に配向されそして内部
層についてはＹ方向に配向されて、Ｘ及びＹの両方向に
低い熱膨張係数を有する複合層を形成するようにした請
求項１９に記載の多層プリント回路板の製造方法。(20) Each composite layer consists of two layers of aramid fiber tape.
The aramid fiber tape is oriented in the X direction for the outer layer and in the Y direction for the inner layer, and has a low coefficient of thermal expansion in both the X and Y directions. 20. The method of manufacturing a multilayer printed circuit board according to claim 19, further comprising forming a layer.
れて半硬化段階へと加熱されたアラミドファイバの単一
層である請求項１９に記載の多層プリント回路板の製造
方法。(21) The method of manufacturing a multilayer printed circuit board according to claim 19, wherein the aramid fiber tape is a single layer of aramid fiber coated with resin and heated to a semi-cured stage.
プの単一層である請求項１９に記載の多層プリント回路
板の製造方法。22. The method of claim 19, wherein each of the insulating adhesive layers is a single layer of aramid fiber tape.
れたアラミドファイバテープの単一層である請求項１９
に記載の多層プリント回路板の製造方法。(23) Each of the insulating adhesive layers is a single layer of resin-impregnated woven aramid fiber tape.
A method for manufacturing a multilayer printed circuit board as described in .
載の多層プリント回路板の製造方法。(24) The method for manufacturing a multilayer printed circuit board according to claim 21, wherein the resin is an epoxy resin.
記載の多層プリント回路板の製造方法。(25) The method for manufacturing a multilayer printed circuit board according to claim 21, wherein the resin is a polyimide resin.
し、 幾つかの複合層の少なくとも片面に導電性金属の層をメ
ッキし、 上記金属層に所定の回路パターンをエッチングし、そし
て 上記複合層に絶縁接着層を積層して、所望の熱膨張係数
を有するプリント回路板を形成することを特徴とする方
法。(26) A method for manufacturing a multilayer printed circuit board, comprising: forming a plurality of layers of composite material by laminating fiber tape; plating a layer of conductive metal on at least one side of some of the composite layers; and laminating an insulating adhesive layer to the composite layer to form a printed circuit board having a desired coefficient of thermal expansion.
と２つの内部層とを含み、ファイバテープは外部層につ
いてはＸ方向に配向されそして内部層についてはＹ方向
に配向される請求項２６に記載の多層プリント回路板の
製造方法。(27) Each composite layer includes two outer layers and two inner layers of fiber tape, the fiber tape being oriented in the X direction for the outer layer and in the Y direction for the inner layer. A method for manufacturing a multilayer printed circuit board as described in .
化段階まで加熱されたファイバの単一層である請求項２
６に記載の多層プリント回路板の製造方法。(28) Claim 2, wherein the fiber tape is a single layer of fiber coated with resin and heated to a semi-cured stage.
6. The method for manufacturing a multilayer printed circuit board according to 6.
層である請求項２６に記載の多層プリント回路板の製造
方法。29. The method of claim 26, wherein each of the insulating adhesive layers is a single layer of fiber tape.
れたファイバの単一層である請求項２６に記載の多層プ
リント回路板の製造方法。30. The method of claim 26, wherein each of the insulating adhesive layers is a single layer of resin-impregnated woven fibers.
２８に記載の多層プリント回路板の製造方法。(31) The method for manufacturing a multilayer printed circuit board according to claim 28, wherein the fiber is an aramid fiber.
載の多層プリント回路板の製造方法。(32) The method for manufacturing a multilayer printed circuit board according to claim 28, wherein the resin is an epoxy resin.
記載の多層プリント回路板の製造方法。(33) The method for manufacturing a multilayer printed circuit board according to claim 28, wherein the resin is a polyimide resin.
多層プリント回路板の製造方法。(34) The method for manufacturing a multilayer printed circuit board according to claim 26, wherein the conductive metal is copper.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004555A JPH0634449B2 (en) | 1989-01-11 | 1989-01-11 | Multilayer printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1004555A JPH0634449B2 (en) | 1989-01-11 | 1989-01-11 | Multilayer printed circuit board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206196A true JPH02206196A (en) | 1990-08-15 |
| JPH0634449B2 JPH0634449B2 (en) | 1994-05-02 |
Family
ID=11587295
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1004555A Expired - Lifetime JPH0634449B2 (en) | 1989-01-11 | 1989-01-11 | Multilayer printed circuit board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0634449B2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098175A (en) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | Method for forming a shelf for bonding a multilayer printed circuit board |
| JP2008085106A (en) * | 2006-09-28 | 2008-04-10 | Kyocera Corp | Printed wiring board |
| JP2009021470A (en) * | 2007-07-13 | 2009-01-29 | Fujitsu Ltd | Circuit board |
-
1989
- 1989-01-11 JP JP1004555A patent/JPH0634449B2/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH098175A (en) * | 1995-06-14 | 1997-01-10 | Fuji Kiko Denshi Kk | Method for forming a shelf for bonding a multilayer printed circuit board |
| JP2008085106A (en) * | 2006-09-28 | 2008-04-10 | Kyocera Corp | Printed wiring board |
| JP2009021470A (en) * | 2007-07-13 | 2009-01-29 | Fujitsu Ltd | Circuit board |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0634449B2 (en) | 1994-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4814945A (en) | Multilayer printed circuit board for ceramic chip carriers | |
| US4812792A (en) | High-frequency multilayer printed circuit board | |
| US4689110A (en) | Method of fabricating multilayer printed circuit board structure | |
| CA1230182A (en) | Multilayer printed circuit board structure | |
| JP2875076B2 (en) | Flexible wiring board | |
| KR100338908B1 (en) | Printed circuit board and electronic components | |
| US4496793A (en) | Multi-layer metal core circuit board laminate with a controlled thermal coefficient of expansion | |
| JPH11238971A (en) | Multilayer wiring board | |
| US20040212075A1 (en) | Semiconductor device including a wiring board with a three-dimensional wiring pattern | |
| US20030136577A1 (en) | Circuit board and method for fabricating the same, and electronic device | |
| JPH04212494A (en) | Manufacture of rigid/flexible printed circuit structure and multilayer flexible circuit board manufactured by this method | |
| JP2004087856A (en) | Multilayer wiring board | |
| US4875282A (en) | Method of making multilayer printed circuit board | |
| US20180033732A1 (en) | Wiring board | |
| JP2001111218A (en) | Multilayer printed circuit board and electronic device | |
| KR101518067B1 (en) | Multilayer printed wiring board and its manufacturing method | |
| JPH0634449B2 (en) | Multilayer printed circuit board | |
| JP2000340907A (en) | Wiring board and method of manufacturing the same | |
| CN221901072U (en) | Circuit Board | |
| JP2007115952A (en) | Interposer substrate and manufacturing method thereof | |
| JPS60236278A (en) | Plate for circuit | |
| JPH0834348B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JPH03285382A (en) | Printed wiring board | |
| JP2833375B2 (en) | Manufacturing method of multilayer printed wiring board | |
| JP2005123333A (en) | Flex-rigid circuit board |