JPH02206358A - トランジスタのベース駆動回路 - Google Patents
トランジスタのベース駆動回路Info
- Publication number
- JPH02206358A JPH02206358A JP2216189A JP2216189A JPH02206358A JP H02206358 A JPH02206358 A JP H02206358A JP 2216189 A JP2216189 A JP 2216189A JP 2216189 A JP2216189 A JP 2216189A JP H02206358 A JPH02206358 A JP H02206358A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- switching element
- base
- current
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は被制御用のトランジスタ、特にパワートランジ
スタのオンオフをさせるベース駆動回路に関するもので
ある。
スタのオンオフをさせるベース駆動回路に関するもので
ある。
トランジスタのベース駆動回路の基本回路として、第６
図に示すものが知られている。
図に示すものが知られている。
第６図において、１は被制御用のトランジスタ、２．３
は直流電源、４．５はオンオフ用のトランジスタ、６は
ベース電流制限用の抵抗である。
は直流電源、４．５はオンオフ用のトランジスタ、６は
ベース電流制限用の抵抗である。
すなわち、直列に接続された２個の直流電源２゜３とト
ランジスタ４．５からなるトーテンボール回路および抵
抗６からなり、制御信号が印加されると、トランジスタ
４がオンし、直流電源２から抵抗６を通してトランジス
タ１のベース電流を流す。また、制御信号がなくなるに
、トランジスタ４がオフしてトランジスタ５がオンし、
トラツク〔発明が解決しようとする問題点〕 しかるに、第６図に示す如きものは、抵抗６の抵抗値は
直流電源２の電圧変動範囲の最小値、トランジスタ４の
オン時（コレクターエミ、り）間型圧の最大値、トラン
ジスタ１の（ベース−エミッタ）間の最大値および電流
増幅率の最小値を考慮して決定されるため、それぞれ値
が通常値の場合にはトランジスタ１のベース電流が不必
要に多くなるのが通例である。
ランジスタ４．５からなるトーテンボール回路および抵
抗６からなり、制御信号が印加されると、トランジスタ
４がオンし、直流電源２から抵抗６を通してトランジス
タ１のベース電流を流す。また、制御信号がなくなるに
、トランジスタ４がオフしてトランジスタ５がオンし、
トラツク〔発明が解決しようとする問題点〕 しかるに、第６図に示す如きものは、抵抗６の抵抗値は
直流電源２の電圧変動範囲の最小値、トランジスタ４の
オン時（コレクターエミ、り）間型圧の最大値、トラン
ジスタ１の（ベース−エミッタ）間の最大値および電流
増幅率の最小値を考慮して決定されるため、それぞれ値
が通常値の場合にはトランジスタ１のベース電流が不必
要に多くなるのが通例である。
そのため、抵抗６に発生する損失が問題となったり、直
流電源の容量が大きくなるといった欠点を有していた。
流電源の容量が大きくなるといった欠点を有していた。
本発明は上述したような欠点を除去するためなされたも
のであり、被制御用トランジスタに必要とするベース電
流値の電流を常時発生する定電流回路と、被制御用トラ
ンジスタをオフ状態とするときにはその定１を光回路を
バイパスさせるための制御用トランジスタとを具備して
なる装置を実現したものである。
のであり、被制御用トランジスタに必要とするベース電
流値の電流を常時発生する定電流回路と、被制御用トラ
ンジスタをオフ状態とするときにはその定１を光回路を
バイパスさせるための制御用トランジスタとを具備して
なる装置を実現したものである。
しかして、本発明は上記のように構成することにより、
ベース電流制限用抵抗が除去され、かっ直流電源の電圧
変動によってベース電流が変化しないようにできるため
、前述した如き不具合を解消できるものである。
ベース電流制限用抵抗が除去され、かっ直流電源の電圧
変動によってベース電流が変化しないようにできるため
、前述した如き不具合を解消できるものである。
以下、本発明を図面に基づいて詳細説明する。
図中、第６図と同符号のものは同じ機能を有する部分を
示す。
示す。
図示の如くに、直列接続された正側の直流電源２および
負側の直流電源３を用意し、直流電源２の正極と負極の
間に、 スイッチング素子→リアクトル８−トランジスター（ベ
ース−エミッタ） の直列回路が構成されるよう接続し、スイッチング素子
７とリアクトル８の接続点がカソード側。
負側の直流電源３を用意し、直流電源２の正極と負極の
間に、 スイッチング素子→リアクトル８−トランジスター（ベ
ース−エミッタ） の直列回路が構成されるよう接続し、スイッチング素子
７とリアクトル８の接続点がカソード側。
直流電源３の負極がアノード側となるようにダイオード
９を接続し、またトランジスターのベースおよび直流電
源３の負極との間にトランジスタ１を制御するスイッチ
ング素子１ｏを接続してなる。
９を接続し、またトランジスターのベースおよび直流電
源３の負極との間にトランジスタ１を制御するスイッチ
ング素子１ｏを接続してなる。
つぎに・かかる接続構成の動作を第２図〜第５図を参照
して詳述する。ここに、第２図および第３図は被制御ト
ランジスタをオンさせる場合の動作説明図およびタイム
チャートであり、第４図および第５図は被制御トランジ
スタをオフさせる場合の動作説明図およびタイムチャー
トである。
して詳述する。ここに、第２図および第３図は被制御ト
ランジスタをオンさせる場合の動作説明図およびタイム
チャートであり、第４図および第５図は被制御トランジ
スタをオフさせる場合の動作説明図およびタイムチャー
トである。
すなわち、トランジスタ１をオンさせる場合にはトラン
ジスタ１０をオフさせる。このため、そのときの流れは
第２図のように表わせ、スイッチング素子７がオンのと
きは実線で示す経路で電流Ｉ。
ジスタ１０をオフさせる。このため、そのときの流れは
第２図のように表わせ、スイッチング素子７がオンのと
きは実線で示す経路で電流Ｉ。
が流れ、トランジスタ１のベース電流ＩＢとなる。
また、スイッチング素子７がオフのときは点線で示す経
路で、リアクトル８の蓄積エネルギーによるｔ流工２が
引き続き流れ、トランジスタ１のベース電流Ｉ、を維持
することになる。
路で、リアクトル８の蓄積エネルギーによるｔ流工２が
引き続き流れ、トランジスタ１のベース電流Ｉ、を維持
することになる。
このときのスイッチング素子７のオン時間のチョッピン
グ周期Ｔに対する比率Ａはつぎの式のようになる。
グ周期Ｔに対する比率Ａはつぎの式のようになる。
Ｅｌ：直流電源２電圧
Ｅ２：直流電源３’ｌｉｌ！圧
ＶＣＥ？ ニスイツチング素子７オン電圧ＶＢＥＩ ：
トランジスタ１（ベース−エミッタ）間型圧 ＣＣＴ！、 （ＦＪｔ ｒ Ｅ２＞＞ Ｖｎｃｔ ＋
Ｖｃｖｔ） テア６カラ、比率Ａの値は約０．５となる
。また、トランジスタ１のベース電流よりのリップル電
流ΔＩは、ョエー８”−“°８″−■”０” ・ＡＴ となり、リアクトル８のインダクタンスＬを大きくする
か、チョッピング周期Ｔを小さくすることによって、リ
ップル電流ｊＩはスイッチング素子７のオンオフ比を制
御することによって必要な一定電流とすることができる
。
トランジスタ１（ベース−エミッタ）間型圧 ＣＣＴ！、 （ＦＪｔ ｒ Ｅ２＞＞ Ｖｎｃｔ ＋
Ｖｃｖｔ） テア６カラ、比率Ａの値は約０．５となる
。また、トランジスタ１のベース電流よりのリップル電
流ΔＩは、ョエー８”−“°８″−■”０” ・ＡＴ となり、リアクトル８のインダクタンスＬを大きくする
か、チョッピング周期Ｔを小さくすることによって、リ
ップル電流ｊＩはスイッチング素子７のオンオフ比を制
御することによって必要な一定電流とすることができる
。
つぎに、トランジスタ１がオフしている場合）こついて
は、このときスイッチング素子１ｏはオンしており、第
４図に示す流れで表わされる。
は、このときスイッチング素子１ｏはオンしており、第
４図に示す流れで表わされる。
スイッチング素子１０がオンしているため・ トランジ
スタ１の（エミッターベース）間に直流電源３の電圧Ｅ
２が印加され、トランジスタ１の（ベース−エミッタ）
を逆バイアスしてトランジスタ１をオフさせる。
スタ１の（エミッターベース）間に直流電源３の電圧Ｅ
２が印加され、トランジスタ１の（ベース−エミッタ）
を逆バイアスしてトランジスタ１をオフさせる。
一方、再びトランジスタ１をオンさせるためにはリアク
トル８に電流を流し続ける必要があるが、これはスイッ
チング素子７を引き続きチョッピングさせる。つまり、
スイッチング素子７がオンしているときには第４図の実
線で示す経路で流れ、オフ時には点線で示す経路に電流
が流れる。
トル８に電流を流し続ける必要があるが、これはスイッ
チング素子７を引き続きチョッピングさせる。つまり、
スイッチング素子７がオンしているときには第４図の実
線で示す経路で流れ、オフ時には点線で示す経路に電流
が流れる。
このときのスイッチング素子７の通流率にはっぎの式の
ようになる。
ようになる。
ｖＦ：ダイオード９順方向電圧
ｖｃΣ１Ｇｍスイ、チング素子１０オン電圧ここで、（
Ｂｌｔ Ｅ２ ＞＞ ＶＦ ＋ Ｖｃｚｘｏ ）である
から、通流率には非常に小さい値となる。また、トラン
ジスタ１のベース電流Ｉ、のり、プル電流Δ■′は、Ｂ
１＋Ｂ２ ＶＣＩ？ −ＶＣＥＩＯ−にＴΔＩ’＝ となり、トランジスタ１がオン時と同様にインダクタン
スＬを大きくするか、チョッピング周期Ｔを小さくする
ことによって、リップル電流Δ工′を小さくすることが
できる。
Ｂｌｔ Ｅ２ ＞＞ ＶＦ ＋ Ｖｃｚｘｏ ）である
から、通流率には非常に小さい値となる。また、トラン
ジスタ１のベース電流Ｉ、のり、プル電流Δ■′は、Ｂ
１＋Ｂ２ ＶＣＩ？ −ＶＣＥＩＯ−にＴΔＩ’＝ となり、トランジスタ１がオン時と同様にインダクタン
スＬを大きくするか、チョッピング周期Ｔを小さくする
ことによって、リップル電流Δ工′を小さくすることが
できる。
かようにして、第１図に示した接続構成を用いることに
より、トランジスタ１のベース電流を一定値に制御し、
かつ電流制限用抵抗が不要となり、前述した欠点を確実
に解決することができる。
より、トランジスタ１のベース電流を一定値に制御し、
かつ電流制限用抵抗が不要となり、前述した欠点を確実
に解決することができる。
なお、チョッピング用スイッチング素子およびアノード
となるようダイオードには、トランジスタ。
となるようダイオードには、トランジスタ。
ＦＥＴ等のスイッチング素子であればどのようなもので
もよいことは言うまでもない。
もよいことは言うまでもない。
以上説明したように本発明によれば、被制御トランジス
タのベース電流を直流電源の電圧変動および各部品の特
性のバラツキにより変動することなく一定とすることが
可能となり、安定したトランジスタの駆動ができる。
タのベース電流を直流電源の電圧変動および各部品の特
性のバラツキにより変動することなく一定とすることが
可能となり、安定したトランジスタの駆動ができる。
また、電流制限用抵抗が不要となったため、無用の発熱
防止および直流電源の容量を小さくすることができる。
防止および直流電源の容量を小さくすることができる。
さらには、付帯効果として被制御トランジスタをオンさ
せる場合、アノードとなるようダイオードをオフさせる
と、リアクトルに流れていた電流が直ちに被制御トラン
ジスタのベース電流となり急速にオンさせることが可能
となる。
せる場合、アノードとなるようダイオードをオフさせる
と、リアクトルに流れていた電流が直ちに被制御トラン
ジスタのベース電流となり急速にオンさせることが可能
となる。
第１図は本発明による一実施例の要部構成を示す回路図
、第２図および第３図は被制御トランジスタのオンさせ
る場合の動作説明図およびタイムチャート、第４図およ
び第５図は被制御トランジスタのオフさせる場合の動作
説明図およびタイムチャート、第６図は従来のトランジ
スタのベース駆動回路の基本回路を示す図である。 １・・・・・・トランジスタ、２．３・・・・・・直流
電源、４ 、５ 、７ 、１０・・・・・・スイッチン
グ素子、８・・・・・・リアクトル、９・・・・・・ダ
イオード、Ｔ・・・・・・チョッピング周期、Δ工、Δ
工′・・・・・・リップル電流。 第 １ 図 訛６図 第２図 晃３図 第４図 第５０
、第２図および第３図は被制御トランジスタのオンさせ
る場合の動作説明図およびタイムチャート、第４図およ
び第５図は被制御トランジスタのオフさせる場合の動作
説明図およびタイムチャート、第６図は従来のトランジ
スタのベース駆動回路の基本回路を示す図である。 １・・・・・・トランジスタ、２．３・・・・・・直流
電源、４ 、５ 、７ 、１０・・・・・・スイッチン
グ素子、８・・・・・・リアクトル、９・・・・・・ダ
イオード、Ｔ・・・・・・チョッピング周期、Δ工、Δ
工′・・・・・・リップル電流。 第 １ 図 訛６図 第２図 晃３図 第４図 第５０
Claims (1)
- 直列に接続された２個の直流電源の正側電源の正極と負
極の間に、チョッピング用スイッチング素子とリアクト
ルと被制御トランジスタのベースおよびエミッタとの直
列回路を接続するとともに、前記チョッピング用スイッ
チング素子とリアクトルの接続点に該接続点側にカソー
ドおよび負側電源の負極にアノードとなるようダイオー
ドを接続し、前記被制御トランジスタのベースと負側電
源の負極間に制御用スイッチング素子を接続した回路構
成をなし、被制御用トランジスタのベース電流が一定と
なるように前記チョッピング用スイッチング素子を制御
することを特徴としたトランジスタのベース駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216189A JPH0767271B2 (ja) | 1989-01-31 | 1989-01-31 | トランジスタのベース駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2216189A JPH0767271B2 (ja) | 1989-01-31 | 1989-01-31 | トランジスタのベース駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206358A true JPH02206358A (ja) | 1990-08-16 |
| JPH0767271B2 JPH0767271B2 (ja) | 1995-07-19 |
Family
ID=12075101
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2216189A Expired - Lifetime JPH0767271B2 (ja) | 1989-01-31 | 1989-01-31 | トランジスタのベース駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0767271B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268754B1 (en) | 1999-07-15 | 2001-07-31 | Ngk Insulators, Ltd. | Gate driving circuit for power semiconductor switch |
-
1989
- 1989-01-31 JP JP2216189A patent/JPH0767271B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6268754B1 (en) | 1999-07-15 | 2001-07-31 | Ngk Insulators, Ltd. | Gate driving circuit for power semiconductor switch |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0767271B2 (ja) | 1995-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5989573A (ja) | 電子スイツチ装置 | |
| JPS60180032A (ja) | ソレノイド駆動回路 | |
| JPH02206358A (ja) | トランジスタのベース駆動回路 | |
| US4716513A (en) | Base drive circuit in a transistor inverter | |
| JP3227048B2 (ja) | 双方向接続トランジスタの駆動回路 | |
| JPS6118231A (ja) | 発光素子駆動回路 | |
| JPS63107460A (ja) | 多重化構成の直流電源装置 | |
| JPH01252165A (ja) | 昇圧チョッパ回路 | |
| JPS6179331A (ja) | 発光素子の駆動制御回路 | |
| JPH01147815A (ja) | ソレノイド駆動回路 | |
| JPS6152155A (ja) | スイツチングレギユレ−タ | |
| JPH0615457A (ja) | プラズマアーク電源装置 | |
| JPH0496652A (ja) | スイッチング電源用ドライブ回路 | |
| JPH06189530A (ja) | Ｄｃ−ｄｃコンバータｉｃ | |
| JPH05174988A (ja) | ストロボ装置の駆動回路 | |
| JPS63229791A (ja) | 発光素子駆動回路 | |
| JPS59176928A (ja) | トランジスタ駆動回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS6118232A (ja) | 発光ダイオ−ド駆動回路 | |
| JPS6062230A (ja) | 半導体スイツチのベ−ス駆動回路 | |
| JP2006216588A (ja) | 発光素子駆動装置 | |
| JPS6020622U (ja) | 直流定電圧出力回路装置 | |
| JPH0429559A (ja) | ベース駆動回路用電源回路 | |
| JPS58132432U (ja) | 電圧制御発振回路 | |
| JPH05252644A (ja) | 低電圧しゃ断器 |