JPH02206865A - プログラム・ローディング方法およびデータ処理システム - Google Patents
プログラム・ローディング方法およびデータ処理システムInfo
- Publication number
- JPH02206865A JPH02206865A JP1027245A JP2724589A JPH02206865A JP H02206865 A JPH02206865 A JP H02206865A JP 1027245 A JP1027245 A JP 1027245A JP 2724589 A JP2724589 A JP 2724589A JP H02206865 A JPH02206865 A JP H02206865A
- Authority
- JP
- Japan
- Prior art keywords
- program
- data processing
- programs
- memory
- transfer order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Stored Programmes (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置またはシステムに係り、特に
データ処理装置のプログラム（マイクロプログラムを含
む）のローディングの技術に関する。
データ処理装置のプログラム（マイクロプログラムを含
む）のローディングの技術に関する。
複数のデータ処理装置のプログラム・ローディングを効
率的に行う技術としては、特開昭６０−２０５６３２号
の「データ処理装置のプログラム・ローディング方式」
がある。
率的に行う技術としては、特開昭６０−２０５６３２号
の「データ処理装置のプログラム・ローディング方式」
がある。
この方式は、複数の第１のデータ処理装置と、それらの
プログラムのバックアップファイルを有する第２のデー
タ処理装置が共通線に分岐接続または環状接続された構
成において、第２データ処理装置はバックアップファイ
ルに格納されているプログラム・ブロックを１ブロツク
毎に第１データ処理装置のすべてに同時に転送する同報
通信手段を有し、第１データ処理装置はそれぞれ予め必
要とするプログラム・ブロックの表示を有し、このプロ
グラム・ブロック表示に基づいて同報通信手段により転
送されてきたプログラム・ブロックの内から必要とする
プログラム・ブロックのみを自装置のメモリにローディ
ングするというものである。
プログラムのバックアップファイルを有する第２のデー
タ処理装置が共通線に分岐接続または環状接続された構
成において、第２データ処理装置はバックアップファイ
ルに格納されているプログラム・ブロックを１ブロツク
毎に第１データ処理装置のすべてに同時に転送する同報
通信手段を有し、第１データ処理装置はそれぞれ予め必
要とするプログラム・ブロックの表示を有し、このプロ
グラム・ブロック表示に基づいて同報通信手段により転
送されてきたプログラム・ブロックの内から必要とする
プログラム・ブロックのみを自装置のメモリにローディ
ングするというものである。
しかし、この従来方式は、ローディングすべき複数のプ
ログラムの大部分が共通のブロックに分解できることを
前提としている。すなわち、そのような共通のブロック
によって大部分が組み立てられたようなプログラムの場
合にのみ効率的なローディングが可能であって、そのよ
うな共通ブロックに分解できないような、全体的に相異
なった２以上のプログラムのローディングを効率的に行
うことはできないという問題があった。
ログラムの大部分が共通のブロックに分解できることを
前提としている。すなわち、そのような共通のブロック
によって大部分が組み立てられたようなプログラムの場
合にのみ効率的なローディングが可能であって、そのよ
うな共通ブロックに分解できないような、全体的に相異
なった２以上のプログラムのローディングを効率的に行
うことはできないという問題があった。
本発明の目的は、上述のようなプログラム構造の制約を
受けない効率的なプログラム・ローディングを可能とす
ることである。
受けない効率的なプログラム・ローディングを可能とす
ることである。
本発明のプログラム・ローディング方法は、上記目的を
達成するため、同報手段によって、プログラム・バック
アップファイル内の複数のプログラムを、従来のように
プログラム・ブロック毎でなく、１プログラム毎に所定
の順序で順次、複数のデータ処理装置へ一斉に転送し、
該複数のデータ処理装置のそれぞれは、前記同報通信手
段により順次転送されたプログラムの内からその転送順
位より自装置のプログラムを認識し、自装置のプログラ
ムだけを自装置のメモリにローディングするというもの
である。
達成するため、同報手段によって、プログラム・バック
アップファイル内の複数のプログラムを、従来のように
プログラム・ブロック毎でなく、１プログラム毎に所定
の順序で順次、複数のデータ処理装置へ一斉に転送し、
該複数のデータ処理装置のそれぞれは、前記同報通信手
段により順次転送されたプログラムの内からその転送順
位より自装置のプログラムを認識し、自装置のプログラ
ムだけを自装置のメモリにローディングするというもの
である。
また本発明のデータ処理システムは、上記目的を達成す
るため、それぞれメモリを持った複数のデータ処理装置
と、該複数のデータ処理装置のプログラムのバックアッ
プファイルと、該バックアップファイル内の複数のプロ
グラムを１プログラム毎に所定の順序で順次、前記複数
のデータ処理装置へ一斉に転送する同報通信手段とを有
し、前記複数のデータ処理装置はそれぞれ自装置のプロ
グラムの転送順位の表示手段と、前記同報通信手段によ
り転送されたプログラムの転送順位を検出する手段と、
該手段により検出された転送順位と前記表示手段により
表示された転送順位とが一致したときに前記同報通信手
段によって転送されたプログラムを自装置の持つメモリ
にローディングする制御をする手段とを有し、該複数の
データ処理装置はそれぞれ自装置のメモリにローディン
グされたプログラムにより制御されるようにしたもので
ある。
るため、それぞれメモリを持った複数のデータ処理装置
と、該複数のデータ処理装置のプログラムのバックアッ
プファイルと、該バックアップファイル内の複数のプロ
グラムを１プログラム毎に所定の順序で順次、前記複数
のデータ処理装置へ一斉に転送する同報通信手段とを有
し、前記複数のデータ処理装置はそれぞれ自装置のプロ
グラムの転送順位の表示手段と、前記同報通信手段によ
り転送されたプログラムの転送順位を検出する手段と、
該手段により検出された転送順位と前記表示手段により
表示された転送順位とが一致したときに前記同報通信手
段によって転送されたプログラムを自装置の持つメモリ
にローディングする制御をする手段とを有し、該複数の
データ処理装置はそれぞれ自装置のメモリにローディン
グされたプログラムにより制御されるようにしたもので
ある。
さらに本発明のデータ処理装置は、上記目的を達成する
ため、メモリと、自装置のプログラムの転送順位の表示
手段と、外部より転送されてきたプログラムの転送順位
を検出する手段と、該手段により検出された転送順位と
前記表示手段により表示された転送順位とが一致したと
きに外部より転送されたプログラムを前記メモリにロー
ディングする制御をする手段とを有し、前記メモリにロ
ーディングされたプログラムにより制御されるようにし
たものである。
ため、メモリと、自装置のプログラムの転送順位の表示
手段と、外部より転送されてきたプログラムの転送順位
を検出する手段と、該手段により検出された転送順位と
前記表示手段により表示された転送順位とが一致したと
きに外部より転送されたプログラムを前記メモリにロー
ディングする制御をする手段とを有し、前記メモリにロ
ーディングされたプログラムにより制御されるようにし
たものである。
データ処理装置のプログラムは、１プログラム単位で一
斉同報されるので、共通ブロックに分解できないような
全体が相異なったプログラムの場合であっても、少なく
とも２台以上のデータ処理装置のプログラムが同一であ
るならば、データ処理装置１台毎にプログラムを順にロ
ーディングするよりも、全データ処理装置へのプログラ
ム・ローディングを短時間で終了することができる。
斉同報されるので、共通ブロックに分解できないような
全体が相異なったプログラムの場合であっても、少なく
とも２台以上のデータ処理装置のプログラムが同一であ
るならば、データ処理装置１台毎にプログラムを順にロ
ーディングするよりも、全データ処理装置へのプログラ
ム・ローディングを短時間で終了することができる。
また、データ処理装置はプログラムの転送順位によって
自装置のプログラムを認識するので、１ブロツク毎に自
装置のブロックであるか否かを調べる方式よりも、ロー
ディング制御を単純化できる。
自装置のプログラムを認識するので、１ブロツク毎に自
装置のブロックであるか否かを調べる方式よりも、ロー
ディング制御を単純化できる。
以下、本発明の一実施例を第１図乃至第４図により説明
する。
する。
第１図は本発明の一実施例に係るデータ処理システムの
概略構成図である。このデータ処理システムは、ｎ台の
データ処理装置１ （１１，Ｌ、・・・ｉｎ）と、これ
らに対するプログラム・ローディングやシステム全体の
制御を行うデータ処理装置２とを共通線３に分岐接続し
たものである。たゾし、共通線３に環状に接続された構
成であってもよい、あるいは、各データ処理装置１を別
々の信号線によってデータ処理装置２にスター接続した
構成であってもよい。
概略構成図である。このデータ処理システムは、ｎ台の
データ処理装置１ （１１，Ｌ、・・・ｉｎ）と、これ
らに対するプログラム・ローディングやシステム全体の
制御を行うデータ処理装置２とを共通線３に分岐接続し
たものである。たゾし、共通線３に環状に接続された構
成であってもよい、あるいは、各データ処理装置１を別
々の信号線によってデータ処理装置２にスター接続した
構成であってもよい。
各データ処理装置１はそれぞれメモリ４ （４１゜４□
、・・・、４ｎ）を有する。データ処理装置２は、各デ
ータ処理装置１のプログラムのバックアップファイル５
を含むファイル装置６を有し、また、このプログラム・
バックアップファイル５内の複数のプログラム（Ａ、Ｂ
、Ｃ）を一定の順序（Ａ。
、・・・、４ｎ）を有する。データ処理装置２は、各デ
ータ処理装置１のプログラムのバックアップファイル５
を含むファイル装置６を有し、また、このプログラム・
バックアップファイル５内の複数のプログラム（Ａ、Ｂ
、Ｃ）を一定の順序（Ａ。
Ｂ、Ｃの順）で、ｎ台のデータ処理装置１へ一斉に転送
する同報通信手段７を有する。
する同報通信手段７を有する。
なお、各プログラムはブロックに分割されて転送される
のではなく、１プログラム毎に全体が連続して転送され
る。当然、各プログラムの大きさは、各データ処理装置
のメモリに格納可能な大きさである。
のではなく、１プログラム毎に全体が連続して転送され
る。当然、各プログラムの大きさは、各データ処理装置
のメモリに格納可能な大きさである。
第２図はデータ処理装置１のプログラム・ローディング
に関する内部構成を示す、１０はデータ処理袋ｗ１の基
本機能部である。１１は自装置のプログラムの転送順位
の表示フラグである。１２はメモリ４へのｍ本のアドレ
ス線であり、１３はメモリ４への書込み信号線である。
に関する内部構成を示す、１０はデータ処理袋ｗ１の基
本機能部である。１１は自装置のプログラムの転送順位
の表示フラグである。１２はメモリ４へのｍ本のアドレ
ス線であり、１３はメモリ４への書込み信号線である。
１４はｍ本のアドレス線１２が全部１１１１１となった
こと（最大アドレスとなったこと）を検出するアンドゲ
ートである。１５はアンドゲート１４の“１″出力によ
ってカウントアツプしてプログラムの転送順位（転送回
数）を検出するカウンタである。１６はカウンタ１５を
クリアする初期設定信号線であり、データ処理装置１の
初期設定時にｕ １７１になる。
こと（最大アドレスとなったこと）を検出するアンドゲ
ートである。１５はアンドゲート１４の“１″出力によ
ってカウントアツプしてプログラムの転送順位（転送回
数）を検出するカウンタである。１６はカウンタ１５を
クリアする初期設定信号線であり、データ処理装置１の
初期設定時にｕ １７１になる。
１７はデータ処理装置１の状態を示す信号で、ストップ
中および初期設定時に１″′になる。１８は転送順位の
表示フラグ１１とカウンタ５の値を比較し、一致したと
きに“１ｎを出力する比較回路である。１９は信号線１
７が“０”のときに書込み信号線１３の信号をそのま一
出力し、信号線１７が１゛１”のときに“０”を出力す
るゲートである。２０は信号線１７と比較回路１８の出
力が“１″のときに書込み信号線１３の信号をそのま一
出力するアンドゲートである。２１はゲート１９とアン
ドゲート２０の出力の論理和をとり、メモリ４への書込
み信号として供給するオアゲートである。２２はメモリ
４の書込みデータ線であり、共通線３と同じパス幅を有
する。
中および初期設定時に１″′になる。１８は転送順位の
表示フラグ１１とカウンタ５の値を比較し、一致したと
きに“１ｎを出力する比較回路である。１９は信号線１
７が“０”のときに書込み信号線１３の信号をそのま一
出力し、信号線１７が１゛１”のときに“０”を出力す
るゲートである。２０は信号線１７と比較回路１８の出
力が“１″のときに書込み信号線１３の信号をそのま一
出力するアンドゲートである。２１はゲート１９とアン
ドゲート２０の出力の論理和をとり、メモリ４への書込
み信号として供給するオアゲートである。２２はメモリ
４の書込みデータ線であり、共通線３と同じパス幅を有
する。
第３図は共通線３上を転送されるプログラムのデータフ
ォーマットを示す、（ａ）のアドレス情報はデータ処理
栽ｊｌｌ内のアドレス線１２で指定されるアドレスを示
し、（ｂ）のデータは書込みデータとなるプログラムを
示す。
ォーマットを示す、（ａ）のアドレス情報はデータ処理
栽ｊｌｌ内のアドレス線１２で指定されるアドレスを示
し、（ｂ）のデータは書込みデータとなるプログラムを
示す。
第４図はＴＴＬ論理で実現した転送順位の表示フラグ１
１の原理図である。スイッチＳＬ、Ｓ２゜Ｓ３．Ｓ４の
オン・オフによって転送順位が４ビツトで２進表示され
る。
１の原理図である。スイッチＳＬ、Ｓ２゜Ｓ３．Ｓ４の
オン・オフによって転送順位が４ビツトで２進表示され
る。
次に、プログラム・ローディング動作について説明する
。なお、各データ処理装置１のメモリ４には、それぞれ
第１図に示すようなプログラム（Ａ、Ｂ、Ｃ）をローデ
ィングすべきであるとする。この場合、各データ処理装
置１の転送順位の表示フラグ１１はそれぞれ第１図に示
すような値に設定される。
。なお、各データ処理装置１のメモリ４には、それぞれ
第１図に示すようなプログラム（Ａ、Ｂ、Ｃ）をローデ
ィングすべきであるとする。この場合、各データ処理装
置１の転送順位の表示フラグ１１はそれぞれ第１図に示
すような値に設定される。
データ処理装置２は、同報通信手段７で公知の同報通信
手順により、バックアップファイル５内のプログラムＡ
、Ｂ、Ｃを１プログラム毎にその順序で順に、共通線３
を介して各データ処理装置１へ一斉に転送する。ストッ
プ中の各データ処理装置１（こ＼では前データ処理装置
１がストップ中であるとする）は、その転送順位の表示
フラグ１１と転送順位のカウンタ１５とが一致したとき
だけ、転送されてきたプログラムを自装置のメモリ４ヘ
ローデイングする。
手順により、バックアップファイル５内のプログラムＡ
、Ｂ、Ｃを１プログラム毎にその順序で順に、共通線３
を介して各データ処理装置１へ一斉に転送する。ストッ
プ中の各データ処理装置１（こ＼では前データ処理装置
１がストップ中であるとする）は、その転送順位の表示
フラグ１１と転送順位のカウンタ１５とが一致したとき
だけ、転送されてきたプログラムを自装置のメモリ４ヘ
ローデイングする。
このような各データ処理装置１の動作を第２図によって
詳細に説明する。ストップ中のデータ処理装置１におい
ては、基本機能部１０は信号線１７を“１″にし、最初
のプログラムＡの転送開始前にカウンタ１５をＯにクリ
アする。そして、最初のプログラムＡの転送が開始する
と、それと同期をとってアドレス線１２上のアドレスを
０から２＠−ｘまで連続的に増加させ、共通線３のデー
タ“０”をそのまＮ書込みデータ線２２へ出し、メモリ
４の書込み動作を行う。
詳細に説明する。ストップ中のデータ処理装置１におい
ては、基本機能部１０は信号線１７を“１″にし、最初
のプログラムＡの転送開始前にカウンタ１５をＯにクリ
アする。そして、最初のプログラムＡの転送が開始する
と、それと同期をとってアドレス線１２上のアドレスを
０から２＠−ｘまで連続的に増加させ、共通線３のデー
タ“０”をそのまＮ書込みデータ線２２へ出し、メモリ
４の書込み動作を行う。
最初はカウンタ１５の値はＯであるから、転送順位の表
示フラグ１１が０に設定されたデータ処理装置１□、１
１などにおいてのみ比較回路１８の出力が１”となり、
書込み信号線１３の信号がそのまヘメモリ４に供給され
るので、それらのメモリ４□、４．などにだけプログラ
ムＡがローディングされる。しかし、転送順位の表示フ
ラグ１１がＯ以外の値に設定されているデータ処理装置
り、ｉｎなどでは、比較回路１８の出力がＩｔ ＯＩｔ
（信号線１７は“１”）であるので、書込み信号がその
メモリ４□、４ｎなどへ供給されないため、プログラム
Ａのローディングはなされない。
示フラグ１１が０に設定されたデータ処理装置１□、１
１などにおいてのみ比較回路１８の出力が１”となり、
書込み信号線１３の信号がそのまヘメモリ４に供給され
るので、それらのメモリ４□、４．などにだけプログラ
ムＡがローディングされる。しかし、転送順位の表示フ
ラグ１１がＯ以外の値に設定されているデータ処理装置
り、ｉｎなどでは、比較回路１８の出力がＩｔ ＯＩｔ
（信号線１７は“１”）であるので、書込み信号がその
メモリ４□、４ｎなどへ供給されないため、プログラム
Ａのローディングはなされない。
プログラムＡの転送が終了すると、各データ処理装［１
内のアドレス線１２が最大値となるので、アンドゲート
１４より“１″が出力されるのでカウンタ１５の値は１
に増加する。
内のアドレス線１２が最大値となるので、アンドゲート
１４より“１″が出力されるのでカウンタ１５の値は１
に増加する。
次にプログラムＢの転送が開始し、各データ処理装［１
は書込みアドレスを再び０より増加させながら書込み動
作を行う、たゾし、転送順位の表示フラグ１１の値が１
以外のデータ処理装置１．。
は書込みアドレスを再び０より増加させながら書込み動
作を行う、たゾし、転送順位の表示フラグ１１の値が１
以外のデータ処理装置１．。
１、．１ｎなどにおいては、比較回路１８の出力は“Ｏ
”であるため、メモリ４に書込み信号が供給されず、プ
ログラムＢのローディングは行われない、他方、転送順
位の表示フラグ１１が１に設定されているデータ処理装
置１□などにおいては、比較回路１８の出力が“１”に
なるため、書込み信号が自装置のメモリ４に供給され、
プログラムＢのローディングが行われる。
”であるため、メモリ４に書込み信号が供給されず、プ
ログラムＢのローディングは行われない、他方、転送順
位の表示フラグ１１が１に設定されているデータ処理装
置１□などにおいては、比較回路１８の出力が“１”に
なるため、書込み信号が自装置のメモリ４に供給され、
プログラムＢのローディングが行われる。
プログラムＣについても同様であり、転送順位の表示フ
ラグ１１が２に設定されたデータ処理装Ｍ １ｎなどだ
けで、プログラムＣのローディングが行われる。
ラグ１１が２に設定されたデータ処理装Ｍ １ｎなどだ
けで、プログラムＣのローディングが行われる。
以上、ローディングすべきプログラムを３種類の場合に
ついて説明したが、４種類以上のプログラムの場合につ
いても同様である・ また、本実施例においては、プログラムの転送順位をア
ドレス監視によってカウンタにより検出したが、同報通
信手段よりプログラムを転送する時にその転送順位の情
報を転送し、各データ処理装置において、その情報と転
送順位表示フラグの値とを比較することにより、自装置
のプログラムを認識させるようにしてもよい。
ついて説明したが、４種類以上のプログラムの場合につ
いても同様である・ また、本実施例においては、プログラムの転送順位をア
ドレス監視によってカウンタにより検出したが、同報通
信手段よりプログラムを転送する時にその転送順位の情
報を転送し、各データ処理装置において、その情報と転
送順位表示フラグの値とを比較することにより、自装置
のプログラムを認識させるようにしてもよい。
また、こＮまでの説明におけるプログラムはマイクロプ
ログラムであってもよい。
ログラムであってもよい。
以上の説明から明らかなように、本発明によれば、デー
タ処理装置のプログラムは、１プログラム単位で一斉同
報されるので、共通ブロックに分解できないような全体
的に相異なったプログラムの場合であっても、少なくと
も２台以上のデータ処理装置のプログラムが同一である
ならば、データ処理装置１台毎にプログラムを順にロー
ディングするよりも、全データ処理装置へのプログラム
・ローディングを短時間で終了することができ、プログ
ラム単位で同報転送する従来のローディング方式のよう
にプログラム構造に制約がなく、またデータ処理装置は
プログラムの転送順位によって自装置のプログラムを認
識するので、１ブロッり毎に自装置のブロックであるか
否かを調べる方式よりも、ローディング制御を単純化で
きる等の効果がある。
タ処理装置のプログラムは、１プログラム単位で一斉同
報されるので、共通ブロックに分解できないような全体
的に相異なったプログラムの場合であっても、少なくと
も２台以上のデータ処理装置のプログラムが同一である
ならば、データ処理装置１台毎にプログラムを順にロー
ディングするよりも、全データ処理装置へのプログラム
・ローディングを短時間で終了することができ、プログ
ラム単位で同報転送する従来のローディング方式のよう
にプログラム構造に制約がなく、またデータ処理装置は
プログラムの転送順位によって自装置のプログラムを認
識するので、１ブロッり毎に自装置のブロックであるか
否かを調べる方式よりも、ローディング制御を単純化で
きる等の効果がある。
第１図は本発明の一実施例に係るデータ処理システムの
概略構成図、第２図はデータ処理装置のプログラム・ロ
ーディングに関する内部構成を示すブロック図、第３図
は共通線上のバスフォーマットを示す図、第４図はＴＴ
Ｌ論理による転送順位表示フラグの原理図である６ １．２・・・データ処理装置、３・・・共通線、４・・
・メモリ、 ５・・・プログラム・バックアップファイル、７・・・
同報通信手段、 １１・・・転送順位の表示フラグ、 １２・・・アドレス線、 １３・・・書込み信号線、１
４・・・アンドゲート、 １５・・・カウンタ。 １８・・・比較回路。 第３図 （Ａン７に１．コーチエ下内ξ；、 べ）Ｏ−−−−１ア■−べ公づつ０−−−−２γ（ｂ）
テ０−！ →；ＲフーーーＫ〕−〇ｘフ一 〇−ベニ）Ｃ）−（：
Σ第４ １、Ｉ７”’ｌ （２’）
概略構成図、第２図はデータ処理装置のプログラム・ロ
ーディングに関する内部構成を示すブロック図、第３図
は共通線上のバスフォーマットを示す図、第４図はＴＴ
Ｌ論理による転送順位表示フラグの原理図である６ １．２・・・データ処理装置、３・・・共通線、４・・
・メモリ、 ５・・・プログラム・バックアップファイル、７・・・
同報通信手段、 １１・・・転送順位の表示フラグ、 １２・・・アドレス線、 １３・・・書込み信号線、１
４・・・アンドゲート、 １５・・・カウンタ。 １８・・・比較回路。 第３図 （Ａン７に１．コーチエ下内ξ；、 べ）Ｏ−−−−１ア■−べ公づつ０−−−−２γ（ｂ）
テ０−！ →；ＲフーーーＫ〕−〇ｘフ一 〇−ベニ）Ｃ）−（：
Σ第４ １、Ｉ７”’ｌ （２’）
Claims (3)
- （１）同報通信手段により、プログラム・バックアップ
ファイル内の複数のプログラムを１プログラム毎に所定
の順序で順次、複数のデータ処理装置へ一斉に転送し、
該複数のデータ処理装置はそれぞれ前記同報通信手段に
より順次転送されたプログラムの内からその転送順位よ
り自装置のプログラムを認識し、自装置のプログラムだ
けを自装置のメモリにローディングすることを特徴とす
るプログラム・ローディング方法。 - （２）それぞれメモリを持った複数のデータ処理装置と
、該複数のデータ処理装置のプログラムのバックアップ
ファイルと、該バックアップファイル内の複数のプログ
ラムを１プログラム毎に所定の順序で順次、前記複数の
データ処理装置へ一斉に転送する同報通信手段とを有し
、前記複数のデータ処理装置は、それぞれ自装置のプロ
グラムの転送順位の表示手段と、前記同報通信手段によ
り転送されたプログラムの転送順位を検出する手段と、
該手段により検出された転送順位と前記表示手段により
表示された転送順位とが一致したときに前記同報通信手
段によって転送されたプログラムを自装置の持つ前記メ
モリにローディングする制御をする手段とを有し、該複
数のデータ処理装置はそれぞれ自装置の前記メモリにロ
ーディングされたプログラムにより制御されることを特
徴とするデータ処理システム。 - （３）メモリと、自装置のプログラムの転送順位の表示
手段と、外部より転送されてきたプログラムの転送順位
を検出する手段と、該手段により検出された転送順位と
前記表示手段により表示された転送順位とが一致したと
きに外部より転送されたプログラムを前記メモリにロー
ディングする制御をする手段とを有し、前記メモリにロ
ーディングされたプログラムにより制御されることを特
徴とするデータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027245A JPH073665B2 (ja) | 1989-02-06 | 1989-02-06 | プログラム・ローディング方法およびデータ処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1027245A JPH073665B2 (ja) | 1989-02-06 | 1989-02-06 | プログラム・ローディング方法およびデータ処理システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02206865A true JPH02206865A (ja) | 1990-08-16 |
| JPH073665B2 JPH073665B2 (ja) | 1995-01-18 |
Family
ID=12215695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1027245A Expired - Lifetime JPH073665B2 (ja) | 1989-02-06 | 1989-02-06 | プログラム・ローディング方法およびデータ処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073665B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521635A (en) * | 1990-07-26 | 1996-05-28 | Mitsubishi Denki Kabushiki Kaisha | Voice filter system for a video camera |
| JP2013098769A (ja) * | 2011-11-01 | 2013-05-20 | Kotobuki Solution Co Ltd | 告知情報に関するユニキャストデータ配信方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205632A (ja) * | 1984-03-29 | 1985-10-17 | Nec Corp | デ−タ処理装置のプログラム・ロ−デイング方式 |
-
1989
- 1989-02-06 JP JP1027245A patent/JPH073665B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60205632A (ja) * | 1984-03-29 | 1985-10-17 | Nec Corp | デ−タ処理装置のプログラム・ロ−デイング方式 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5521635A (en) * | 1990-07-26 | 1996-05-28 | Mitsubishi Denki Kabushiki Kaisha | Voice filter system for a video camera |
| US5548335A (en) * | 1990-07-26 | 1996-08-20 | Mitsubishi Denki Kabushiki Kaisha | Dual directional microphone video camera having operator voice cancellation and control |
| JP2013098769A (ja) * | 2011-11-01 | 2013-05-20 | Kotobuki Solution Co Ltd | 告知情報に関するユニキャストデータ配信方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073665B2 (ja) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943966A (en) | Memory diagnostic apparatus and method | |
| US5125081A (en) | Inter-configuration changing controller based upon the connection and configuration information among plurality of clusters and the global storage | |
| US4849979A (en) | Fault tolerant computer architecture | |
| US4150428A (en) | Method for providing a substitute memory in a data processing system | |
| KR101486093B1 (ko) | 데이터의 미러 백업을 갖춘 메모리 디바이스용 페이지 프로그램 동작의 장치 및 방법 | |
| US4870571A (en) | Intercomputer communications based on message broadcasting with receiver selection | |
| US3737860A (en) | Memory bank addressing | |
| US4300193A (en) | Data processing system having data multiplex control apparatus | |
| EP0514075A2 (en) | Fault tolerant processing section with dynamically reconfigurable voting | |
| US20050172103A1 (en) | Array-type computer processor | |
| US4321665A (en) | Data processing system having centralized data alignment for I/O controllers | |
| US6006287A (en) | DMA transfer of an interleaved stream | |
| US4293908A (en) | Data processing system having direct memory access bus cycle | |
| US4400772A (en) | Method and apparatus for direct memory access in a data processing system | |
| US5673415A (en) | High speed two-port interface unit where read commands suspend partially executed write commands | |
| US4340933A (en) | Data processing system having centralized nonexistent memory address detection | |
| US5537624A (en) | Data repacking circuit having toggle buffer for transferring digital data from P1Q1 bus width to P2Q2 bus width | |
| EP0055623A2 (en) | Direct memory-access mode for a high-speed memory system | |
| US5142673A (en) | Bus monitor with dual port memory for storing selectable trigger patterns | |
| US4884195A (en) | Multiprocessor system for loading microprograms into a RAM control store of a bus controller | |
| US4169288A (en) | Redundant memory for point of sale system | |
| JPH02206865A (ja) | プログラム・ローディング方法およびデータ処理システム | |
| US7287146B2 (en) | Array-type computer processor | |
| US5210758A (en) | Means and method for detecting and correcting microinstruction errors | |
| US20060010263A1 (en) | Direct memory access (DMA) devices, data transfer systems including DMA devices and methods of performing data transfer operations using the same |