JPH02207545A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02207545A JPH02207545A JP2804789A JP2804789A JPH02207545A JP H02207545 A JPH02207545 A JP H02207545A JP 2804789 A JP2804789 A JP 2804789A JP 2804789 A JP2804789 A JP 2804789A JP H02207545 A JPH02207545 A JP H02207545A
- Authority
- JP
- Japan
- Prior art keywords
- depth
- trench
- pattern
- groove
- width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要］
半導体装置に関し、更に詳しく言えば半導体装置のモニ
タパターンに関し、 半導体装置の溝に埋め込まれた埋め込み材の埋め込みの
深さを精度良く検出できるモニタパターンの提供を目的
とし、 素子内部に形成された溝と同等の深さを備えた溝モニタ
パターンを有し、該パターン幅Ｗが、Ｗ≧１．５×Ｄ（
但し、Ｄは光ビームスポットの直径）の関係を満たすこ
とを含み構成する。
タパターンに関し、 半導体装置の溝に埋め込まれた埋め込み材の埋め込みの
深さを精度良く検出できるモニタパターンの提供を目的
とし、 素子内部に形成された溝と同等の深さを備えた溝モニタ
パターンを有し、該パターン幅Ｗが、Ｗ≧１．５×Ｄ（
但し、Ｄは光ビームスポットの直径）の関係を満たすこ
とを含み構成する。
本発明は、半導体装置に関し、更に詳しく言えば半導体
装置のモニタパターンに関するものである。
装置のモニタパターンに関するものである。
近年、半導体集積回路装置の高密度化が進むにつれて、
素子分離技術としてトレンチアイソレーション技術が用
いられるようになっている。
素子分離技術としてトレンチアイソレーション技術が用
いられるようになっている。
トレンチアイソレーションを用いた半導体集積回路装置
においては、トレンチ溝に埋め込まれた埋め込み材の深
さを精度良く測定して、埋め込み材の上面と基板の上面
との段差を管理することが重要である。
においては、トレンチ溝に埋め込まれた埋め込み材の深
さを精度良く測定して、埋め込み材の上面と基板の上面
との段差を管理することが重要である。
近年、半導体集積回路装置の高密度化が進むにツして、
素子分離技術としてトレンチアイソレーション技術が用
いられるようになっている。
素子分離技術としてトレンチアイソレーション技術が用
いられるようになっている。
トレンチアイソレーションを用いた半導体集積回路装置
においては、トレンチ溝に埋め込まれた埋め込み材の深
さを精度良く測定して、埋め込み材の上面と基板の上面
との段差を管理することが重栗である。
においては、トレンチ溝に埋め込まれた埋め込み材の深
さを精度良く測定して、埋め込み材の上面と基板の上面
との段差を管理することが重栗である。
そこで従来は、レーザ光を利用した方法により、直接、
素子内部のトレンチアイソレーション部の溝に埋め込ま
れたポリシリコンからなる埋め込み材の深さを測定して
いる。
素子内部のトレンチアイソレーション部の溝に埋め込ま
れたポリシリコンからなる埋め込み材の深さを測定して
いる。
しかし、素子内部のアイソレーション部の溝は、半導体
集積回路装置の高密度化が進むにつれ、溝幅がサブミク
ロンオーダーまで小さくなっているので、次のような問
題が生じている。
集積回路装置の高密度化が進むにつれ、溝幅がサブミク
ロンオーダーまで小さくなっているので、次のような問
題が生じている。
すなわち、針先を直接、測定対象物に接触させて針先の
上下の移動距離を測定する触針法の場合、針先が溝内に
入らなくなって測定が正常に行われなくなるという問題
がある。
上下の移動距離を測定する触針法の場合、針先が溝内に
入らなくなって測定が正常に行われなくなるという問題
がある。
また、レーザ光を測定対象物にあて、その反射光の光の
量の変化をセンサで受光し変位出力を得ることで深さを
測定する場合、レーザ光のビームスポットが横内に入り
きらないで、基板面の反射光より得られる深さと溝内の
埋め込み材からの反射光より得られる深さの平均値が測
定される。このため、実際の溝の深さより浅く測定され
、測定精度が低下するという問題がある。
量の変化をセンサで受光し変位出力を得ることで深さを
測定する場合、レーザ光のビームスポットが横内に入り
きらないで、基板面の反射光より得られる深さと溝内の
埋め込み材からの反射光より得られる深さの平均値が測
定される。このため、実際の溝の深さより浅く測定され
、測定精度が低下するという問題がある。
本発明は、上記の問題点に鑑みて創作されたもので、半
導体装置の溝に埋め込まれた埋め込み材の埋め込み深さ
を精度良く検出できるモニタパターンの提供を目的とす
るものである。
導体装置の溝に埋め込まれた埋め込み材の埋め込み深さ
を精度良く検出できるモニタパターンの提供を目的とす
るものである。
上記の課題は、素子内部に形成された溝と同等の深さを
備えた溝モニタパターンを存し、該パターン幅Ｗが、Ｗ
≧１．５ ＸＤ （但し、Ｄは光ビームスポットの直径
）の関係を満たす半導体装置によって解決される。
備えた溝モニタパターンを存し、該パターン幅Ｗが、Ｗ
≧１．５ ＸＤ （但し、Ｄは光ビームスポットの直径
）の関係を満たす半導体装置によって解決される。
本発明のモニタパターンによれば、素子内部とは別のと
ころに設けられているので、素子内部の溝の微細化と無
関係にパターン幅を測定に十分な大きさとすることがで
きる。また素子内部に形成された溝と同等の深さで設け
られているので、素子内部の溝の埋め込み材の埋め込み
深さのモニタができる。
ころに設けられているので、素子内部の溝の微細化と無
関係にパターン幅を測定に十分な大きさとすることがで
きる。また素子内部に形成された溝と同等の深さで設け
られているので、素子内部の溝の埋め込み材の埋め込み
深さのモニタができる。
第５図は、本願発明者の実験により得た埋め込み材の埋
め込み深さの実測値が溝幅Ｗによって変わる様子を示し
ている。
め込み深さの実測値が溝幅Ｗによって変わる様子を示し
ている。
なお、実験に使われたパターン幅には埋め込み材として
ポリシリコン材が埋め込まれており、測定はビーム直径
りが１．５μｍの半導体レーザ光を用いた微細形状測定
器により行われている。
ポリシリコン材が埋め込まれており、測定はビーム直径
りが１．５μｍの半導体レーザ光を用いた微細形状測定
器により行われている。
図のように、本発明のパターン幅のＷ／Ｄ≧１．５では
、埋め込み材の深さの実測値はほぼ一定となっている。
、埋め込み材の深さの実測値はほぼ一定となっている。
これはパターン幅が十分に大きいため、レーザービーム
が溝内に完全に入って、埋め込み材の表面によって反射
されていることを示している。
が溝内に完全に入って、埋め込み材の表面によって反射
されていることを示している。
一方、パターン幅のＷ／Ｄが１．５より小さい場合には
、Ｗが小さくなるにつれ実測値が小さくなっている。こ
れは、レーザービームが溝内に完全に入らず、基板の上
面で反射されて返ってくる光も含まれていることを示し
ている。従って、本発明のモニタパターン幅Ｗを１．５
ＸＤより大きくするとき、実測値は正確な値を示してい
ると考えられる。
、Ｗが小さくなるにつれ実測値が小さくなっている。こ
れは、レーザービームが溝内に完全に入らず、基板の上
面で反射されて返ってくる光も含まれていることを示し
ている。従って、本発明のモニタパターン幅Ｗを１．５
ＸＤより大きくするとき、実測値は正確な値を示してい
ると考えられる。
次に図を参照しながら本発明の実施例について説明をす
る。
る。
第１図は、本発明の実施例の不図示のアイソレーション
部の溝に埋め込まれる埋め込み材の深さを検出するため
のモニタパターンの半導体ウェハ内の配置を示す図であ
る。
部の溝に埋め込まれる埋め込み材の深さを検出するため
のモニタパターンの半導体ウェハ内の配置を示す図であ
る。
同図において、半導体ウェハ１上に素子の形成されたチ
ップ領域２と該チップ領域２を分割するためのダイシン
グ領域３とが配置されている。なお、チップ領域２内に
は不図示のアイソレーション部が多数形成されており、
その溝幅は１１Ｉｍである。また４はモニタパターンで
、ダイシング領域３内に少なくとも１箇所以上設けられ
ている。
ップ領域２と該チップ領域２を分割するためのダイシン
グ領域３とが配置されている。なお、チップ領域２内に
は不図示のアイソレーション部が多数形成されており、
その溝幅は１１Ｉｍである。また４はモニタパターンで
、ダイシング領域３内に少なくとも１箇所以上設けられ
ている。
次に上記のモニタパターンの構造について、第２図およ
び第３図を参照しながら説明する。第２図は該モニタパ
ターンの上面図を示し、パターン幅Ｗ＝２．５μｍの溝
モニタパターン４が３本設けられている。また、第３図
はそのＡ−Ａ断面図であり、シリコン基板５をエツチン
グしてモニタパターン４が設けられている。この溝には
、更に絶縁用の薄いＳｔｏ、膜６が形成され、その溝内
には埋め込み材としてのポリシリコン材７が埋め込まれ
ている。なお、チップ領域２内のアイソレーション部の
溝幅がｌａｍである他は、これと同等の構造となってい
る。
び第３図を参照しながら説明する。第２図は該モニタパ
ターンの上面図を示し、パターン幅Ｗ＝２．５μｍの溝
モニタパターン４が３本設けられている。また、第３図
はそのＡ−Ａ断面図であり、シリコン基板５をエツチン
グしてモニタパターン４が設けられている。この溝には
、更に絶縁用の薄いＳｔｏ、膜６が形成され、その溝内
には埋め込み材としてのポリシリコン材７が埋め込まれ
ている。なお、チップ領域２内のアイソレーション部の
溝幅がｌａｍである他は、これと同等の構造となってい
る。
本発明の実施例では、ビーム直径りが１．５ μｍの半
導体レーザ光を用いた微細形状測定器により行われる。
導体レーザ光を用いた微細形状測定器により行われる。
これによれば、ビーム直径りが１．５μｍ、モニタパタ
ーン幅Ｗ−２，５１ｔｍで、Ｗ／Ｄ≧１．５であり、レ
ーザービームを溝内に完全に入れることが可能となる。
ーン幅Ｗ−２，５１ｔｍで、Ｗ／Ｄ≧１．５であり、レ
ーザービームを溝内に完全に入れることが可能となる。
このため、溝内の埋め込み材の表面からの反射光のみを
測定に用いることができるので、正確な深さを測定する
ことができる。
測定に用いることができるので、正確な深さを測定する
ことができる。
第４図は本発明の他の実施例である。この実施例では、
第１図で示す実施例と異なり、チップ領域２内の空いた
領域を利用して溝モニタパターン４を設けている。これ
によっても、同様に素子内部のアイソレージ四ン部の溝
の埋め込み状態をモニタすることができる。
第１図で示す実施例と異なり、チップ領域２内の空いた
領域を利用して溝モニタパターン４を設けている。これ
によっても、同様に素子内部のアイソレージ四ン部の溝
の埋め込み状態をモニタすることができる。
なお、上記の実施例では、素子のアイソレージジン部の
埋め込み状態のモニタに用いたが、その他の埋め込み部
、例えばスルーホールの埋め込み状態をモニタする場合
にも通用できる。
埋め込み状態のモニタに用いたが、その他の埋め込み部
、例えばスルーホールの埋め込み状態をモニタする場合
にも通用できる。
以上、説明したように、本発明の半導体装置のモニタパ
ターンによれば、素子内と異なるところに設けているの
で、素子の微細化と無関係に測定のために十分大きいパ
ターン幅Ｗとすることができ、その幅をＷ／Ｄ≧１．５
としている。
ターンによれば、素子内と異なるところに設けているの
で、素子の微細化と無関係に測定のために十分大きいパ
ターン幅Ｗとすることができ、その幅をＷ／Ｄ≧１．５
としている。
このため、光ビームをパターン溝に完全に入れることが
できる。これによりモニタパターンの溝内の埋め込み材
の深さを正確に検出できるので、素子内部の溝の埋め込
み量を正確に制御でき、半導体装置の信転性の向上に寄
与することが可能となる。
できる。これによりモニタパターンの溝内の埋め込み材
の深さを正確に検出できるので、素子内部の溝の埋め込
み量を正確に制御でき、半導体装置の信転性の向上に寄
与することが可能となる。
第１図は、本発明の溝モニタパターンの配置を示す図、
第２図は、本発明の実施例の溝モニタパターンの上面図
、 第３図は、本発明の実施例の溝モニタパターンの断面図
、 第４図は、本発明の他の実施例の溝モニタパターンの配
置を示す図、 第５図は、溝モニタパターンに埋め込まれた埋め込み材
の深さの測定値のパターン溝幅依存性を示す図である。 （符号の説明） １・・・半導体ウェハ、 ２・・・チップ領域、 ３・・・ダイシング領域、 ４・・・溝モニタパターン、 ５・・・シリコン基板、 ６・・・Ｓｉ０ｇ膜、 ７・・・ポリシリコン材。
、 第３図は、本発明の実施例の溝モニタパターンの断面図
、 第４図は、本発明の他の実施例の溝モニタパターンの配
置を示す図、 第５図は、溝モニタパターンに埋め込まれた埋め込み材
の深さの測定値のパターン溝幅依存性を示す図である。 （符号の説明） １・・・半導体ウェハ、 ２・・・チップ領域、 ３・・・ダイシング領域、 ４・・・溝モニタパターン、 ５・・・シリコン基板、 ６・・・Ｓｉ０ｇ膜、 ７・・・ポリシリコン材。
Claims (1)
- 素子内部に形成された溝と同等の深さを備えた溝モニタ
パターンを有し、該パターン幅Ｗが、Ｗ≧１．５×Ｄ（
但し、Ｄは光ビームスポットの直径）の関係を満たすこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2804789A JPH02207545A (ja) | 1989-02-07 | 1989-02-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2804789A JPH02207545A (ja) | 1989-02-07 | 1989-02-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02207545A true JPH02207545A (ja) | 1990-08-17 |
Family
ID=12237836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2804789A Pending JPH02207545A (ja) | 1989-02-07 | 1989-02-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02207545A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792673A (en) * | 1995-01-31 | 1998-08-11 | Yamaha Corporation | Monitoring of eching |
-
1989
- 1989-02-07 JP JP2804789A patent/JPH02207545A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5792673A (en) * | 1995-01-31 | 1998-08-11 | Yamaha Corporation | Monitoring of eching |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5347226A (en) | Array spreading resistance probe (ASRP) method for profile extraction from semiconductor chips of cellular construction | |
| US6270685B1 (en) | Method for producing a semiconductor | |
| US5023188A (en) | Method of determining the depth of trenches formed in a semiconductor wafer | |
| JPH0321901B2 (ja) | ||
| US6579732B2 (en) | Method and apparatus for controlling material removal from a semiconductor substrate using induced current endpointing | |
| US6081040A (en) | Semiconductor device having alignment mark | |
| CN113093479B (zh) | 对准量测标记结构及对准量测方法 | |
| KR100598258B1 (ko) | 위상 시프트 마스크 및 제조 방법 | |
| JPH09162102A (ja) | アライメントマーク検出方法 | |
| JPH02207545A (ja) | 半導体装置 | |
| US4307338A (en) | Laser alignment detector | |
| KR20000071584A (ko) | 개선된 정렬 마크 패턴, 오버레이 정밀도 측정 패턴 및 그형성 방법 | |
| JPS622458B2 (ja) | ||
| JP2867384B2 (ja) | ホトレジスト層パターン測定方法 | |
| CN117038645B (zh) | 半导体结构及其制备方法 | |
| JPH0815304A (ja) | 半導体加速度センサ | |
| JP2000252339A (ja) | 半導体基板の溝の深さの測定方法 | |
| JP2559512B2 (ja) | 金属膜の膜厚測定方法 | |
| KR0179172B1 (ko) | 확산평가용 테스트패턴을 이용한 테스트방법 | |
| JP2624216B2 (ja) | 半導体加速度センサの製造方法 | |
| JPS60167332A (ja) | 半導体装置の製造方法 | |
| JPS6037563Y2 (ja) | パタ−ン検査装置 | |
| US20030052421A1 (en) | Mark configuration, wafer with at least one mark configuration and method for the fabrication of at least one mark configuration | |
| JPH08181330A (ja) | 半導体センサの製造方法 | |
| KR200202589Y1 (ko) | 기판 매입형 온도센서 |