JPH0220848Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は高密度半導体チツプ用の実装モジユー
ルに関し、特にマルチチツプ混成モジユールに組
み込まれる薄膜処理基板に関する。

集積回路は装置のスピード操作を増し製造コス
トを下げるために非常に小型に作られる。その集
積回路のチツプはパツケージのより大きくより安
定な回路パターンまたはリードに接続される非常
に小さなボンデイング・パツド（パツケージ引出
し線またはパツケージ引出し線に接続された細い
金属線を接着するため、半導体チツプ上に被着さ
れた金属薄膜による小面積の電極）を備える。集
積回路を囲む市販のパツケージまたはモジユール
の１つはプリント回路板に直接差し込むピンが２
列に平行に並んでいるDIPである。集積回路チツ
プ上の能動素子の数が増してきたため、それに対
応してDIPモジユール上のピンの数に対する要求
も、大規模集積回路（LSI）および超LSI（VLSI）
を実装するときにDIPモジユールで問題が生じる
点まで増してきた。DIPモジユールでの大きな問
題の１つは個々のチツプを十分密に配置できない
ことである。チツプを密に配置できないと、モジ
ユール内の回路並びにモジユール外のプリント回
路が遅延の問題を起こすことになる。

IBMのプロジエクト（Albert J.Blodgett，Jr.
of IBM）はアメリカ電気学会会報（Vol.3，
No4，1980年12月．p.633−637）において複数層
のセラミツク基板を使用することによつてモジユ
ールの相互接続密度を高くできることを示唆し
た。この論文は電力分配層、信号分配層および再
分配層を含む23層のセラミツク基板を開示してい
る。その多数のセラミツク層は厚膜導電性パター
ンを備える。表面のパターンは層間のバイアス
（バイアの複数を意味する）によつて相互に接続
される。隣接層のバイアスが整列されると、整列
バイアス間の接続ができて遠隔または隣接パター
ン間の相互接続ができる。

前記の多層セラミツク・モジユールは先ず鋳造
し、次に未焼結のセラミツク・シート状に抜かれ
る。次にラミネートに積層されているその未焼結
セラミツク・ブランク・シートに回路パターンお
よびバイア孔の金属被覆が行なわれ、さらに各層
の回路パターンの中心を合わせて結合する。多層
に伴う精密な整列の必要性の問題のみならず、回
路パターンに破断があるか否かをテストする前に
ラミネートは中心合わせをして完成しなければな
らない。前記多層基板に伴うもう１つの問題は分
散したインピーダンス制御層で８対のＸ−Ｙ配線
面を必要とすることである。

多層セラミツク・モジユールの信号分配線は、
相対誘電率が約９のセラミツク基板に約５ミル
（約0.0125cm）幅の厚膜線で作られる。予め決め
た固有インピーダンスに対して、この高誘電率は
有害で余分な信号遅延をもたらす高ライン・キヤ
パシタンスを生じる。高い相対誘電率に伴うもう
１つの有害な作用は信号の伝播速度を下げること
である。

従つて、線路のキヤパシタンスを下げ、モジユ
ールの信号伝播層における信号の伝播速度を上
げ、先行技術によるモジユール層の数および複雑
さを減じることが望まれる。

本考案の主目的は処理基板を内蔵した新奇のマ
ルチチツプ・モジユールを提供することである。

本考案のもう１つの目的はモジユールに組み込
む前に集積回路チツプを接続することができる新
奇の薄膜処理基板を提供することである。

さらに本考案の目的はわずか２つの信号分配層
を有し、しかも複数の集積回路チツプに適切な相
互接続回路パターンを提供する新奇の処理基板を
提供することである。

さらに本考案の目的は比較的低誘電率のポリイ
ミド絶縁層に信号分配線を形成した新奇の処理基
板を提供することである。

さらに本考案の目的は面配列の引出しピンを有
する基板を提供することである。

また、本考案の目的は製造コストが安く、高歩
留りで信号伝播速度の高い新奇のマルチチツプ・
モジユールを提供することである。

本考案の一般的な目的は、処理基板をマルチチ
ツプ・モジユールに一体化する前に薄膜処理工程
を実施することができる新奇の処理基板を提供す
ることである。

以下詳細に説明する本考案のこれらおよび他の
目的によつて、ベースまたはピン付き基板と上カ
バーから成るモジユールに封じ込められるように
なつている処理基板が提供される。その処理基板
はベース基板に引出しピン・バイアスとして同一
パターンを有するアレイに配列されるバイアスを
備える。処理基板の最上面は、接地面およびポリ
イミド絶縁薄層によつて互に分離されている複数
の薄膜のＸ方向およびＹ方向信号分配線から成る
ラミネート内に薄膜法によつて作られる。相互接
続線およびポリイミド層は光食刻法によつて模様
が作られる。ＸおよびＹ方向の線、接地面および
バイアスは互に選択的に相互接続して所定の信号
分配パターンを形成する。端末パツドは集積回路
チツプへ接続するためにＸ方向とＹ方向の線に設
けられる。かくしてチツプと引出しピンとの間に
回路パターンを形成する。集積回路チツプを装着
した後、処理基板へ接続するためピン付き基板の
バイアス上にバンプが設けられる。

第１図および第２図は複数のチツプ１１または
１１′を有する短形のパツケージであるモジユー
ル１０を示す。モジユール１０はキヤツプまたは
上基板１４に連結されるようになつている高くな
つた縁１３を有するベース（またはピンを備え
た）基板１２から成る。ベース基板１２と上基板
１４は密封シールされる硬い熱伝導性パツケージ
を提供するため高密度の酸化アルミニウムで作る
ことが望ましい。

引出しピン１５はピン基板１２の底部でバイア
ス１６に接続される。後述のように、ピン１５は
矩形配列にそして約1/10インチ（0.25cm）間隔に
配置することが望ましい。ベース基板１２のバイ
アス１６はセラミツク基板１２と密封シールを提
供するモリブデン、タングステンまたはそれらの
合金であることが望ましい。基板１２内のバイア
ス１６の上部は処理基板１９内のバイアス１８と
電気的接続を形成するソルダ・バンプ１７を備え
る。低融点のバンブス１７（バンブの複数を意味
する）はベース基板１２のバイアス１６上に設け
られるから、処理基板１９はベース基板１２から
離して仕上げ、後でベース基板１２に接続される
回処理基板１９のバイアス１８がバンプス１７お
よびバイアス１６と軸方向に整列されるとき、ソ
ルダの再流動による接続は技術的に周知のアセン
ブリを加熱することによつて行なうことができ
る。

処理基板１９は内部にバイアス１８を備えた平
らな矩形ブランク・シートである。バイアス１８
のパターンはベース基板１２のバイアス１６のパ
ターンと同一である。第３図および第４図を参照
して説明するように、チツプ１１または１１′が
接続される薄膜の信号分配層またはラミネート２
１を提供するために複数の薄膜層が処理基板１８
の上に蒸着される。チツプ１１は、後で説明する
ようにラミネート２１の上層または最上層に設け
られる端末パツド２３に接続されるバンプス２２
を備える。チツプ１１はバンプス２２を備えな
い。ワイヤ・ボンド２４がチツプ１１′の端末パ
ツドをラミネート層２１の最上部に露出するパツ
ド２３に接続する。ラミネート層２１はチツプ１
１と１１′を相互におよび取出しピン１５と相互
接続する分布回路パターンを提供する。

モジユール１０完成後、それは上および内部に
腐食箔プリント回路を有するタイプの多層ガラス
−エポキシ・プリント回路カードまたはボード２
５に差し込まれるようになつている。

本新奇処理基板１９と該基板１９の上に形成さ
れるラミネート層２１の利点を説明する前に、先
行技術の厚膜回路線が約５ミル（約0.0125cm）幅
×約１〜２ミル（約0.0025〜0.005cm）厚さであ
ることを認識する必要がある。その厚膜の線は約
0.02〜0.03cm（８〜12mil）厚さの未焼結セラミ
ツク基板上に置かれる。そのような層を10層積層
したものが約0.2〜0.3cm厚さの信号分配層をつく
る、そしてそれらのセラミツク層は約9.4なる相
対誘電率を有する。

本考案の処理基板１９は約0.05cm（20mil）厚
さが望ましく、信号分配層を形成するラミネート
層２１は約0.0025cm（1mil）である。薄膜線は幅
が５〜30μ、厚さがめつき後で約１〜6μが望まし
い。導電層間の絶縁層は約５〜15μの厚さであ
る。望ましい実施態様の処理基板においてデユポ
ンpl2555ポリマーが厚さ５〜15μの薄膜絶縁層を
提供するため回転鋳造によつて調製された。この
ポリイミド層は相対誘電率3.5を有し、ラミネー
ト信号分配層２１に組み込まれたとき実効誘電率
2.3を与える。1milは25×10^-6ｍであるから、こ
の薄膜導電線は厚膜線の約1/10の幅である。この
新奇薄膜線は著しく密に配置することができる。
それらの線が密に配置されると、相互接続する面
の数が少なくなる。VSLIハイブリツド・モジユ
ールは１つのＸと１つのＹ方向の単一面で相互に
接続できることがわかつた。

第３図および第４図は処理基板１９上に形成さ
れる層を詳細に示す。セラミツク基板１９は、一
連のバイアス穴を打ち抜き金属ペーストを充てん
して導電性バイアス１８を成形した後で焼成され
る矩形の酸化アルミニウム（アルミナ）薄板から
作ることが望ましい。基板１９の上面は信号分配
層２１を形成するために用いられる光食刻工程を
促進するため研磨して平らにする。

導電性接地面２６および伝導性キヤツプ２７が
処理基板１９の上面２８に形成される。中の導電
性キヤツプがわずか0.1mmの環状絶縁リング２９
によつて囲まれている腐食模様を作るにはホトレ
ジストおよび化学腐食を用いることが望ましい。
第３図と第４図に示す導電性バイアス１８は直径
がわずか0.4mmが望ましく、従つて絶縁リング２
９の外径は約0.6mmそしてその表面の残部が接地
面を形成する。ポリイミド絶縁材料の第１層３１
が一連の回転鋳造操作によつて均一厚さに配置さ
れ、続いて約177℃（300゜F）でのイミド化によつ
てポリイミド絶縁層を硬化する。次にそのポリイ
ミド絶縁層３１には適当なマスクを用いて液体エ
ツチングまたはプラズマ・エツチングによつて穴
３０が形成される。次にそれらの穴３０は望まし
くは電着によつて導電性金属３２が充てんされ
る。充てん穴３０は接地面２６および（または）
バイアス１８の導電性キヤツプ２７への電気接続
部を形成する。

Ｘ−方向の導電線３３は実質的に平滑な第１絶
縁層３１の上に薄膜導電性パターン線として形成
される。１組のＸ方向の線３３しか図示されてい
ないが、そのような線が複数個互に平行に形成さ
れている。後で説明するように、平行線は相互に
約４線の幅だけ隔離されていることが望ましい。
導電線３３は全て基板１９を連続的に横断して伸
びる必要はないが、バイアス１８、接地面２６へ
の電気的アクセスを形成し同一基板１９の取り付
けられる他のチツプ１１，１１′へ伸びる必要が
ある。

Ｘ方向の導電線３３は第２のポリイミド絶縁層
３４（これも基板へ回転鋳造法によつて付加する
ことが望ましい）で被覆される。液体絶縁材の均
一で薄い鋳造層は乾燥後前記イミド化法によつて
硬化される。その方法が清浄に汚染物質がなく行
なわれると、２つの絶縁層３１と３４は単一層と
して形成される。次に第２の絶縁層３４は腐食し
て小さなバイア孔３５をつくる、これらの孔３５
は望ましくは電気めつきによつて導電性金属３６
が充てんされる。

今度は、Ｙ方向の導電線３７が第２の絶縁層３
４の上に薄膜付加法によつて付加される。Ｙ方向
の導電線３７およびＸ方向の導電線３３は幅が約
５〜30μでそれらの幅の約４倍の間隔を有するこ
とが望ましい。平らな薄膜のＸおよびＹ方向の線
３３，３７は、接地面２６が基板１８の上面２８
を実質的にカバーするのでマイクロストリツプ伝
送線以上に動作する。最も長い相互接続導線は約
180mmになる。TEMモード信号による信号伝送用
伝播時間は相対誘電率に正比例する。ポリイミド
絶縁層の相対誘電率は3.5であるので、基板上の
２点間の信号の最長伝播時間は約１ナノ秒（10^-9
秒）となる。これは、絶縁層を積層した複数のパ
ターンからなり約9.0の誘電率を有する先行技術
の厚膜の信号分配層よりかなり優れる。

端末ボンデイング・パツド３８はＹ方向の線３
７を形成するとき同時に形成することが望まし
い。ボンデイング・パツド３８および線３７は前
述のようにめつきされるので、チツプ１１のボン
デイング線またはバンプス２２はフリツプ・チツ
プ・ボンデイング法によつてそこに付着される。

第３図はチツプ面にバンプス２２を有する形式
の代表的なフリツプ・チツプを示す。該フリツ
プ・チツプはチツプ１１がフエースダウンされて
結合されるときに全てのバンプ２２をバツド３８
上に配向することを要求する。

第４図に示すラミネート層２１は、第３または
最上の絶縁層３９が第２の絶縁層３４の上に付加
されることを除いて第３図に示す構造と実質的に
同一である。このポリイミド絶縁層３９は回転鋳
造法によつて付加される。次に、ボンデイング・
パツド３８をさらすため第３の絶縁層３９に穴４
１をつくる。ボンデイング・パツド３８を形成す
るため穴４１に別の導電材４２が加えられる。絶
縁層３９の厚さは約5μしかないから、ボンデイ
ング・パツド３８へのステツプ・ダウン（下が
り）は導電性金属層４２を形成することなくワイ
ヤ４３をパツド３８へ結合するワイヤ・ボンダ−
の能力に影響を与える程大きくない。ボンデイン
グ・パツド３８上に付着した導電性金属層４２を
有することは、導電性金属パツド４２がボンデイ
ング・ワイヤ４３の金属と合致するように金のよ
うな所望の金属がパツド３８の上に置かれ、ワイ
ヤ・ボンダ−によつてより短時間で強い結合が得
られるという利点がある。

ボンデイング・ワイヤ４３はチツプ１１′の端
末パツド４４に付けられる。チツプ１１′上の端
末パッド４４は全てＹ方向の導線３７に接着さ
れ、次にそれは穴３４の導電性金属３６によつて
Ｘ方向の導線３３に接続されることがわかる。第
４図に示すように、他のＹ方向の線３７はボンデ
イング・パツド３８と別のボンデイング・ワイヤ
４３を付けた導電性金属層４２を備える。この他
のＹ方向導線３７はＸ方向の導線３３のいずれに
も接続して示されていない。この線３７はそのボ
ンデイング・ワイヤ４３を接地面２６へ接続す
る。従つて、チツプ１１，１１′は薄膜法によつ
て提供される信号分配層２１を提供するため処理
基板１９上に形成される。ラミネート層２１上に
配置されることがわかる。チツプ１１，１１′を
適切に接続する適当数の相互接続線を提供し適当
な引出し線を提供するのに十分なＸおよびＹ方向
の導線３３，３７を単一ラミネート層２１に提供
できることがわかつた。

相互接続線、バンプス２２およびワイヤ４３の
全てが適切に装着された後、完成処理基板１９の
ベース基板１２への取付けの準備をする。完成基
板１９をベース基板１２へ取り付けるためにバイ
アス１６の上にバンプス４５が設けられる。これ
らのバンプス４５は適当な薄層をめつきし、その
上にソルダ・バンプ４５を形成することによつて
作られる。次に、ベース基板１２の上に完成基板
１９が置かれ、処理基板１９のバイアス１８と直
径の大きいベース基板１２のバイアス１６とをそ
ろえる。バルダ・パンプス４５の再加熱またはリ
フローが基板１９と１２との適切な接続をもたら
す。

以上、新しい薄膜基板１９の作り方を説明した
が、モジユール１０をより小型にできること、そ
して相互接続線の密度が高いこと、それが通常の
伝播遅延および相互接続体の充てん容量を下げる
ことが理解される。さらに、基板１９は実質的に
平らで取付けピン１５なしに作られるので、薄い
基板１９は基板上の半導体ウエーハおよび半導体
薄膜法を用いたプロセス（処理基板１９が引出し
ピンを有する場合には普通は実施できない）とし
て処理できることがわかる。さらに、処理基板
は、高価なチツプ１１，１１′を分配層２１へ付
加する前にそのプロセスの２，３の異なる段階で
検査でき、かつ容易に補修することができる。ま
た、モジールに組み込む前に相互接続線を検査す
るような手段を処理基板に設けることができる。
例えば、処理基板１９の底部において導電性バイ
アス１８は、モジユール１０に組み込む前に実際
の回路をテストするため試験手段に接続される市
販の標準の半導体試験装置に容易にアクセスする
ことができる。

以上、望ましい実施態様のモジユール１０を説
明したが、VLSIチツプを組み込んだハイブリツ
ド・モジユールを形成するため多数の引出しピン
１５を基板１２の底部に収容できることがわか
る。ベース基板１２底部の標準エリア・ピングリ
ツド・アレイはプリント回路板へ挿入さすため標
準エリアのピン間隔を有する生産装置に新しいモ
ジユールを組み込ませる。

【図面の簡単な説明】

第１図は本考案による新奇のマルチチツプ薄膜
モジユールを示す横断面図；第２図は第１図の部
分拡大断面図；第３図は第２図をさらに拡大した
部分断面図；第４図は第３図に示す処理基板の改
良実施態様を示す部分断面図；第５図は導電性接
地面上のキヤツプ、バイアスおよび絶縁リングの
相対的位置関係を示す部分平面略図；第６図はモ
ジユールのピン側を示す斜視略図。

Claims (1)

1. 【実用新案登録請求の範囲】 １ 単層のセラミツク・ベース基板１２と、該ベ
   ース基板を貫通するバイア孔のアレイと、 該アレイにおける密封導電性バイアス１６
   と、 該バイアスに接続された引出しピン１５と、 前記ベース基板へシールされて密閉パツケー
   ジを形成する上カバー１４と、 前記密閉パツケージ内に配置される前に完成
   されるようになつていて、均一で平らな上表面
   を有する処理基板１９と、 前記ベース基板のバイア孔と同一のアレイ・
   パターンを有する前記処理基板内のバイア孔ア
   レイと、 該バイア孔アレイにあつて密封導電性バイア
   ス１６の延在部を形成する導電性バイアス１８
   と、 前記処理基板の上表面に形成されて前記導電
   性バイアスの最上部の回りに環状絶縁リングを
   残す導電性接地面パターン２６と、 前記処理基板の接地面および導電性バイアス
   上に形成された第１の絶縁層３１と、 該第１の絶縁層にあつて前記処理基板の接地
   面および導電性バイアスの接触部を露出する所
   定パターンの開口を形成する穴３０と； 前記第１の絶縁層上にあつて、互に狭い間隔
   を保つたＸ方向の線のパターンとして光食刻法
   によつて形成され、該Ｘ方向線のあるものは前
   記処理基板の前記導電性バイアスに接続され、
   該線の他のあるものは前記接地面へ接続され、
   しかも該線の他のものは半導体装置間の配線用
   相互接続線を形成するようになつている第１の
   複数の薄膜導電性パターン線３３と、 前記Ｘ方向の線上に形成された第２の絶縁層
   ３４と、 該第２の絶縁層にあつて前記Ｘ方向線のある
   ものへのアクセスを形成する穴３５と、 前記第２の絶縁層上にあつて、互に狭い間隔
   を保つたＹ方向の線のパターンとして光食刻法
   によつて形成され、該Ｙ方向線のあるものは前
   記Ｘ方向線に接続され、該Ｙ方向線のあるもの
   は半導体装置間の配線用相互接続線を形成する
   ようになつている第２の複数の薄膜導電性パタ
   ーン線３７と、 前記半導体装置へ接続されるようになつてい
   る前記Ｘ方向線のあるものおよび前記Ｙ方向線
   のあるものへ接続されたパツド３８と、 該パツドに接続された回路を形成する半導体
   装置１１′と、 前記回路を前記引出しピンに接続してモジユ
   ールを形成するため前記処理基板のバイアスと
   前記ベース基板のバイアスとを接続する手段４
   ５から成ることを特徴とする半導体装置の混成
   実装用マルチチツプ薄膜モジユール。 ２ 前記処理基板のバイアスと前記ベース基板の
   バイアスとを接続する手段がソルダ・バンプか
   ら成ることを特徴とする実用新案登録請求の範
   囲第１項記載のマルチチツプ薄膜モジユール。 ３ 前記ソルダ・バンプが前記ベース基板のバイ
   アス最上部に形成され、前記処理基板の底部へ
   ソルダ再流動加熱によつて接続されることを特
   徴とする実用新案登録請求の範囲第２項記載の
   マルチチツプ薄膜モジユール。 ４ 前記ソルダ・バンプが前記処理基板のバイア
   ス底部に形成され、前記ベース基板のバイアス
   最上部へソルダ再流動用加熱によつて接続され
   ることを特徴とする実用新案登録請求の範囲第
   ２項記載のマルチチツプ薄膜モジユール。 ５ 前記Ｙ方向線上に第３の絶縁層をさらに含む
   ことを特徴とする実用新案登録請求の範囲第１
   項記載のマルチチツプ薄膜モジユール。 ６ 前記薄膜のＸ方向および方向の線の幅が５〜
   30μ、厚さが１〜10μであることを特徴とする
   実用新案登録請求の範囲第１項記載のマルチチ
   ツプ薄膜モジユール。 ７ 前記Ｘ方向およびＹ方向の線がスパツタリン
   グまたは真空蒸着によつて作られた約1μ厚さ
   の薄膜から成ることを特徴とする実用新案登録
   請求の範囲第６項記載のマルチチツプ薄膜モジ
   ユール。 ８ 前記Ｘ方向およびＹ方向の線がさらに前記薄
   層に形成された厚さ9μまでのめつき層から成
   ることを特徴とする実用新案登録請求の範囲第
   ７項記載のマルチチツプ薄膜モジユール。