JPH02208739A - 仮想計算機システムの制御方式 - Google Patents
仮想計算機システムの制御方式Info
- Publication number
- JPH02208739A JPH02208739A JP2872689A JP2872689A JPH02208739A JP H02208739 A JPH02208739 A JP H02208739A JP 2872689 A JP2872689 A JP 2872689A JP 2872689 A JP2872689 A JP 2872689A JP H02208739 A JPH02208739 A JP H02208739A
- Authority
- JP
- Japan
- Prior art keywords
- virtual computer
- instruction
- virtual
- executed
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 10
- 238000004088 simulation Methods 0.000 abstract description 5
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は仮想計算機システムの制御方式に関し、特に1
台のCPUからなる実計算機上で密結合型マルチプロセ
ッサの仮想計算機を擬似している仮想計算機モニタの制
御方式に関する。
台のCPUからなる実計算機上で密結合型マルチプロセ
ッサの仮想計算機を擬似している仮想計算機モニタの制
御方式に関する。
て従来の技術〕
一般に、仮想計算機システムにおいて、1台ののCPU
からなる実計算機から構成されている場合、その仮想計
算機システムで、密結合型マルチプロセッサをシュミレ
ートしようとする場合に、充分にその動作確認が出来な
いことが多かった。
からなる実計算機から構成されている場合、その仮想計
算機システムで、密結合型マルチプロセッサをシュミレ
ートしようとする場合に、充分にその動作確認が出来な
いことが多かった。
密結合型マルチプロセッサの場合、その共合メモリの排
他制御のためにGATE制御命令を使用しているが、そ
の動作が充分に確認出来ないことがあった。
他制御のためにGATE制御命令を使用しているが、そ
の動作が充分に確認出来ないことがあった。
その例を第3図を用いて説明する。
第3図は2台のCPUを密結合マルチプロセッサで構成
した場合の各々aプロセッサ及びbプロセッサの命令実
行シーケンスを示したものである。
した場合の各々aプロセッサ及びbプロセッサの命令実
行シーケンスを示したものである。
aプロセッサはa−1,a−2,a−3,a −4、・
・a −n −a −s Na −xbプロセッサはb
−1,b−2,−、b−Xと実行してゆく。
・a −n −a −s Na −xbプロセッサはb
−1,b−2,−、b−Xと実行してゆく。
aプロセッサ、bプロセッサが同一メモリを同時参照実
行した場合に処理矛盾が発生する可能性がある場合、そ
の処理の保証をするために、プロセッサの排他制御を実
施する。そのために使用するのがGATE制御命令であ
る。
行した場合に処理矛盾が発生する可能性がある場合、そ
の処理の保証をするために、プロセッサの排他制御を実
施する。そのために使用するのがGATE制御命令であ
る。
GATE制御命令のロック処理命令a−4,b−4,ア
ンロック処理命令a−x、b−xに存在するとする。そ
のためa−4〜a−X区間(以下A区間)とb−4〜b
−x区間(以下B区間)が排他的に動作する。
ンロック処理命令a−x、b−xに存在するとする。そ
のためa−4〜a−X区間(以下A区間)とb−4〜b
−x区間(以下B区間)が排他的に動作する。
いま、プログラムの不良でb−4,b−x命令がなかっ
た場合、実計算機で構成されている密結合型マルチプロ
セッサでは、A区間走行中に別のプロセッサがB区間が
走行し、排他的に走るべき区間が、排他的に走行しなく
なり、プログラムが誤動作する。
た場合、実計算機で構成されている密結合型マルチプロ
セッサでは、A区間走行中に別のプロセッサがB区間が
走行し、排他的に走るべき区間が、排他的に走行しなく
なり、プログラムが誤動作する。
しかし、1台のCPUからなる実計算機で実現されてい
る仮想計算機システムでは、一般に論理的には複数台の
仮想計算機が実現されていても、実CPUは1台のため
、A区間は1プロセツサで走行し、その後B区間が走行
することが多い。そのため実計算機上では、発生しうる
プログラム故障も、仮想計算機システムでは発生しない
場合が多い。
る仮想計算機システムでは、一般に論理的には複数台の
仮想計算機が実現されていても、実CPUは1台のため
、A区間は1プロセツサで走行し、その後B区間が走行
することが多い。そのため実計算機上では、発生しうる
プログラム故障も、仮想計算機システムでは発生しない
場合が多い。
[発明が解決しようとする課題]
このため、上述したように、従来の技術の仮想計算機シ
ステムでは、ロック処理区間を別の仮想計算機に影響さ
れず実CPU上で走りぬけてしまうので、排他制御命令
がないために実計算機では発生しうる誤動作も、仮想計
算機上では発生しないという欠点があった。
ステムでは、ロック処理区間を別の仮想計算機に影響さ
れず実CPU上で走りぬけてしまうので、排他制御命令
がないために実計算機では発生しうる誤動作も、仮想計
算機上では発生しないという欠点があった。
そこで、本発明の技術的課題は、上記欠点に鑑み、GA
TE命令実行時に積極的に仮想計算機を切り換えること
ができる仮想計算機の制御方式を提供することである。
TE命令実行時に積極的に仮想計算機を切り換えること
ができる仮想計算機の制御方式を提供することである。
[課題を解決するための手段]
本発明によれば、1台のCPUからなる実計算機で密結
合型マルチプロセッサを実現している仮想計算機モニタ
からなる仮想計算機システムの制御方式において、前記
仮想計算機上で動作しているオペレティングシステム又
は、プログラムを、CPU占有制御命令を実行されるた
びに、前記仮想計算機モニタへ制御移向する手段を設け
、前記仮想計算機モニタが実行する仮想計算機を積極的
に切換てゆくことを特徴とする仮想計算機システムの制
御方式が得られる。
合型マルチプロセッサを実現している仮想計算機モニタ
からなる仮想計算機システムの制御方式において、前記
仮想計算機上で動作しているオペレティングシステム又
は、プログラムを、CPU占有制御命令を実行されるた
びに、前記仮想計算機モニタへ制御移向する手段を設け
、前記仮想計算機モニタが実行する仮想計算機を積極的
に切換てゆくことを特徴とする仮想計算機システムの制
御方式が得られる。
[実施例]
以下、図面を用いて本発明の詳細な説明する。
第1図は本発明の実施例のブロック図であり、1はCP
U (中央処理装置)、2は主記憶装置である。
U (中央処理装置)、2は主記憶装置である。
主記憶装置2にはVMM (仮想計算機モニタ)3が格
納されており、VMM3には、VMM3によって擬似さ
れている2台のVM(仮想計算機)4−1.4−2が動
作している。
納されており、VMM3には、VMM3によって擬似さ
れている2台のVM(仮想計算機)4−1.4−2が動
作している。
また、VMM3には、仮想計算機モニタを実現するため
に、VM用特権命令シュミレート部5、GATE命令制
御部6、VMスケジュール部(仮想計算機スケジュール
部)7、VM用特権命令通信部(仮想計算機用特権命令
通信部)8がある。
に、VM用特権命令シュミレート部5、GATE命令制
御部6、VMスケジュール部(仮想計算機スケジュール
部)7、VM用特権命令通信部(仮想計算機用特権命令
通信部)8がある。
2台の仮想計算機VM4−1.4−2は、密結合型マル
チプロセッサを構成しており、その上でオペレティング
システム9が動作している。
チプロセッサを構成しており、その上でオペレティング
システム9が動作している。
仮想計算機システムでは、まず、VMM3を初期化する
。その時、VM用特権命令通信部8は、中央処理装置1
に対して、仮想計算機システム実現のために、命令をシ
ュミレートしなければならない命令を通知(以下VM用
特権命令という)する。そのVM用特権命令の中に、通
常は仮想計算機システムには不必要と思われるGATE
制御命令を、VM用特権命令として通知する。
。その時、VM用特権命令通信部8は、中央処理装置1
に対して、仮想計算機システム実現のために、命令をシ
ュミレートしなければならない命令を通知(以下VM用
特権命令という)する。そのVM用特権命令の中に、通
常は仮想計算機システムには不必要と思われるGATE
制御命令を、VM用特権命令として通知する。
GATE制御命令は、中央処理装置の動作として、比較
命令とメモリへの格納動作が、一つの命令で実行出来る
特殊な命令であり、通常は密結合型マルチプロセッサの
〆七ATEvJaのために使用される。
命令とメモリへの格納動作が、一つの命令で実行出来る
特殊な命令であり、通常は密結合型マルチプロセッサの
〆七ATEvJaのために使用される。
ここで、GATE制御というのは、密結合型マルチプロ
セッサのように、複数台の中央処理装置が一つのMEM
(主記憶装置)を共有している時に一方の中央処理装
置が、実行中に別の中央処理装置が外乱を与えて動作の
矛盾をきたすことをさけるために、別の中央処理装置が
外乱を与える可能性がある場合は、処理をロックして、
別の中央処理装置が外乱するのを防ぐ機構である。
セッサのように、複数台の中央処理装置が一つのMEM
(主記憶装置)を共有している時に一方の中央処理装
置が、実行中に別の中央処理装置が外乱を与えて動作の
矛盾をきたすことをさけるために、別の中央処理装置が
外乱を与える可能性がある場合は、処理をロックして、
別の中央処理装置が外乱するのを防ぐ機構である。
またVM用特権命令の選択は、中央処理装置内に最初か
ら内蔵されており、中央処理装置の動作モードを変更す
ることでVM用特権命令実行時に割込み動作が実行され
る場合がある。この場合は、中央処理装置設計時にVM
用特権命令の中にGATE命令を入れておく必要がある
。
ら内蔵されており、中央処理装置の動作モードを変更す
ることでVM用特権命令実行時に割込み動作が実行され
る場合がある。この場合は、中央処理装置設計時にVM
用特権命令の中にGATE命令を入れておく必要がある
。
VM用特権命令シュミレート部5は、VM用特権命令通
知部8によって中央処理装置1に通知された命令が実行
されると、割込みを介して、又は直接、実行される部分
で、特に、GATE命令が実行された時に、動作するの
がGATE命令制御部6である。仮想計算機スケジュー
ル部7は、仮想計算機の動作順序を決定し、実計算機に
中央処理装置を割り付ける動作を実行する。
知部8によって中央処理装置1に通知された命令が実行
されると、割込みを介して、又は直接、実行される部分
で、特に、GATE命令が実行された時に、動作するの
がGATE命令制御部6である。仮想計算機スケジュー
ル部7は、仮想計算機の動作順序を決定し、実計算機に
中央処理装置を割り付ける動作を実行する。
第2図のフローを用いて本発明の実施例の動作を説明す
る。
る。
いま仮想計算機3−1は、命令a−1,a−2゜8−3
.・・・実行している。a−4はGATE制御命令であ
る。
.・・・実行している。a−4はGATE制御命令であ
る。
a−4を実行すると、VM用特権命令シュミレート部5
の制御が移向する。
の制御が移向する。
VM用特権命令制御部では、a−4ステツプの命令種別
を判断し、GATE命令であるのでGATE命令制御部
6を実行する。
を判断し、GATE命令であるのでGATE命令制御部
6を実行する。
GATE命令制御部6ではa−4命令をシニミレートす
る。その後GATE命令が実行されたことを仮想計算機
スケジュール部7に通知し、仮想計算機スケジニール部
7では直前まで実行していた仮想計算機3−1とは別の
仮想計算機3−21:大計算機に資源を割り当てる。仮
想計算機3−2ではステップb−1,b−2,b−3L
、ステップb−3がGATE制御命令である。
る。その後GATE命令が実行されたことを仮想計算機
スケジュール部7に通知し、仮想計算機スケジニール部
7では直前まで実行していた仮想計算機3−1とは別の
仮想計算機3−21:大計算機に資源を割り当てる。仮
想計算機3−2ではステップb−1,b−2,b−3L
、ステップb−3がGATE制御命令である。
b−3を実行すると、VM用特権命令シュミレーション
7へ制御が移向する。
7へ制御が移向する。
VM用特権命令制御部6ではb−3命令をシュミレート
する。その後、GATE命令が実行されたことを仮想計
算機スケジニール部7に通知し、仮想計算機スケジュー
ル部7では、直前まで実行していた仮想計算機3−2と
は別の仮想計算機3−1に実計算機を割り当てる。これ
により、仮想計算機3−1はa−5,a−6,・・・の
命令を実行してゆく。
する。その後、GATE命令が実行されたことを仮想計
算機スケジニール部7に通知し、仮想計算機スケジュー
ル部7では、直前まで実行していた仮想計算機3−2と
は別の仮想計算機3−1に実計算機を割り当てる。これ
により、仮想計算機3−1はa−5,a−6,・・・の
命令を実行してゆく。
以上の制御を行なうことにより、GATE命令実行時に
覆極的に仮想計算機を切り換えることが出来る。
覆極的に仮想計算機を切り換えることが出来る。
[発明の効果]
以上説明したようにGATE命令を実行するたびに仮想
計算機の切換えが実行出来、仮想計算機でマルチプロセ
ッサ時に発生する競合を積極的に発生させることが出来
る効果がある。
計算機の切換えが実行出来、仮想計算機でマルチプロセ
ッサ時に発生する競合を積極的に発生させることが出来
る効果がある。
計算機モニタ、4−1.4−2・・・仮想計算機上で動
作している仮想計算機、5・・・仮想計算機モニタ内V
M用特権命令シニミレート部、6・・・仮想計算機モニ
タ内GATE命令制御部、7・・・仮想計算機モニタ内
仮想計算機スケジュール部、8・・・仮想計算機モニタ
内VM用特権命令通知部、9・・・仮想計算機4−1.
4−2上で動作しているオペレティングシステム。
作している仮想計算機、5・・・仮想計算機モニタ内V
M用特権命令シニミレート部、6・・・仮想計算機モニ
タ内GATE命令制御部、7・・・仮想計算機モニタ内
仮想計算機スケジュール部、8・・・仮想計算機モニタ
内VM用特権命令通知部、9・・・仮想計算機4−1.
4−2上で動作しているオペレティングシステム。
第1図は本発明の全体構成図、第2図は本発明の動作を
示すフローチャート、第3図は従来技術の動作を示すフ
ローチャートである。 1・・・中央処理装置、2・・・主記憶装置、3・・・
仮想第1 図 第3図
示すフローチャート、第3図は従来技術の動作を示すフ
ローチャートである。 1・・・中央処理装置、2・・・主記憶装置、3・・・
仮想第1 図 第3図
Claims (1)
- 【特許請求の範囲】 1)密結合型マルチプロセッサの仮想計算機を実現して
いる仮想計算機モニタからなる仮想計算機システムの制
御方式において、 前記仮想計算機上で動作しているオペレティングシステ
ム又はプログラムを、CPU占有制御命令が実行される
たびに前記仮想計算機モニタへ制御移向する手段を設け
、前記仮想計算機モニタが実行する仮想計算機を積極的
に切換てゆくことを特徴とする仮想計算機システムの制
御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2872689A JPH02208739A (ja) | 1989-02-09 | 1989-02-09 | 仮想計算機システムの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2872689A JPH02208739A (ja) | 1989-02-09 | 1989-02-09 | 仮想計算機システムの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02208739A true JPH02208739A (ja) | 1990-08-20 |
Family
ID=12256438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2872689A Pending JPH02208739A (ja) | 1989-02-09 | 1989-02-09 | 仮想計算機システムの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02208739A (ja) |
-
1989
- 1989-02-09 JP JP2872689A patent/JPH02208739A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5187802A (en) | Virtual machine system with vitual machine resetting store indicating that virtual machine processed interrupt without virtual machine control program intervention | |
| US5553291A (en) | Virtual machine control method and virtual machine system | |
| US9959134B2 (en) | Request processing using VM functions | |
| US20090327610A1 (en) | Method and System for Conducting Intensive Multitask and Multiflow Calculation in Real-Time | |
| GB2216306A (en) | Load and synchronize computer architecture and process | |
| US7484032B2 (en) | Fault tolerant computer system | |
| KR920003044B1 (ko) | 가상 머신 시스템용의 게스트 머신 실행 제어 시스템 | |
| US11243800B2 (en) | Efficient virtual machine memory monitoring with hyper-threading | |
| JP4439235B2 (ja) | 動作試験装置および動作試験方法 | |
| JPH02208739A (ja) | 仮想計算機システムの制御方式 | |
| CN113918272B (zh) | 分离式虚拟机及其虚拟机架构、构建方法和优化方法 | |
| US5812846A (en) | Method and apparatus for passing control from a first process to a second process | |
| CN117573386B (zh) | 进程间通信方法及装置 | |
| JPS59136853A (ja) | 複数制御プログラムの実行制御方式 | |
| KR102708907B1 (ko) | 외부 예외 핸들링 | |
| JPH04346136A (ja) | 仮想命令プロセッサ構成制御方法 | |
| US20030225817A1 (en) | Concurrent execution of kernel work and non-kernel work in operating systems with single-threaded kernel | |
| JPH04333932A (ja) | 仮想計算機システムの制御方式 | |
| CN121050827A (zh) | 虚拟机的虚拟处理器绑定策略的切换方法及相关装置 | |
| JPH0444131A (ja) | 複数os走行システムにおけるプロセッサ間通信の実行装置および方法 | |
| JPH05324593A (ja) | マルチ・プロセッサシステムにおけるタスク管理方式 | |
| Minnich et al. | NIX a prototype operating system for heterogeneous manycore CPUs. | |
| JPH0628328A (ja) | マルチプロセサの自己診断方式 | |
| JPH01293447A (ja) | アドレス一致割り込み制御方式 | |
| JPH0348938A (ja) | 仮想計算機方式 |