JPH0221009B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、定電流回路特に、相補型MOS型ト
ランジスタを用いた定電流回路に関する。

一般に複数の素子を一つの半導体基板上に集積
回路として形成し、更にそれらを時計や卓上計算
機に組み込み、乾電池等で動作させている。この
場合においては、その消費電力はできるだけ少な
くする方が、乾電池の動作時間を伸ばすことにな
り非常に好ましい。集積回路内部に定電流源を内
蔵した集積回路においても、その定電流回路自体
で消費される電流をできるだけ少なくすることが
望まれる。更に、乾電池を電源として用いた場合
には、時間の経過とともに乾電池の電圧は大きく
変動する。従つて、定電流回路としては、電源電
圧が変動した場合にも一定の電流値が得られるこ
とが望まれる。又、MOS型トランジスタの閾値
電圧のバラツキに対しても電流値が変動しないこ
とが望まれる。この閾値電圧は、その製造の違い
により大きく変化するのが常である。

従来の定電流回路につき図面を参照して説明す
る。

第１図の回路においては、電源電圧が一定の場
合には、一定の電流を供給する。即ち、電源電圧
が一定の場合には、ＰチヤンネルMOS型トラン
ジスタ１のドレイン端は定電流となり、Ｎチヤン
ネルMOS型トランジスタ２，３のミラー回路に
より、トランジスタ３には一定のドレイン電流が
流れ、負荷４に流れる電流も一定に保持される。
しかしながら、電源端子５，６に印加されている
電源電圧が変動した場合には、トランジスタ１の
ソース・ゲート間電圧も変動し、ドレイン電流が
変動する。このドレイン電流の変動は、トランジ
スタ２のドレイン側電位及びゲート電位の変動を
引きおこし、トランジスタ２，３には、それぞれ
のトランジスタの（チヤンネル幅）／（チヤンネ
ル長）によつて定まるデイメンジヨンＳに比例し
た電流が流れることになるので、負荷４を流れる
電流もまた電源電圧と共に変動することになる。
更にトランジスタ素子製造工程における閾値電圧
のバラツキは避けることができず、一つの半導体
基板上に多数のトランジスタを集積化させた場合
においては、設定された電流値が個別の半導体基
板ごとに閾値電圧のバラツキに応じて変動すると
いう欠点がある。

第２図の回路は、第１図のトランジスタ１とし
てデプレツシヨン型MOS型トランジスタを使用
した回路である。この回路においては、電源電圧
が変動した場合、トランジスタ１のソース・ゲー
ト間電圧は０のままであるのでドレイン電流の変
動はほとんどなく、トランジスタ３のドレイン電
流もほとんど変化しない。しかしながら、トラン
ジスタ１の製造時における閾値電圧の変動は、そ
のままトランジスタ特性の個別の変化となり、設
定電流値からの変動として表われてくる。更に、
通常の相補型のMOS型集積回路においては、エ
ンハンスメント型のトランジスタを使用している
ので、１素子のみをデプレツシヨン型のトランジ
スタにすることは、その１素子の製造のための製
造工程が特別に増加することになり、好ましくな
く、コストの増加をもまねくことになる。

第３図は、第１及び第２図の回路におけるトラ
ンジスタ１を、抵抗７に置きかえた回路である。
従つて、トランジスタの閾値電圧の変動に対して
は、設定した電流値は変動しないが、電源電圧が
変化した場合には、抵抗７に流れる電流値は線型
に変化し、ミラー回路により、トランジスタ３及
び負荷４を流れる電流値もそれに応じて変化する
ことになる。

更に第４図は、これらを改良した定電流回路で
あるが、下記に説明するように、この回路におい
ても電源電圧の変動に対し、電流値を常に一定に
保持することは困難である。図の回路は、電源端
子間に直列に接続されたＰチヤンネルMOS型ト
ランジスタ８及びＮチヤンネルMOS型トランジ
スタ９と、これらトランジスタのゲートを共通に
接続したＰチヤンネルMOS型トランジスタ１０
及びＮチヤンネルMOS型トランジスタ１１及び、
これらと直列に接続された抵抗１２とからなり、
トランジスタ９，１１と共にミラー回路を構成す
るＮチヤンネルMOS型トランジスタ１３には設
定された定電流が流れ、負荷１４にも定電流が流
れる。ここで、トランジスタ８，９，１０，１
１，１３のデイメンジヨンＳを、それぞれSP1，
SN1，SP2，SN2，SN3とし、回路が平衡に達し
たときのトランジスタ８，１０，１３のドレイン
電流を、それぞれI₁，I₂，I₃とする。そして、回
路の平衡点からの変動分に対するループゲインを
求める。平衡点における電流値は以下の様にな
る。

I₁＝Imo（SN1）e^KV1 I₂＝Imo（SN2）e^K(V1-I2R) Imo；定数 ｅ；自然対数の底 Ｋ；定数 V₁；トランジスタ９のドレイン電圧 Ｒ；抵抗１２の値 又、トランジスタ８，１０はミラー回路を構成
しているので、I₁とI₂との間には、 I₂＝（SP2）／（SP1）・I₁ I₂＝１／Ｋ・Ｒ・log_e（（SN2） ／（SN1）・（SP1）／SP2）） なる関係がある。

トランジスタ８，９の接続点の電圧が外乱等に
より平衡点の電圧V₁からΔV₁増加した時、トラ
ンジスタ８，９を流れる電流値の平衡点における
電流値I₁からの変動分をそれぞれΔI′₁，ΔI₁とし
てΔI′₁／ΔI₁を電流に対する閉回路のループゲイ
ンとして求める。このときトランジスタ１０，１
１を流れる電流値のI₂からの変動分をΔI₂として、
それぞれを求める。

ΔI₁＝Ino（SN1）e^K(V1+〓^V1)−I₁ 一次近似をすると、 ΔI₁≒I₁・KΔV₁ ΔI₂＝Ino（SN2）e^K(V1+〓^V1-I2R-〓^I2R)−I₂≒I₂K
（ΔV₁−ΔI₂R） 従つて ΔI₂＝KΔV₁I₂／（１＋KI₂R） ΔI′₁＝（SP1）／（SP2）・ΔI₂ ΔI′₁／ΔI₁＝（SP1）／（SP2）（KΔVI₂／１＋KI
₂R）１／I₁KΔV₁＝１／１＋log_e（SN2／SN1・SP1／SP2
） となり、SN2／SN1・SP1／SP2＞１のとき、
ΔI′₁／ΔI₁＜１となり、ノイズは、ループを一周
する間に減衰するが、原理的には０にすることは
できない。尚、ここでInoは定数である。

以上説明するように、従来の回路においては、
いずれも、安定な定電流を供給することはできな
かつた。

本発明は、上記従来の回路におけるような欠点
を解消した定電流回路を供給することを目的とす
る。

本発明の他の目的は、電源電圧の変動にも依存
せず、一定の電流を得ることができる定電流回路
を供給することである。

本発明の他の目的は、通常のエンハンスメント
型トランジスタ素子と抵抗とだけから構成するこ
とができる定電流回路を供給することを目的とす
る 本発明の他の目的は、通常の相補型MOS集積
回路製造技術のみで製造でき、特別な工程を経ず
に、安定な定電流回路を供給することである。

本発明を図面を参照して説明する。

第５図は、本発明の一実施例である。正及び負
の電圧を供給する端子１５，１６間に、Ｐチヤン
ネルMOS型トランジスタ１７，抵抗R₁１８，Ｎ
チヤンネルMOS型トランジスタ１９が直列に接
続されている。このトランジスタ１９のゲートは
抵抗１８とトランジスタ１７のドレイン端との接
続点に接続されている。更に電源端子１５，１６
間には、ＰチヤンネルMOS型トランジスタ２０
及びＮチヤンネルMOS型トランジスタ２１が直
列に接続されている。トランジスタ２０はトラン
ジスタ１７とゲートを共通にすることによりミラ
ー回路を構成し、トランジスタ２１のゲートは、
抵抗１８とトランジスタ１９の接続点に接続され
ている。又、負荷R₂２２及びＮチヤンネルMOS
型トランジスタ２３が同様に、電源端子１５，１
６間に直列に接続されている。トランジスタ２３
のゲートは、トランジスタ２１と同様抵抗１８と
トランジスタ１９との接続点に接続されミラー回
路を構成している。本図の回路は、トランジスタ
１９，２１及びトランジスタ１７，２０抵抗１８
から成る定電流回路の電流を、トランジスタ２
１，２３から成るミラー回路により、負荷２２に
定電流を流す回路である。

本図において電源電圧の変動がない場合のトラ
ンジスタ１７，２０のドレイン電流をそれぞれ
I₁，I₂とすると、トランジスタ２３には、トラン
ジスタ２１とのミラー回路によりトランジスタの
デイメンジヨンに比例したドレイン電流I₃が流
れ、負荷２２に定電流が供給される。電源電圧の
変動により生じた電流I₁，I₂の変動の影響につい
て以下考察する。トランジスタ１７，１９，２
０，２１，２３のデイメンジヨン、即ち（チヤン
ネル巾）／（チヤンネル長）をそれぞれS₁₇，
S₁₉，S₂₀，S₂₁，S₂₃とする。回路が平衡に達した
ときの電流値を上記のI₁，I₂，I₃とすると、トラ
ンジスタ１７，２０によつて形成されるミラー回
路により、I₁，I₂には I₁＝（S₁₇／S₂₀）I₂ なる関係が成り立つ。一方、トランジスタ１９の
ゲート電圧は、I₁なる電流を流すべくV₁なる電圧
となり、トランジスタ２１のゲート電圧V₂は、
抵抗R₁の効果により、V₂＝V₁−I₁・R₁なる電位
となり、そのときトランジスタ２１によつてI₂な
る電流が流れることになる。又、トランジスタ２
１のゲートにV₂なる電圧がかかつた場合にトラ
ンジスタ２１に流れる電流値をI′₂とするとI′₂＝
（S₂₁／S₁₉）・I₁＝（S₂₁／S₁₉）・（S₁₇／S₂₀）・I₂と
な
り、（I₂／I′₂）＝（S₁₉／S₂₁）・（S₂₀／S₁₇）となる
。
従つて抵抗R₁によるトランジスタ２１のゲート
電位のV₁からの減少による電流の減少率が、
（S₁₉／S₂₁）・（S₂₀／S₁₇）に等しくなるような電
流値で回路は平衡する。この考案から理解される
ように、本回路が定電流回路として動作するため
には、（S₂₁／S₁₉）・（S₁₇／S₂₀）が１よりも大き
いという条件が必要である。又、負荷２２に流れ
る電流I₃は、トランジスタ２１，２３によつて形
成されるミラー回路により、I₃＝（S₂₃／S₂₁）・I₂
なる電流値となる。

本回路に用いられる各トランジスタの動作領域
は、基本的には電流―電圧特性のテーリング領域
である。この領域、即ちゲート電圧に対して指数
関数的にドレイン電流が増加する領域を使用する
ことにより安定な定電流回路を得るのである。よ
つて、以下、各トランジスタの動作領域をテーリ
ング領域に限定して説明する。MOS型トランジ
スタのテーリング領域における電流―電圧特性の
近似式は、トランジスタのデイメンジヨン、（チ
ヤンネル巾）／（チヤンネル長）をＳとすると、
ドレイン電流I_Dは、 I_D＝I₀₀・Ｓ・e^K(VG-Vth) V_G；ゲート電圧 ｅ；自然対数の底 V_th；閾値電圧 I₀₀，Ｋ；定数 と表わされる。I₀＝I₀₀e^-KVGとおくと、 I_D＝I₀・Ｓ・e^KVG とドレイン電流は、ゲート電圧の指数関数で表わ
される。既に述べたように、I₁とI₂には I₁＝（S₁₇／S₂₀）・I₂ ……(1) なる関係がある。一方トランジスタ１９，２１の
電流電圧特性から、 I₁＝I₀・S₁₉・e^KV1 I₂＝I₀・S₂₁・e^KV2 ……(2) ……(3) となり、R₁の効果として、 V₂＝V₁−I₁・R₁ ……(4) となり、平衡状態においては、上記(1)〜(4)式か
ら、 I₁＝（１／Ｋ・R₁）・ln（S₂₁／S₁₉・S₁₇／S₂₀） I₁＝（１／Ｋ・R₁）・ln（S₂₁／S₁₉・S₁₇／S₂₀） I₂＝（S₂₀／S₁₇）・（１／Ｋ・R₁）・ln（S₂₁／S₁₉・S_1
7／S₂₀） I₁＝（１／Ｋ・R₁）・ln（S₂₁／S₁₉・S₁₇／S₂₀） I₂＝（S₂₀／S₁₇）・（１／Ｋ・R₁）・ln（S₂₁／S₁₉・S_1
7／S₂₀） I₃＝（S₂₃／S₂₁）・（S₂₀／S₁₇）・（１／Ｋ・R₁）ln（
S₂₁／S₁₉・S₁₇／S₂₀） 従つて、この回路を流れる電流は、電源電圧に
も、MOS型トランジスタの閾値電圧にも依存せ
ずに、トランジスタのデイメンジヨンの比、抵抗
Ｒ、及びトランジスタの特性定数Ｋ（テーリング
領域の傾きに対応）のみによつて決定されること
となる。

更に電源電圧の変動等により、ノイズなどが本
回路に入力された場合の変動率を計算してみる。
トランジスタ１７と抵抗１８との接続点の電位の
平衡点V₁からの変動分をΔV₁とする。第４図に
おいて求めた方法と同様な方法で計算すると、 ΔI₁＝InoS₁₉e^K(V1+〓^V1)−I₁ ≒I₁KΔV₁ V₂＋ΔV₂＝V₁＋ΔV₁−R₁・（I₁＋ΔI₁） ＝V₂＋ΔV₁−R₁・ΔI₁ ΔI₂＝Ino・S₂₁・e^K(V2+〓^V1-R1

Claims (1)

1. 【特許請求の範囲】 １ 第１及び第２電源端子と、 前記第１電源にソースが接続された第１導電型
   の第1MOS型トランジスタと、 この第１トランジスタのドレインに一端が接続
   された抵抗と、 この抵抗の他端にドレインが接続され、前記第
   １トランジスタのドレインにゲートが接続され、
   前記第２電源にソースが接続された第２導電型の
   第2MOS型トランジスタと、 前記第１電源にソースが接続され、前記第１ト
   ランジスタのゲートにドレイン及びゲートが接続
   された第１導電型の第3MOS型トランジスタと、 この第３トランジスタのドレインにドレインが
   接続され、前記第２トランジスタのドレインにゲ
   ートが接続され、前記第２電源にソースが接続さ
   れた第２導電型の第4MOS型トランジスタと、 前記第３及び第４トランジスタが構成する直列
   回路とミラー回路を構成する第5MOS型トランジ
   スタと、 この第５トランジスタと直列に接続された負荷
   とを有し、 前記第１乃至第４トランジスタのデイメンジヨ
   ンをそれぞれS1，S2，S3，S4としたとき、 S4／S2・S1／S3＞１ なる関係を有し、 前記第２及び第４トランジスタがそれぞれの電
   流―電圧特性上テーリング領域で動作する定電流
   回路。