JPH02210664A

JPH02210664A - 時間軸制御装置

Info

Publication number: JPH02210664A
Application number: JP3164689A
Authority: JP
Inventors: Takao Sawabe; 孝夫澤辺
Original assignee: Pioneer Electronic Corp
Current assignee: Pioneer Corp
Priority date: 1989-02-10
Filing date: 1989-02-10
Publication date: 1990-08-22

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】技術分野本発明は、記録ディスクに記録されている映像情報等の
情報を再生するディスク演奏装置における時間軸制御装
置に関する。

背景技術いわゆる高品位（Ｈｌｇｈ　Ｄｅｆ’１ｎｉｔｉｏｎ　
）ビデオ信号のサンプリングを行ない、得られたサンプ
ルデータに対して一定の手順に従って間引きや並べ換え
等のデータ処理を行ない、その後被処理信号をＤ／Ａ変
換によってアナログ信号に戻すようにして得られるビデ
オ信号（以下、サンプル化ビデオ信号と称する）をベー
スバンド信号として伝送或いは記録再生する方式が提案
されている。

かかるサンプル化ビデオ信号を使用した例としては、高
品位ビデオ信号を帯域幅が約８ＭＨｚになるまで帯域圧
縮して放送衛星による伝送を可能にするＭＵ　Ｓ　Ｅ　
（Ｍｕｌｔｌｐｌｅ　５ｕｂ−ＮｙＱｕｆｓｔ　Ｓａｗ
Ｏｆｉｎｇ　Ｅｎｃｏｄｉｎｇ）方式がある。

このＭＵＳＥ方式によれば、高品位ビデオ信号を光学式
ビデオディスク等の記録媒体に記録することも容易にな
る。

第１７図にＭＵＳＥ信号の波形例を示す。ＭＵＳＥ信号
には水平同期信号（以下、ＨＤ信号と称す）が画像信号
と同一極性で付加されており、画像信号のｐ−ｐ値の約
１７２の振幅を有する。また、ｉ＋１番目のラインのＨ
Ｄ信号波形は、ｉ番目のラインのＨＤ信号波形を反転し
たものである。

第１８図にＨＤ信号の波形を示す。ＭＵＳＥ信号は、１
水平走査期間が４８０のサンプル値からなり、第１８図
にサンプル番号として示されている数字は、１水平走査
期間の最初のサンプルから何番目のサンプルであるかを
表わしている。ここで、サンプル番号６の振幅値は、Ｈ
Ｄポイントと称される位相基準点であり、ＭＵＳＥ信号
をデコードするデコーダにおいてＭＵＳＥ信号のりサン
プリングのために生成されるクロックの位相制御に使用
される。

また、第１８図にレベルとして示されている数字は、Ｍ
ＵＳＥ信号を２５６レベルに量子化した場合の各サンプ
ルのレベルを表わしている。上記ＨＤポイントのレベル
は１２８レベルであり画像信号振幅の中央値である。

また、ＭＵＳＥ信号にはＨＤ信号と共に第１９図（Ａ）
及び同図ＣＢ）に示す如きフレームパルスが１番目及び
２番目のラインにそれぞれ挿入されている。このフレー
ムパルスによりＨＤ信号波形の反転がリセットされてい
る。

また、ＭＵＳＥ信号をディスクに記録する場合は、ＮＴ
ＳＣ方式のビデオ信号を記録する場合と同様にアドレス
情報等を含むディスクコードと称される制御コードが所
定のラインに対応する部分に挿入される。

一方、ビデオディスクプレーヤ等のディスク演奏装置は
、ディスクを回転駆動するスピンドルモータの駆動制御
によってディスクと信号読取手段としてのピックアップ
との相対速度を制御することにより時間軸の粗調整を行
ない、ピックアップによってディスクから得られた読取
信号をＣＣＤ。

メモリ等を使用して読取信号中の同期信号と別途生成し
た基準信号との位相差に応じた時間だけ遅延することに
よりディスクの偏心等による時間軸変動を除去する時間
軸の微調整を行なうように構成されている。

ところが、上記の如＜ＭＵＳＥ信号の同期信号は正極同
期であり、同期信号の振幅が画像信号のレベル内に存在
する。この結果、ＭＵＳＥ信号においては従来のＮＴＳ
Ｃ信号の場合のように振幅分離等の方法で同期信号を検
出することは困難であり、正常な時間軸で信号が再生さ
れてないと同期分離は難しい。

このため、正常な再生がなされてない場合、例えばビデ
オディスクプレーヤにおける再生の際のスピンドルモー
タの立ち上がりやバースト的な大きなドロップアウトに
よって回転速度の乱れが生じたとき或いはスキャン、サ
ーチ等のトリックプレイの後通常再生に戻るときのよう
にディスクの回転が正常でない状態での時間軸制御には
、ＭＵＳＥ信号の同期信号を使用できないことになる。

そこで、ＭＵＳＥ信号をビデオディスクに記録する際に
映像ＦＭ変調信号にこの映像ＦＭ変調信号の下側波帯よ
り低い帯域に正弦波のパイロット信号を周波数多重し、
再生時にこのパイロット信号を分離して時間軸誤差の検
出を行なうようにすることが提案されている。ところが
、かかる方式においてはディスク記録時のパイロット信
号の多重及びディスク再生時の分離、抽出といった過程
及びその回路が必要であり、また再生画像へのパイロッ
ト信号の影響を完全に除去することが困難であるという
欠点がある。

発明の概要本発明は、上記した点に鑑みてなされたものであって、
パイロット信号を用いずに時間軸制御を良好に行なうこ
とができる時間軸制御装置を提供することである。

本発明による時間軸制御装置においては、第１指令に応
じてオンとなって読取信号中のＨＤ信号に基づいて記録
ディスクの回転速度の制御による時間軸制御をなすＨＤ
サーボループと、第２指令に応じてオンとなって読取信
号中のディスクコードを検出する毎に検出信号を発生し
てこの検出信号に基づいて記録ディスクの回転速度の制
御による時間軸制御をなすディスクコードサーボループ
と、起動時及びＨＤサーボループが非ロック状態になっ
た場合には読取信号中のＨＤ信号が検出されるまで第２
指令を発したのち第１指令を発する制御手段とを設けて
いる。上記ＨＤサーボループにおけるループフィルタと
して第３指令に応じてその出力の制御中心値を生ずる状
態を取るフィルタを設け、かつ制御手段は例えば電源オ
ン直後、スキャン動作時等のＨＤサーボループのオープ
ン時に第３指令を発するように構成することが効果的で
ある。

実施例以下、本発明の実施例につき第１図乃至第１６図を参照
して詳細に説明する。

第１図において、ディスク１はスピンドルモータ２によ
って回転駆動される。ディスク１には第２図に示す如き
ディスクコードが第５６４ラインのサンプル番号１９か
ら４７４までの部分に挿入されたＭＵＳＥ信号が記録さ
れている。

ディスクコードは、バイフェーズ変調方式によって変調
されており、８ビツトの同期パターンコード、４ビツト
のエリヤ識別コード、８ビツトのチャプタナンバーコー
ド、２４ビツトのフレームナンバーコード、２０ビツト
のディスクステータスコード及び１２ビツトのユーザコ
ードからなっている。これら各コードは、ＢＣＤコード
からなっており、エリヤ識別コードは、リードイン、プ
ログラム、リードアウトのうちのいずれのエリヤである
かを識別するコードである。チャプタナンバーコード、
フレームナンバーコードは、それぞれチャプタナンバー
及びフレームナンバーを表わすコードである。また、デ
ィスクステータスコードは、記録モード（ＣＬＶ、ＣＡ
Ｖ）　、ディスク寸法等を表わすコードである。

このディスクコードの伝送レートは、６クロック／ビツ
ト（＝２．　７Ｍｂｐｓ）である。この伝送レートの値
は、起動時やスキャン時のディスクコードの読み取り余
裕と記録情報量とを考慮して決定されている。すなわち
、読み取り余裕のみを考慮して伝送レートを低くするこ
とは可能であるが、そうすると情報量が低下する。また
、この伝送レートの値は、ＭＵＳＥ信号のコントロール
コード（２クロック／ボー）、ＦＰパルスと異なる値に
なっており、通常再生時の検出精度の向上を図ることが
できる。

スピンドルモータ２にはこのスピンドルモータ２の回転
数に応じた周波数のＦＧ倍信号発生する周波数発電機３
が内蔵されている。この周波数発電機３から出力された
ＦＧ倍信号、微分回路等からなるＦ／Ｖ変換回路４に供
給されてＦＣ信号の周波数に応じたレベルを有する信号
に変換される。

このＦ／Ｖ変換回路４の出力は、加減算回路５に供給さ
れる。加減算回路５には、基準電圧発生回路６の出力が
供給されている。基準電圧発生回路６には、例えばピッ
クアップ７を担持するスライダ（図示せず）のディスク
１に対する半径方向における相対位置（以下、半径位置
と称す）に応じた電圧を生成するように接続されたポテ
ンショメータ（図示せず）の出力電圧ｖｐが供給されて
いる。基準電圧発生回路６は、該ポテンショメータの出
力電圧ｖｐによってピックアップ７の半径位置に応じた
基準電圧を発生するように構成されている。

加減算回路５において、基準電圧発生回路６の出力から
Ｆ／Ｖ変換回路４の出力が差し引かれ、エラー信号が生
成される。この加減算回路５の出力は、ループフィルタ
、ループゲイン調整アンプ等からなる制御信号生成回路
８を介して切換スイッチ９の一人力になっている。

切換スイッチ９は、システムコントローラ１０から出力
される制御信号ＳＡに応じて制御信号生成回路８、切換
スイッチ１１及び加速信号生成回路１２の出力のうちの
１つを選択的に出力する構成となっている。また、加速
信号生成回路１２は、システムコントローラ１０から供
給されるオン指令信号ｌに応答してスピンドルモータ２
を加速するための所定レベルの駆動信号を発生する構成
となっている。切換スイッチ９の出力は、ドライブアン
プ１３を介してスピンドルモータ２に駆動信号として供
給され、ディスク１の回転速度が制御される。起動時等
において、切換スイッチ９から制御信号生成回路８の出
力が選択的に出力されると、周波数発電機３、Ｆ／Ｖ変
換回路４、加減算回路５、制御信号生成回路８、切換ス
イッチ９、ドライブアンプ１３及びスピンドルモータ２
で形成されるＦＧサーボループがオンになってディスク
１の回転速度がピックアップ７の半径位置における規定
速度に収束するようにスピンドルモータ２の駆動制御が
なされる。

一方、ピックアップ７のＲＦ（高周波）信号出力は、Ｒ
Ｆアンプ１５によって増幅されたのち、ＦＭ復調器等か
らなる復調回路１６に供給されてＭＵＳＥ信号が復調さ
れる。尚、ピックアップ７を担持するスライダを半径方
向に駆動してピックアップの読み取り位置を制御するス
ライダモータ、モータ駆動回路等が設けられているが、
本図では省略されている。

復調回路１６から出力されたＭＵＳＥ信号は、ＬＰＦ　
（ローパスフィルタ）１７を介してクランプ回路１８及
びディスクコード読取回路２０に供給される。クランプ
回路１８には、スイッチ１９を介して同期検出回路３０
からクランプパルスが供給される。スイッチ１９は、シ
ステムコントローラ１０から出力される制御信号ｓＢに
応じてオンになる構成となっている。また、クランプ回
路１８は、供給されたクランプパルスによってＭＵＳＥ
信号の所定部を例えば１２８／２５８レベルにクランプ
して直流成分を再生する。このクランプ回路１８によっ
て直流再生されたＭＵＳＥ信号は、Ａ／Ｄ　（アナログ
・ディジタル）変換回路２１及び同期検出回路３０に供
給される。また、ディスクコード読取回路２０は、後述
する如＜ＭＵＳＥ信号の第５６４ラインに対応する部分
に挿入された制御用のディスクコードを検出してディス
クコード検出パルスｐを発生する一方ディスクコードを
読み取ってディスクコードの内容を表わすデータＤＣを
出力するように構成されている。

Ａ／Ｄ変換回路２１には更にＰＬＬ回路２３の出力パル
スＣが供給されている。Ａ／Ｄ変換回路２１においては
ＰＬＬ回路２３の出力パルスＣによってＭＵＳＥ信号の
サンプリングがなされ、得られたサンプル値が順次ディ
ジタルデータに変換される。このＡ／Ｄ変換回路２１か
ら出力されるサンプルデータは、メモリ２９及び同期検
出回路３０に供給される。同期検出回路３０にはＰＬＬ
回路２３の出力パルスＣが供給されている。同期検出回
路３０は、後述する如くフレームパルス点を検出してＦ
Ｐ検出パルスｇを出力する一方、同期信号の位相基準点
である１２８レベルのＨＤポイントの検出を行ってＨＤ
ポイントに同期したＨＤ検検出信号名１出力すると共に
、ＨＤ信号波形によってＨＤ信号を検出してＨＤポイン
トには必ずしも同期しないＨＤ検出信号ｅ２を出力し、
かつＨＤ検検出信号名１基づいてクランプパルス〔の生
成を行なう構成となっている。

一方、ディスクコード読取回路２０から出力されたディ
スクコード検出パルスｐは、周波数弁別回路２５に供給
される。周波数弁別回路２５は、例えば分周回路３２か
ら出力されるカウントクロックパルスｋによってディス
クコード検出パルスｐの周波数カウントを行なって得た
データをＤ／Ａ変換して周波数弁別信号として出力する
と共にこのＤ／Ａ変換入力の上位３ビット程度の値が安
定したときディスクコードサーボロック検出信号ｇを発
生する構成となっている。この周波数弁別回路２５から
出力された周波数弁別信号は、ループアンプ２６を介し
て切換スイッチ１１の一人力となっている。また、ディ
スクコードサーボロック検出信号ｇは、システムコント
ローラ１０に供給される。

同期検出回路３０から出力されたＨＤ検出信号ｅ２は、
位相比較回路３１及び周波数弁別回路３３に供給される
。位相比較回路３１は、ＨＤ検出信号ｅ２と分周回路３
２から出力される基準ＨＤ信号との位相比較を行なって
両信号間の位相差に応じた位相差信号ｍを生成すると共
にこの位相差信号ｍのレベルが所定値以下になったとき
）ＩＤサーボロック検出信号ｎを発生する構成となって
いる。周波数弁別回路３３は分周回路３２から出力され
るカウントクロックパルスｋによってＨＤ検出信号ｅｌ
の周波数カウントを行なって得られたデータをＤ／Ａ変
換して周波数弁別信号ｑとして出力する構成となってい
る。分周回路３２は、基準クロック発生回路２４から出
力される基準クロックａを４分周してカウントクロック
パルスｋを生成すると同時に基準クロックａを４８０分
周して基準ＨＤ、信号を生成する構成となっている。

位相比較回路３１から出力された位相差信号ｍ及び周波
数弁別回路３３から出力された周波数弁別信号ｑは、ル
ープフィルタ３９に供給される。

ループフィルタ３９は、後述する如く位相差信号ｍ及び
周波数弁別信号ｑの位相補償をなす例えばアナログアク
ティブフィルタからなっており、このアナログアクティ
ブフィルタはシステムコントローラから出力される制御
信号８Ｅによってその出力の制御中心値を生ずる状態を
取るように構成されている。このループフィルタ３９の
出力は、切換スイッチ１１の抽入力となっている。

切換スイッチ１１は、システムコントローラ１０から出
力される制御信号ｓ□によってループアンプ２６の出力
及びループフィルタ３９の出力のうちの一方を選択的に
出力する構成となっている。

切換スイッチ９から切換スイッチ１１の出力が選択的に
出力され、かつ切換スイッチ１１からループアンプ２６
の出力が選択的に出力されるとき、ピックアップ７、Ｒ
Ｆアンプ１５、復調回路１６、ＬＰＦ１７、ディスクコ
ード読取回路２０８周波数弁別回路２５、ループアンプ
２６、切換スイッチ１１．９、ドライブアンプ１３及び
スピンドルモータ２からなるディスクコードサーボルー
プが閉成されてスピンドルモータ２の回転速度がディス
クコード検出パルスｐの周波数に応じて制御され、ディ
スクコード検出パルスｐによる時間軸の粗調整がなされ
る。

また、切換スイッチ９から切換スイッチ１１の出力が選
択的に出力され、かつ切換スイッチ１１からループフィ
ルタ３ｑの出力が選択的に出力されるときピックアップ
７、ＲＦアンプ１５、復調回路１６、ＬＰＦ１７、クラ
ンプ回路１８、Ａ／Ｄ変換回路２１、同期検出回路３０
、位相比較回路３１、周波数弁別回路３３、ループフィ
ルタ３９、切換スイッチ１１．９、ドライブアンプ１３
及びスピンドルモータ２からなるＨＤサーボループが閉
成され、スピンドルモータ２の回転速度がＨＤ検出信号
ｅ２の周波数及びＨＤ検出信号ｅ２と基準ＨＤ信号間の
位相差に応じて制御され、ＨＤ信号による時間軸の粗調
整がなされる。

同期検出回路３０から出力されるＨＤ検出信号ｅ１は切
換スイッチ３４の一人力になっている。

切換スイッチ３４には分周回路３２から出力された基準
ＨＤ信号が抽入力として供給されている。

切換スイッチ３４は、システムコントローラ１０から出
力される制御信号８Ｃに応じてＨＤ検出信号ｅｌ及び基
準ＨＤ信号のうちの一方を選択的に出力する構成となっ
ている。この切換スイッチ３４の出力は、ＰＬＬ回路２
３における位相比較回路３５に供給されて分周回路３６
によって分周されたｖｃｏ　ｃ電圧制御型発振器）３７
の出力と比較され、両信号間の位相差に応じた位相差信
号が生成される。この位相差信号は、ループフィルタ、
ループゲイン調整アンプ等からなる制御信号生成回路３
８を介してＶＣＯ３７に制御入力として供給され、ＰＬ
Ｌループが形成される。そして、ＶＣＯ３７からＨＤ検
出信号ｅ１又は基準ＨＤ信号に位相同期した１６．２Ｍ
Ｈｚを中心周波数とする可変タイミング信号が出力され
る。このｖＣＯ３７の出力がＰＬＬ回路２３の出力Ｃと
してＡ／Ｄ変換回路２１、メモリ２９及び同期検出回路
３０に供給される。

メモリ２９は、例えばＦＩＦＯ（先入れ先出し）メモリ
からなり、Ａ／Ｄ変換回路２１から出力されたサンプル
データをＰＬＬ回路２３の出力パルスＣに同期して順次
書き込むと共に基準クロック発生回路２４から出力され
る基準クロックａに同期して順次読み出す。

ここで、システムコントローラ１０がらの制御信号ｓ（
によって切換スイッチ３４からＨＤ検出信号ｅ１が選択
的に出力されると、ＰＬＬ回路２３からＨＤ検出信号ｅ
ｌに位相同期した１６．２ＭＨｚを中心周波数とする可
変タイミング信号が出力される。従って、この可変タイ
ミング信号は、ＭＵＳＥ信号と同一の時間軸変動を有し
、この可変タイミング信号によってサンプルデータがメ
モリ２９に書き込まれ、書き込まれたデータが時間軸変
動のない基準クロックａによって読み出され、時間軸の
微調整がなされる。この時間軸の微調整によりディスク
の偏心等に起因するジッタが除去される。このメモリ２
９から読み出された一連のサンプルデータは、デコーダ
（図示せず）等に供給される。

システムコントローラ１０は、例えばプロセッサ、ＲＯ
Ｍ、ＲＡＭ、時間管理用のタイマ等からなるマイクロコ
ンピュータで形成されている。このシステムコントロー
ラ１０には、ボテンシ日メータの出力電圧Ｖ　Ｐ　ｓ同
期検出回路３０において生成されるＨＤ検出ＯＫ信号ｄ
及びＨＤ検出信号ｅ２、ディスクコード検出パルスｐ１
ディスクコード読取回路２０の出力データＤａ、ディス
クコードサーボロック検出信号ｐ％ＨＤサーボロツタ検
出信号ｎ、操作部（図示せず）のキー操作に応じた指令
等が入力される。システムコントローラ１０において、
プロセッサはＲＯＭに予め格納されているプログラムに
従って入力された信号を処理し、制御信号Ｓ　Ａ　””
　８ε等によって各部を制御する。

ここで、上記実施例におけるディスクコード読取回路２
０の具体的な構成を第３図に示す。第３図に示す如く、
ＬＰＦ１７の出力は、カップリングコンデンサｃｏを介
してコンパレータ２０１の正側入力端子に供給される。

このコンパレータ２０１の正側入力端子は、バイアス抵
抗ＲＯを介して接地されている。また、コンパレータ２
０１の負側入力端子は、接地されている。

コンパレータ２０１の出力は、Ｄ形フリップフロップ等
からなるラッチ回路２０２に供給されている。ラッ・子
回路２０２のクロック入力端子には基準クロックａが供
給されている。ラッチ回路２０２には基準クロックａに
よってコンパレータ２０１の出力が次の基準クロックａ
の発生時まで記憶保持される。このラッチ回路２０２の
出力は、ヘッダ検出回路２０３に供給される。

ヘッダ検出回路２０ｐは、例えばディジタルコンパレー
タによってディスクコードのヘッダ部すなわち同期パタ
ーンコードを形成している８ビツトのパターンと同一パ
ターンを有する基準コードと入力コードのパターンとを
比較してディスクコードのヘッダ部を検出し、検出信号
を出力する構成となっている。このヘッダ検出回路２０
３がら出力された検出信号は、ディスクコードデコーダ
２０４に供給される。ディスクコードデコーダ２０４は
、ヘッダ検出信号に応答してラッチ回路２０２の出力を
順次メモリに書き込み、パイフェーズ変調された所定数
ビットのデータが入力されたか否かの判定を行ない、所
定数ビットのデータが入力されたと判定されたときディ
スクコード検出パルスｐ及びディスクコードの内容を表
わすデータＤｃを出力するように構成されている。

以上の如きディスクコード読取回路２ｏにおけるコンデ
ンサＣＯｓ抵抗ＲＯによって定まる時定数は、例えば１
０μｓ程度の小さい値であるが、ディスクコードが挿入
されているラインの１つ前のラインである第５６３ライ
ンにクランプレベル信号が挿入されており、かつディス
クコードは、平均直流レベルが変動しないバイフェーズ
変調方式により変調されているので、コンデンサＣＯｓ
抵抗Ｒ，によってコンパレータ２０１に供給されるＭＵ
ＳＥ信号のディスクコードに対応する部分の平均直流レ
ベルは安定したレベルとなる。このため、ＭＵＳＥ信号
のディスクコードに対応する部分のＯｖスライスが可能
となって、コンパレータ２０１からディスクコードに対
応した２値化号が出力される。よって、ディスクコード
読取回路２０の入力段の回路構成が簡単であると共にデ
ィスクコードの読取が容易になされるのである。

次に、上記実施例における同期検出回路３０の具体的な
構成を第４図に示す。第４図に示す如く、Ａ／Ｄ変換回
路２１の出力データはＦＰＰ出回路３０１、ＨＤ検出Ｏ
Ｋ信号発生回路３０４及びＨＤ波形検出回路３０８に供
給され、クランプ回路１８の出力はコンパレータ３０６
に供給され、ＰＬＬ回路２３の出力パルスＣはＦＰＰ出
回路３０１、ＦＰカウンタ３０２、除算回路３０３、Ｈ
Ｄ波形検出回路３０８に供給される。

ＦＰＰ出回路３０１は、Ａ／Ｄ変換回路２１から出力さ
れるディジタル化されたＭＵＳＥ信号中信号−−ムパル
スをパターン認識によって検出してＦＰ検出パルスｇを
出力する。このＦＰ検出パルスｇは、ＦＰカウンタ３０
２に供給される。ＦＰカウンタ３０２は、ＦＰ検出パル
スｇの発生周期に応じたデータを生成する。このＦＰカ
ウンタ３０２の出力データは、除算回路３０３に供給さ
れる。除算回路３０３の出力は、ＨＤ検出ＯＫ信号発生
回路３０４及びＨＤ検出回路３０５に供給される。ＨＤ
検出ＯＫ信号発生回路３０４からＨＤ検出ＯＫ信号ｄが
出力されてＨＤ検出回路３０５に供給される。また、Ｈ
Ｄ検出回路３０５には遅延回路３０７によって遅延され
たコンパレータ３０６の出力が供給される。これら３０
１〜３０７の各回路によって同期信号の位相基準点であ
る１２８レベルのＨＤポイントの検出がなされ、ＨＤポ
イントに同期したＨＤ検出信号ｅ１が生成されるのであ
るが、これら３０１〜３０７の各回路については特願昭
６２−６１４９６号に詳述されているので、詳細な説明
は省略する。

ＨＤ検出信号ｅ１は、クランプパルス発生回路３０９に
供給される。クランプパルス発生回路３０９は、ＦＰ検
検出パルス長びＨＤ検出信号ｅｌによってＭＵＳＥ信号
の例えば第５６３ラインに設けられているクランプレベ
ル期間を検出して当該期間に亘ってクランプパルスｆを
出力するように構成されている。

また、ＨＤ波形検出回路３０８は、第５図（Ａ）に示す
如きＨＤ信号の波形を同図（Ｂ）に示す如きパルスＣに
よって入力データの表わすレベルを順次検知することに
よって検出し、同図（Ｃ）に示す如き立ち上がりエツジ
を有するＨＤ検出信号ｅ２を出力するように構成されて
いる。尚、ＰＬＬ回路２３に基準ＨＤ信号が選択的に供
給されているときは、パルスＣは、ＨＤ信号の位相基準
点に同期せず、ＨＤ検出信号ｅ２は第６図に示す如く位
相基準点から２〜４パルス分（３パルス中心）の遅延を
もったタイミングで出力される。しかし、このようなＨ
Ｄ検出信号ｅ２の位相誤差は、スピンドルサーボ系で問
題となるものではなく、切換スイッチ３４の切換によっ
て時間軸の微調性が開始されてパルスＣの位相が変化し
てもスピンドルサーボにはほとんど影響がない。これは
、スピンドルサーボ系のループ帯域とジッタ制御ＰＬＬ
のループ帯域間にはおよそ１００倍程度の差があること
による。

次に、ループフィルタ３９の具体的な構成を第７図に示
す。同図において、位相差信号ｍはスイッチ５１及びＣ
Ｒ回路５２を介してオペアンプ５３の負側入力端子に供
給される。ＣＲ回路５２は、スイッチ５１とオペアンプ
５３の負側入力端子間に直列接続された抵抗Ｒ１及びコ
ンデンサＣ１からなっている。また、周波数弁別信号ｑ
は、スイッチ５４及びＣＲ回路５５を介してオペアンプ
５３の負側入力端子に供給される。ＣＲ回路５５は、ス
イッチ５４とオペアンプ５３の負側入力端子間に直列接
続された抵抗Ｒ２及びコンデンサＣ２と、スイッチ５４
とオペアンプ５３の負側入力端子間に直列接続された抵
抗Ｒ３及びコンデンサＣ３とからなっている。

オペアンプ５３の負側入力端子と出力端子間には抵抗Ｒ
４及びコンデンサＣ４が直列接続されている。これら抵
抗Ｒ４及びコンデンサＣ４の直列接続点には抵抗Ｒ５を
介して所定の電圧Ｖｃが印加されている。また、オペア
ンプ５３の負側入力端子と出力端子間には更にスイッチ
５６が接続されている。また、オペアンプ５３の正側入
力端子には抵抗Ｒ６を介して電圧Ｖｃが印加されている
。

これらＣＲ回路５２．５５、オペアンプ５３、抵抗Ｒ４
、Ｒ５ｓ　Ｒ６、コンデンサＣＡ、スイッチ５６によっ
てアクティブフィルタ５７が形成されている。このアク
ティブフィルタ５７の出力は、アンプ５８を介してルー
プフィルタ３９の出力として切換スイッチ１１の低入力
になる。

スイッチ５１．５４は、システムコントローラ１０から
出力される制御信号ｓ（Ｈが例えば高レベルになったと
きオンになる構成となっており、スイッチ５６は、シス
テムコントローラ１０からの制御信号８Ｅが例えば低レ
ベルになったときオンになる構成となっている。これら
スイッチ５１．５４がオン、かつスイッチ５６がオフの
ときは、位相差信号ｍ及び周波数弁別信号ｑの位相補償
作用が働くが、スイッチ５１．５４がオフ、かつスイッ
チ５６がオンのときは、後述する如く出力のレベルが所
定レベルにクランプされ、かつコンデンサＣ４がノンチ
ャージ状態になる（以下、この状態をクランプ状態と称
する）。

以上の構成におけるシステムコントローラ１０のプロセ
ッサの動作を第８図のフローチャートを参照して説明す
る。

メインルーチン等の実行中に操作部のキー操作によりス
タート指令が発せられると、プロセッサは制御信号Ｓ　
Ａ　”’　Ｓ　Ｈによって各スイッチの初期設定を行な
い、切換スイッチ９から加速信号生成回路１２の出力が
選択的に出力され、スイッチ１９及びループフィルタ３
９におけるスイッチ５１．５４はオフになり、ループフ
ィルタ３９におけるスイッチ５６はオンになり、切換ス
イッチ１１からはループアンプ２６の出力が選択的に出
力され、かつ切換スイッチ３４からは基準ＨＤ信号が選
択的に出力されるようにする（ステップＳｌ）。このス
テップＳ１によってループフィルタ３９は、クランプ状
態となる。

次いで、プロセッサはピックアップ７を担持しているス
ライダを半径方向に移送するスライダモータの駆動回路
に駆動指令を送出してプレイ動作の開始位置にピックア
ップ７を移動させ（ステップＳ２）、起動信号生成回路
１２にオン指令信号ｉを送出してスピンドルモータ２を
加速させると共に時間管理用のタイマをスタートさせる
（ステップＳ３）。

次いで、プロセッサはディスクコード読取回路２０から
ディスクコード検出パルスｐが出力されているか否かの
判定（ステップＳ４）とタイムオーバーか否かすなわち
時間管理用のタイマの出力データが所定値以上になって
いるか否かの判定（ステップＳ５）とを交互に行なうこ
とによって、ディスクコード検出パルスｐが起動時から
所定時間以内に出力されるか否かの判定をなす。ステッ
プＳ４、Ｓ５によってディスクコード検出パルスｐが所
定時間以内に出力さ°れたと判定されたときは、プロセ
ッサは制御信号ＨＡによって切換スイッチ９から切換ス
イッチ１１を経たループアンプ２６の出力が選択的に出
力されるようにしてディスクコードサーボループをオン
にすると共に時間管理用のタイマを再スタートさせる（
ステップＳ６）。

次いで、プロセッサはディスクコードサーボロック検出
信号ｇ及び））Ｄ検出信号ｅ２がディスクコードサーボ
ループオン後所定時間以内に出力されるか否かの判定を
行なう（ステップＳ７、Ｓ８）。ステップＳ７、Ｓ８に
よつてディスクコードサーボロック検出信号ｇ及びＨＤ
検出信号ｅ２が所定時間以内に出力されたと判定された
ときは、プロセッサは制御信号ｓＤによって切換スイッ
チ１１からループフィルタ３９の出力が選択的に出力さ
れるようにしてＨＤサーボループをオンにすると共に時
間管理用のタイマを再スタートさせ、かつ制御信号Ｓε
によってループフィルタ３９におけるスイッチ５１．５
４をオンにし、５６をオフにしてクランプ状態を解除す
る（ステップＳ９）。こののち、プロセッサはＨＤサー
ボロック検出信号ｎがＨＤサーボループオン後後足定時
間以内出力されるか否かの判定を行なう（ステップＳ１
０．５１１）。ステップＳ１０、Ｓ１１によってＨＤサ
ーボロック検出信号ｎが所定時間以内に出力されたと判
定されたときは、プロセッサはステップＳ１に移行する
直前に実行していたルーチンの実行を再開する。ステッ
プＳ１０、Ｓ１１によってＨＤサーボロック検検出信号
炉所定時間以内に出力されなかったと判定されたときは
、プロセッサはディスクコード検出パルスｐが出力され
ているか否かを判定する（ステップ５１２）。

ステップＳ１２においてディスクコード検出パルスｐが
出力されていると判定されたときは、プロセッサは再び
ステップＳ６に移行する。

ステップＳ４、Ｓ５によってディスクコード検出パルス
ｐが所定時間以内に出力されなかったと判定されたとき
は、プロセッサは制御信号ＳＡによって切換スイッチ９
から制御信号生成回路８の出力が選択的に出力されるよ
うにしてＦＣサーボループをオンにする（ステップ５１
３）。こののち、プロセッサはディスクコード読取回路
２０からディスクコード検出パルスｐが出力されるか否
かの判定を繰り返して行ない（ステップ５１４）、ディ
スクコード検出パルスｐが出力されたと判定されたとき
のみステップＳ６に移行する。

また、ステップＳ７、Ｓ８によってディスクコードサー
ボロック検出信号ｇ及びＨＤ検出信号ｅ２が所定時間以
内に出力されなかったと判定されたとき、及びステップ
Ｓ１２においてディスクコード検出パルスｐが出力され
てないと判定されたときもプロセッサはステップ３１３
に移行する。

以上の動作におけるステップＳ３によってスピンドルモ
ータ２の回転動作が起動され、ディスク１の回転速度が
徐々に加速される。ディスク１の回転速度が規定の回転
速度に近付いてディスクコードの伝送レートによって定
まる所定の範囲内の値になると、復調回路１６から出力
されるＭＵＳＥ信号中のディスクコードの読取が可能と
なり、ディスクコード読取回路２０からディスクコード
検出パルスｐが出力される。尚、ＦＰが第１及び第２ラ
インの２ラインにまたがっていることから、ＦＰの検出
に比してディスクコードの検出は容易である。また、デ
ィスクコードがクランプレベル信号の挿入されているラ
インの次のラインに挿入されているので、安定性がある
。

ディスクコード検出パルスｐが起動時から所定時間以内
に出力されると、ステップ８４〜Ｓ６によってディスク
コードサーボループがオンになり、ディスクコード検出
パルスｐによる時間軸の粗調整が開始される。尚、この
ディスクコードによるサーボループは、ディスクコード
が３０Ｈｚという低い周波数に対応する間隔で挿入され
ているため、周波数制御ループとなっており、位相制御
ループは含まれていない。このため、ループ帯域が広く
周波数応答が良好であり、ループ特性が安定であるので
、３０Ｈｚという低い周波数のディスクコードによるデ
ィスクコードサーボループの引込み時の安定性が確保で
きる。また、ディスクコードによるサーボループを位相
制御ループとしたり或いは周波数制御ループと位相制御
ループとを組み合せて構成することもできるが、そうす
るとループ特性としては系の安定性や応答性の面で不利
となる。

このディスクコードサーボループによってディスク１の
回転速度を規定の回転速度の上敷％の範囲内の値にする
ことができる。

このディスクコードサーボループがロック状態になると
、同期検出回路３０におけるＨＤ検出が可能になり、Ｈ
Ｄ検出信号ｅ２が出力される。ディスクコードサーボル
ープがオンになってから所定時間以内にこのディスクコ
ードサーボループがロック状態になり、かつＨＤ検出信
号ｅ２が出力されると、ステップ８７〜Ｓ９によってデ
ィスクコードサーボループがオフになると同時にＨＤサ
ーボループがオンになり、ＨＤ信号による時間軸の粗調
整が開始される。

ＨＤ信号は、ディスクコードに比して周波数レートが高
いので、ＨＤサーボループがオンすることによってスピ
ンドルサーボループのループ帯域を広げるなどのループ
特性の向上を図ることができ、スピンドルサーボの安定
性が良好となる。

このＨＤサーボループがオンになる前は、ループフィル
タ３９において、スイッチ５１．５４がオフであり、か
つスイッチ５６がオンであるので、アクティブフィルタ
５７の出力電圧ｖＯは、オペアンプ５３の負側入力端子
に印加されている電圧Ｖｃに等しくなる。また、それと
同時に同期検出回路３０におけるＨＤ検出が可能になる
前の位相差信号ｍ及び周波数弁別信号ｑがアクティブフ
ィルタ５７に供給されず、また抵抗Ｒ４とコンデンサＣ
４との直列接続点に電圧ＶＣが印加されているので、コ
ンデンサＣ４の両端間には電圧が印加されず、コンデン
サＣ４は電荷が蓄積されてない状態（ノンチャージ状態
）になっている。

ここで、ＨＤサーボループのロック時のアクティブフィ
ルタ５７の出力電圧ＶＯが電圧Ｖｃに等しくなることと
している故、ＨＤサーボループがオンになる前にコンデ
ンサＣ４はＨＤサーボループのロック時のチャージ状態
に近い状態となる。

従って、ＨＤサーボループのオン時において、スイッチ
５１．５４がオンになり、かつスイッチ５６がオフにな
ってループフィルタ３９のクランプ状態が解除される瞬
間にループフィルタ３９の出力がＨＤサーボループの制
御中心値に等しくなることとなり、ＨＤサーボループの
ロックインが迅速になされるのである。

尚、上記実施例においてはＨＤサーボループのオンと同
時にスイッチ５１．５４がオンになり、かつスイッチ５
６がオフになってクランプ状態が解除されるとしたが、
ＨＤサーボループのオン時から若干遅れたタイミングで
クランプ状態が解除されるようにしてもよく、そうする
ことによってＨＤサーボループに外乱が与えられること
を確実になくすことができることとなる。

また、ＨＤサーボループの応答は臨界制動的であること
が望ましく、ＨＤサーボループの制動係数は１付近に設
定するとよい。また、ＨＤサーボループのロック時には
コンデンサＣ４にはオフセット分が充電されることがあ
るが、抵抗Ｒ４とコンデンサＣ４との直列接続点にはロ
ック時の出力電圧ｖｏにほぼ等しい程度の電圧を印加す
れば実用上問題はない。

また、ディスクコード検出パルスｐが起動時から所定時
間以内に出力されなかったとき及びディスクコードサー
ボループがオンになってから所定時間以内にこのディス
クコードサーボループがロック状態になり、かつＨＤ検
出信号ｅ２が出力されなかったとき並びにＨＤサーボル
ープがオンになってから所定時間以内にロック状態にな
らず、かつディスクコード検出パルスｐが出力されない
ときは、ステップ８１３によってＦＣサーボループがオ
ンになる。このＦＧサーボループは、ディスクコード検
出が万−行なえないときの保護のためのものであり、Ｆ
Ｇサーボループがオンになると、Ｆ／Ｖ変換回路４の出
力電圧が基準電圧発生回路６から出力された基準電圧と
等しくなるようにスピンドルモータ２の回転速度が制御
される。

ここで、ＣＬＶ　（線速度一定）ディスクの演奏時の線
速度Ｖとディスクの回転数Ｎ　［ｒｐｍ　］との関係は
、ピックアップの半径位置を「とすれば、Ｎ−（ｖ／２
ｚ　ｒ）Ｘ６０という式で表わされ、第８図のグラフで
示す如くなる。このとき、基準電圧発生回路６は、ボテ
ンシジメータの出力電圧によって示されるピックアップ
の半径位置が例えば第９図に示す如く可変範囲を９分割
して得た各範囲のうちのいずれに存在する位置であるか
を検知し、互いに異なる９レベルのうちの検知した範囲
に対応する１つを基準電圧として生成するように構成す
ることができる。また、Ｆ／ｖ変換回路４は、第１０図
に示す如く変動回転数範囲内で直線性を保つように構成
することができる。こうすることにより、ディスク１の
回転速度は、ＦＧサーボにより規定の回転速度より若干
高いか又は低い値に制御され、ディスクコード検出が可
能となる。

また、制御信号８ｃによって切換スイッチ３４からＨＤ
検検出信号名１選択的に出力されるようにすると、既に
説明した如（ＰＬＬ回路２３からＨＤ検検出信号名１位
相同期した可変タイミング信号が出力されて時間軸の微
調整が開始され、ディスクの偏心等に起因するジッタが
除去される。

このとき、スピンドルサーボループは、ＨＤサーボルー
プであってもその帯域は十数Ｈｚ、ジッタ制御系のＰＬ
Ｌループの帯域は数ＫＨｚであるため、ＰＬＬループの
応答は速く、ＰＬＬループ切換えによる引込みは瞬時に
行なわれ、スピンドルサーボ系に外乱が与えられること
はない。

従って、ＰＬＬループの切換えは、ＦＰサーボループが
ロック状態になってＨＤ検出が可能になった時点で行な
ってもよいが、スピンドル系のＨＤサーボループがロッ
ク状態になった時点で行なうようにしてもよい。

また、制御信号Ｓ８によりスイッチ１９がオンになると
、ＭＵＳＥ信号のクランプが開始されるが、このＭＵＳ
Ｅ信号のクランプの開始は、ＨＤ検出ＯＫ信号ｄが出力
されてから行なうようにするとよい。

以上、起動時の各部の動作について説明したが、次にス
キャン時の各部の動作について第１１図のフローチャー
トを参照して説明する。

メインルーチン等の実行中にタイマ等による割り込みに
よってプロセッサはステップＳ２１に移行し、例えばス
キャンフラグがセットされているか否かによりスキャン
動作中であるか否かを判定する。尚、スキャンフラグは
、スキャン動作を制御するルーチン（図示せず）によっ
てスキャン動作中においてセットされるものとする。

ステップＳ２１においてスキャン動作中でないと判定さ
れたときは、プロセッサはステップＳ２１に移行する直
前に実行していたルーチンの実行を直ちに再開し、スキ
ャン動作中であると判定されたときはＨＤサーボロック
検出信号ｎが出力されているか否かを判定する（ステッ
プ５２２）。

ステップＳ２２においてＨＤロック検検出信号炉出力さ
れてないと判定されたときは、プロセッサは制御信号ｓ
ｏによって切換スイッチ１１からループアンプ２６の出
力が選択的に出力されるようにしてディスクコードサー
ボループをオンにすると共に制御信号ＳＥによってルー
プフィルタ３９をクランプ状態にする（ステップ５２３
）。

ステップＳ２２においてＨＤロック検検出信号炉出力さ
れていると判定されたときは、プロセッサは例えばスキ
ャンフラグがクリヤされているか否かによりスキャン動
作が終了したか否かを判定する（ステップ５２４）。ス
テップＳ２４において、スキャン動作が終了してないと
判定されたときはプロセッサは再びステップＳ２２に移
行し、スキャン動作が終了したと判定されたときはプロ
セッサはステップＳ２１に移行する直前に実行していた
ルーチンの実行を再開する。

ステップ８２３によってディスクコードサーボループを
オンにしたのちは、プロセッサはディスクコード検出パ
ルスｐが出力されているか否かを判定する（ステップ５
２６）。ステップＳ２６においてディスクコード検出パ
ルスｐが出力されていると判定されたときは、プロセッ
サはディスクコードサーボロック検出信号ｐが出力され
ているか否かを判定する（ステップ５２７）。ステップ
Ｓ２６においてディスクコード検出パルスｐが出力され
てないと判定されたときは、プロセッサは制御信号ＳＡ
によって切換スイッチ９から制御信号生成回路８の出力
が選択的に出力されるようにしてＦＧサーボループをオ
ンにしくステップ５２８）、ディスクコード検出パルス
ｐが出力されているか否かの判定を繰り返して行ない（
ステップ５２９）、ディスクコード検出パルスｐが出力
されたと判定されたときのみステップ３２３に移行する
。

ステップＳ２７においてディスクコードサーボロック検
出信号ρが出力されていると判定されたときは、プロセ
ッサは制御信号Ｓ［）によって切換スイッチ１１からル
ープフィルタ３９の出力が選択的に出力されるようにし
てＨＤサーボループをオンにすると共に制御信号ＳＥに
よってループフィルタ３９におけるスイッチ５１．５４
をオンにし、５６をオフにしてクランプ状態を解除しく
ステップ５３０）、再びステップＳ２２に移行する。

以上の動作におけるステップＳ２２．８２３によってス
キャン中にＨＤサーボループが非ロック状態になると、
ディスクコードサーボループがオンになり、ディスクコ
ードサーボループによる時間軸の粗調整がなされる。ス
キャン動作中は、このディスクコードサーボループが支
配的になり、スキャン動作終了後は、ステップ８２６〜
Ｓ３０によりＨＤサーボループが再びオンになる。この
ＨＤサーボループが再びオンになるときも、ループフィ
ルタ３９におけるスイッチ５Ｌ　５４．５６の作用によ
ってＨＤサーボループにコンデンサＣ４による外乱は与
えられないのである。

また、スキャン動作中もディスクコード検出が不能にな
ったときは、ステップ３２８によりＦＧサーボループが
オンになる。また、スキャン動作中であってもディスク
コードサーボルーツがロック状態になり、ＨＤ検出が可
能になってＨＤサーボループがオンになることもあり得
る。

第１２図は、ループフィルタ３９の他の例を示すブロッ
ク図であり、位相差信号ｍ及び周波数弁別信号ｑがディ
ジタル信号である場合に使用して好適な構成例を示して
いる。同図において、位相差信号ｍ及び周波数弁別信号
ｑはそれぞれスイッチ５１及び５４を介してディジタル
フィルタ６１に供給される。ディジタルフィルタ６１に
はシステムコントローラ１０から制御信号ｓ２がクラン
プパルスとして供給されている。ディジタルフィルタ６
１は、クランプパルスによってディスクコードサーボル
ープがオンのときはＨＤサーボループのロック時の出力
値すなわち制御中心値をプリセット値として出力するよ
うに構成されている。

このディジタルフィルタ６１の出力は、Ｄ／Ａ変換器６
２に供給されてアナログ信号に変換されたのちＬＰＦ６
３及びアンプ６４を介してスイッチ１１の抽入力となる
。

以上の構成においてもＨＤサーボループのオン時に切換
スイッチ１１の切換がなされたのちスイッチ５１．５４
が瞬時にオンになるようにすることにより第７図の回路
と同様の作用が働く。

第１３図は、同期検出回路３０の他の構成例を示すブロ
ック図であり、Ａ／Ｄ変換回路２１の出力データは、Ｆ
ＰＰ出回路４０、ＨＤパターン検出回路４１、遅延回路
４２に供給される。また、ＰＬＬ回路２３の出力パルス
ＣはＦＰＰ出回路４０、ＨＤ検出窓発生回路４３、ＨＤ
パターン検出回路４１、遅延回路４２、ＨＤ位相検出回
路４４、クランプパルス発生回路４５に供給される。

ＦＰＰ出回路４０は、ＦＰＰ出回路２６と同様にＭＵＳ
Ｅ信号中のフレームパルスをパターン認識によって検出
してＦＰ検検出パルス音出力する。

このＦＰ検検出パルス音、ＨＤ検出窓発生回路４３及び
クランプパルス発生回路４５に供給される。

ＨＤ検出窓発生回路４３は、ＦＰ検検出パルス音よって
フレームパルス点ｐの直後のＨＤ信号を検出するための
２４クロック期間に亘って存在する検出窓信号りを発生
し、こののちＨＤパターン検出回路４１から出力される
ＨＤ検出信号ｅ２の立ち上がり点を基準にして４６５ク
ロック期間後の時点から４８９クロック期間後の時点ま
での２４クロック期間に亘って存在する信号を検出窓信
号りとして出力するという動作をＦＰ検検出パルス音発
生する毎に繰り返して行なう。

検出窓信号りは、ＨＤパターン検出回路４１に供給され
る。ＨＤパターン検出回路４１は、検出窓信号りが存在
するときのみ第５図（Ａ）に示す如きＨＤ信号の存在を
パターンによって認識し、同図（Ｂ）に示す如きクロッ
クパルスＣに同期して同図（Ｃ）に示す如＜ＨＤ検出信
号ｅ２を生成する。このＨＤパターン検出回路４１にお
けるパターン認識は、例えばＨＤポイントの直前及び直
後の３クロック期間程度におけるパターンに対して行な
われる。ＨＤポイントは、ジッタがない場合、ＨＤ検出
信号ｅ２の立ち上がり点から４７７クロック期間離れて
存在することになるので、ＨＤ検出窓発生回路４３から
出力されるＨＤ検出窓信号りは次のＨＤポイントを中心
に２４クロック期間に亘って存在することとなる。この
２４クロック期間幅がＨＤ検出範囲となる。

また、ＭＵＳＥ信号をＡ／Ｄ変換して得られたデータは
、遅延回路４２によって所定クロック期間だけ遅延され
たのちＨＤ位相検出回路４４に供給される。ＨＤ位相検
出回路４４は、最初のＨＤ検出信号ｅ２の発生後の最初
のクロックパルスＣに同期して遅延回路４４の出力デー
タからＨＤポイントの基準値である１２８レベルを差し
引いて得た値に対応するレベルを有するアナログ信号に
変換しＨＤ検出信号ｅ１として出力し、以後４８０クロ
ック期間おきに同様にして得たアナログ信号をＨＤ検出
信号ｅｌとして出力する。また、それと共にＨＤＤ相検
出回路４４は、４８０クロック期間毎のＨＤ検検出信号
層１びｅ２の発生によってＨＤ検出ＯＫ信号ｄを出力す
る。このＨＤＤ相検出回路４４から出力されたＨＤ検検
出信号層１、ＨＤポイントに対するクロックパルスＣの
位相誤差情報を有している。このＨＤ検検出信号層１ル
ープフィルタ等を介してｖＣＯに供給し、このｖＣＯか
らクロックパルスＣを得るようにすることによりＨＤポ
イントに同期したクロックパルスＣが得られ、また、こ
のクロックパルスＣによって時間軸の微調整をなすこと
ができる。

尚、ＨＤ検出信号ｅ２の発生時点から３クロック期間前
にＨＤポイントが位置するので、遅延回路４２は、この
遅延調整をなすために設けられたものであり、ラッチ回
路等によって構成される。

また、クランプパルス発生回路４５は、ＦＰ検出パルス
ｇ及びＨＤ検出ＯＫ信号ｄによってＭＵＳＥ信号の例え
ば第５６３ラインに設けられているクランプレベル期間
を検出して当該期間に亘ってクランプパルス【を出力す
る。このクランプパルスｆは、ＭＵＳＥ信号の直流再生
のためになすクランプの際に使用することができる。

第１４図は、本発明の他の実施例を示すブロック図であ
り、クランプ回路１８の出力に代えてディスクコード読
取回路２０から出力されるディスクコード検出パルスｐ
が同期検出回路３０に供給されていることを除いて各部
は、第１図の装置と同様に構成されている。本例におけ
る同期検出回路３０においては、第１５図に示す如く、
第１３図の構成からＦＰ検出回路４０が除去され、ＦＰ
検出パルスｇに代えてディスクコード検出パルスｐがＨ
ＤＤ出窓発生回路４３及びクランプパルス発生回路４５
に供給されていることを除いて各部は、第１３図の回路
と同様に構成されている。かかる構成においても第１図
の装置と同様の作用が働く。

以上の構成においてはＨＤ検検出信号層１、ＨＤポイン
トに対するクロックパルスＣの位相誤差情報を有してい
るので、第１図及び第１４図の装置においてクロックパ
ルスＣを発生するＰＬＬ回路２３を形成している各ブロ
ック、分周回路３２及び切換スイッチ３４の接続を第１
６図に示す如くすることができる。

第１６図において、ＨＤ検検出信号層１切換スイッチ３
４の一人力になっている。切換スイッチ３４の出力は、
制御信号生成回路３８に供給される。この制御信号発生
回路３８の出力は、Ｖ６Ｏ１３に制御入力として供給さ
れる。このＶ６Ｏ１３の出力がパルスＣとして出力され
る。このｖＣ０３７の出力は、分周回路３６によって分
周されたのち位相比較回路に供給され、分周回路３２の
出力と比較される。この位相比較回路３５の出力は切換
スイッチ３４の油入力になっている。

以上の如き構成においても第１図の装置と同様の作用が
働くのは明らかである。

尚、ＨＤ検出信号ｅｌは、アナログ変換されたＨＤＤ相
誤差情報であるが、これをアナログ変換せずディジタル
値のままで第１２図に示すＨＤ位相誤差信号ｍとして使
用する方法も可能である。

この場合は、位相比較器３１が不要である。

発明の効果以上詳述した如く本発明による時間軸制御装置において
は、第１指令に応じてオンとなって読取信号中のＨＤ信
号に基づいて記録ディスクの回転速度の制御による時間
軸制御をなすＨＤサーボループと、第２指令に応じてオ
ンとなって読取信号中のディスクコードを検出する毎に
検出信号を発生してこの検出信号に基づいて記録ディス
クの回転速度の制御による時間軸制御をなすディスクコ
ードサーボループと、起動時及びＨＤサーボループが非
ロック状態になった場合には読取信号中のＨＤ信号が検
出されるまで第２指令を発したのち第１指令を発する制
御手段とを設けている。従って、本発明による時間軸制
御装置においては、起動時等において記録ディスクの回
転速度が検出が容易なディスクコードを検出する毎に発
生する検出信号によってＨＤ信号の検出が行なえる程度
に制御されたのちこのＨＤ信号による高精度な時間軸制
御が開始されることとなり、時間軸制御用のパイロット
信号が不要となる。また、上記ＨＤサーボループにおけ
るループフィルタとして第３指令に応じてその出力の制
御中心値を生ずる状態を取るフィルタを設け、かつ制御
手段は例えば電源オン直後、スキャン動作時等のＨＤサ
ーボループのオープン時に第３指令を発するように構成
すると、ＨＤサーボループのオープン時にＨＤサーボル
ープにおけるループフィルタがその出力の制御中心値を
生ずる状態を取るので、ＨＤ信号による時間軸制御の開
始時にＨＤサーボループに外乱が与えられることがなく
、良好な時間軸制御がなされることとなる。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すプロ・ツク図、第２
図は、ディスクコードのフォーマットを示す図、第３図
は、第１図の装置におけるディスクコード読取回路２０
の具体的な構成を示すブロック図、第４図は、第１図の
装置における同期検出回路３０の具体的な構成を示すブ
ロック図、第５図及び第６図は、第４図の回路ＨＤ波形
検出回路の動作を示す波形図、第７図は、第１図の装置
におけるループフィルタ３９の具体的な構成を示す回路
図、第８図は、第１図の装置におけるプロセッサの動作
を示すフローチャート、第９図は、ＣＬＶディスクにお
けるピックアップの半径位置と回転数との関係を示すグ
ラフ、第１０図は、第１図の装置におけるＦ／Ｖ変換回
路４の特性を示すグラフ、第１１図は、第１図の装置に
おけるプロセッサの動作を示すフローチャート、第１２
図は、第１図の装置におけるループフィルタ３９の具体
的な構成の他の例を示す回路ブロック図、第１３図は、
同期検出回路３０の具体的な構成の他の例を示すブロッ
ク図、第１４図は、本発明の他の実施例を示すブロック
図、第１５図は、第１４図の装置における同期検出回路
３０の具体的な構成を示すブロック図、第１６図は、同
期検出回路３０として第１２図の回路を使用したときの
第１図の装置の各ブロック間の接続を示す図、第１７図
は、ＭＵＳＥ信号の波形図、第１８図は、ＨＤ信号の波
形図、第１９図は、フレームパルスの波形図である。主要部分の符号の説明２・・・・・・スピンドルモータ９、ＩＬ３４・・・・・・切換スイッチ１０・・・・・
・システムコントローラ２０・・・・・・ディスクコー
ド読取回路２５．３３・・・・・・周波数弁別回路３０
・・・・・・同期検出回路３１・・・・・・位相比較回路３９・・・・・・ループフィルタ

Claims

【特許請求の範囲】

（１）所定レベル点をサンプリング用タイミング信号の
位相基準点とする同期信号に加えて前記同期信号のＮ（
Ｎは自然数）倍の周期で制御コードが挿入されたサンプ
ル化ビデオ信号を担う記録ディスクを演奏する装置にお
ける時間軸制御装置であって、第１指令に応じてオンと
なって前記記録ディスクから得られる読取信号中の第１
同期信号に基づいて前記記録ディスクの回転速度の制御
による時間軸制御をなす第１サーボループと、第２指令
に応じてオンとなって前記読取信号中の制御コードを検
出する毎に検出信号を発生してこの検出信号に基づいて
前記記録ディスクの回転速度の制御による時間軸制御を
なす第２サーボループと、起動時及び前記第１サーボル
ープが非ロック状態になった場合には前記読取信号中の
同期信号が検出されるまで前記第２指令を発したのち前
記第１指令を発する制御手段とからなる時間軸制御装置
。
（２）前記第１サーボループは、第３指令に応じてその
出力の制御中心値を生ずる状態を取るループフィルタを
有し、かつ前記制御手段は前記第１サーボループのオー
プン時に前記第３指令を発することを特徴とする請求項
１記載の時間軸制御装置。