JPH02210877A - 固体撮像装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は光電変換素子に増幅作用を持たせた固体撮像装
置に関する。

［従来の技術］ 従来より光信号を画素ごとに増幅し出力信号を取り出す
形式の固体撮像装置としてアイデアがある。素子デバイ
ス固有の物理特性により感度やＳＮ比の向上は段々望め
なくなってきた今ますますその実用化が望まれ、高画質
、高感度、高ＳＮ比で高速読み出しが可能な固体撮像装
置に対する要求が高い、そのため具体的にはテレビジョ
ン学会誌　Ｖｏｌ、４１　Ｎｏ、１１　（１９Ｂ？）な
どに示されティる形式が研究されている。

また大面積高性能デバイス用などにＳＯＩ技術の開発が
盛んに行われている。

［発明が解決しようとする課題］ しかし従来の増幅作用を持つ固体撮像装置では増幅素子
と光電変換素子の特性の均一性を保つことが難しいため
、増幅素子のゲインのばらつきが大きく、さらにはノイ
ズ量のばらつきも大きいため増幅器を外部に持つものと
同レベルの特性のものしか存在しないという課題があっ
た。これは従来の装置では光電変換素子のばらつきに加
えて、独立に増幅素子のばらつきが加わることによる。

また、一方で装置の小型化に伴い、大面積タイプの受光
索子アレイの必要性も高く、画像デバイスとして透明基
板上に装置を形成できるメリットは光の基板側入射力な
どでそのメリットは計り知れない、したがって−素子チ
ップの大きさをシリコンウェハーの寸法により制限され
た素子アレイでは、密着型固体撮像装置として大面積に
用いるには適していなかった。センサ部と走査回路部を
一体化した大面積センサにおいては、シリコンウェハー
上に素子形成したものを多数（１０個など）並べること
も考えられるが、実装効率は非常に悪く、感度などのチ
ップ間ばらつきが大きくなるために一チツプでもばらつ
きが大きいのに、複数チップでは増幅作用を内蔵する意
味がなくなる。しかし、チップを大面積にすると上記の
性能劣化要因の影響はさらに大きくなることが考えられ
る。

そこで本発明では、高増幅ゲインであってゲインのばら
つきが小さく、さらにはノイズ量のばらつきも押さえ込
み、さらには高速読み出しを可能にした大１面積固体撮
像装置を提供することを目的とするものである。

〔課題を解決するための手段〕

本発明の固体撮像装置は、少なくとも一部は非単結晶に
より構成されるフォトトランジスターを光電変換素子と
し、その駆動回路に薄膜トランジスターを用いて同一基
板上に設けたことを特徴とする。さらには、光電変換素
子の一部と薄膜トランジスターの一部を同一の非単結晶
材料で形成したことを特徴とする。

以下、実施例により本発明の詳細を示す。

［実施例］ 実施例１ 第１図は本発明による固体撮像装置の構成の一例であり
、第２図はその固体撮像装置の拡大断面図例である。１
０１．２０６は本例では多結晶シリコンを用いて作成し
たｎ型薄膜トランジスタで成り立っており、１０２．２
０４の非単結晶フォトトランジスタにつながるスイッチ
として働いている。多結晶シリコンはＬＰＣＶＤにより
約６０Ｏ″Ｃにて堆積させた後、約１１００°Ｃの熱酸
化によりゲート膜を形成、ゲート電極を多結晶シリコン
にて形成後、イオン打ち込みにより自己整合法でソース
とドレイン部を形成した。特性を重視するようであれば
シリコン膜堆積後に、熱や光などにより結晶成長させた
もの（いわゆるＳＯＩ構造等）を使うのもよい０本例で
は２０１の基板に石英板を用いたので、ゲート酸化他で
熱を加える問題は少なく、基板が透明であるので基板側
からの光入射も可能となり、実装構造で高信頼性などが
確保できる。薄膜トランジスタとして動作すればその他
の方法を用いても何ら問題はなく、もちろん基板材料の
選択幅が拡がる（石英より安価な基板が使える）ので低
温（例えば約６５０℃以下など）ですべてが処理できる
のも好ましい、薄膜トランジスタのソースラインは１０
３のバイアス電源につながっており、その配線材料は何
を用いてもよいが本例ではシリコン、銅を微量混入した
アルミニュウムを用いている。薄膜トランジスタ（１０
１）のゲートライン（１０５）は多結晶シリコンを用い
て形成されておりスイッチの制御信号線として入力デー
タに応じてＯＮ、ＯＦＦする。

−次元や二次元などの固体撮像装置として用いる場合、
データの転送や作成機能を有する回路に接続され、第１
．２図には記されていないが１０１と同様の多結晶シリ
コンで形成されたｐ、　　ｎ型薄膜トランジスタによる
ＣＭＯ８型Ｏ８トレジスタを用いて信号を転送している
。この方法を用いればほぼ同一の工程で光電変換素子の
一部もしくは全部を除くスイッチと走査同局を形成でき
るため、条件さえ許せばコストなどのメリットは非常に
大きい、第４図に本例で用いたスタティック動作マスタ
ースレイブ型シフトレジスタの回路図例を示す、スター
ト部のみを示したが４０４のセルの繰り返しで読み取り
解像度や読み取り範囲に応じて必要段数のフォトトラン
ジスタ密度や数を得ることができ、４０１のスタートパ
ルスにより信号が順次送られ薄膜トランジスタのスイッ
チを順番に開いていくことで、フォトトランジスタの選
択回路となる。また絶縁基板上に形成されているために
、素子分離の必要なく、浮遊容量も小さく走査スピード
の点では非常に有利である。

１０１の薄膜トランジスタのドレイン線は非単結晶（少
なくとも一部に非単結晶を含むものもこう呼ぶことにす
る）フォトランジスタ（１０２）のエミッタにつながっ
ており薄膜トランジスタ（１０１）を通してバイアス電
圧が加わる０本例ではフォトトランジスタはＳ　ｉ　Ｈ
ａやそれにＨ４やＰＨ３やＢ２Ｈｇなどを加えたガスの
グロー放電分解非晶質シリコンを用いて作成したｎ１ｐ
ｉｎ型トランジスタを用いている０本例では各層厚はコ
レクタ側から５００Ａ、８０００Ａ、２５０Ａ。

１５００人、５００人とした、ドーピング量など複合的
に考える必要があるが、本例ではコレクタ側は最適値近
辺かと考える。不純物の添加は、ＰＨ３やＢ２　Ｈｅな
どによっている。利用光に対する窓効果、ブロッキング
特性、高増幅率特性、高速性能や耐熱性、信頼性向上な
どを目的として各層に炭素などを混入しワイドギャプ化
して炭化シリコンなどとし作るのもよい、このばあいは
ＳｉＨ４にＣＨａなどを加え分解して膜形成する６本例
ではｎ層を炭化シリコンとし、バンドギャブを２ｅＶ近
辺とした０作成条件は装置依存性が高いが平行平板型（
３０ｃｍ丸）の容量結合型プラズマ装置で１．１０Ｗか
ら８０Ｗのパワーを投入し非晶質シリコンや非晶質炭化
シリコンを堆積した。

また本例ではｎ１ｐｉｎの各層を単に積層し、同一面積
のパターンを形成し両端のコレクタとエミッタから電極
を取り出した構造であるが、垂直方向で各層の面積をこ
とならしたり、水平方向に接合の取り出しや電極の一部
若しくは全部を形成してもよ（ｐｉｎｉｐ％　ｎｐｉｎ
％　ｎ１ｐｎ、ｎｐｎＳ　ｐｎｉｐ、ｐｉｎｐやｐｎｐ
としたり、またはｉ層の一部若しくは全部に不純物を微
量混入させたり、コンタクト用に高ドープ層を用いたり
、各層で不純物濃度やバンドギャブの傾斜やステップを
付けて接合形成や電極とのコンタクト、バイアスのかか
り方、光の利用効率などを最適化してもよい、エミッタ
にのみ非晶質、微結晶や多結晶をそれぞれ用いる構造で
、幾つかの最適化ができ本発明構成でコレクタやベース
側を初め非単結晶とし、層間絶縁膜上に３．５μｍ厚に
形成、その後に熱アニールにより結晶性の改善を行う、
これは一般に用いられているＳＯＩＯ術を用いて、本例
では５１５℃で形成したＣＶＤシリコンを６１５℃で２
８時間アニールして、１．２μｍから２．３μｍの結晶
粒径を得た０本発明の構成では層間絶縁膜下に既に走査
回路部及びスイッチ部が非単結晶シリコンにて形成され
ており、上記アニール時には薄膜トランジスタ部も同時
に結晶性が改善される。従って一回のアニール（−昼夜
以上かかるばあいもある）で受光部と走査回路部及びス
イッチ部の両方の特性が大きく改善されることになる。

薄膜トランジスタに関しては、チャンネル部の結晶性が
上がり、移動度が５倍位以上となった。受光部のエミッ
タ部で膜厚を厚くしたものの層幅率や速度に及ぼす効果
は絶大であった。全体ばらつきは増えるが、高増幅率な
どよりこのエミッタ部などを用いてシリコンウェハー上
に受光部を形成することによる効果も、走査部の最適化
から考えられる。全体工程中では薄膜トランジスタ作成
後、酸化シリコン膜、ビデオライン（２０３）を形成、
ビデオラインはフォトトランジスタの電極を兼ねており
、透明電極（例えば’Ｉ　Ｔ　Ｏ膜など）材料で形成し
た。

実施例２ 第５図に別の構造を示す、５０７の非単結晶材料を作製
、その後に熱アニールにより結晶性の改善を行う、これ
は一般に用いられているＳＯ工核技術用いて、本例では
４１５℃で形成したＰＥＣＶＤシリコンを６００　”Ｃ
で２８時間アニールして、１．８μｍから３．３μｍの
結晶粒径を得た。ざらにＣ，ＶＤや熱酸化などで酸化膜
を形成後、必要箇所にゲート電極を形成する０層間絶縁
膜を形成し、コンタクトホール開け、５０４のフォトト
ランジスターのエミッタ部を形成、５０６の薄膜トラン
ジスタのソースやドレイン電極を形成するために５０５
の裏電極と５０３のビデオラインを形成する。

フォトトランジスタの材料は非晶質、微結晶や多結晶、
さらにはそれらを結晶成長させたものを用いたり、前述
のようにバンドギャプを利用するためにそれらを複合さ
せてもよい、シリコンを利用して増幅作用を持つ構造で
、受光部の少なくとも一部が薄膜形成されていればよい
、ここでフォトトランジスタはフローティングベース型
で用いられているがさらにスピードや安定性を求める場
合は増幅率は下がるがフローティングとせず第３図の様
につながれたＲの抵抗をベースとエミッタ間に入れて用
いることもできる０本例では一次元の光電変換素子アレ
イを用いたラインセンサを構成したが、水平、垂直の二
系統とし二次元に光電変換素子を配列したエリアセンサ
として用いることも十分可能である。１０２の非単結晶
フォトトランジスタのコレクタは各光電変換素子に共通
な１０４のビデオラインにつながれている。

実施例１．２とも任意の工程位置で水素などによる終端
工程を付加することで、さらなる高性能化が計れる。

１０２のフォトトランジスタは１０１の薄膜トランジス
タと合わせて、−ライン読み取り間に電荷を蓄積するこ
とで取り扱いやすい電荷量とする蓄積モードを用いてい
る。動作は薄膜トランジスタがＯＮするとともに逆バイ
アスされた非単結晶フォトトランジスタのコレクタ、ベ
ース間容ｔｃにバイアス電源Ｖにより電荷が充電される
。容量Ｃは本例の第２図のように非単結晶材料による構
造の場合、接合容量とともに薄膜容量で形成される。そ
の後に薄膜トランジスタは次の読みだしまでＯＦＦされ
、光の入射量に比例して光電原核により充電された電荷
は失われていく、シたがって、次に読みだされるタイミ
ングで失った電荷量が再充電され、ベース電流となりト
ランジスタの増刷作用で約電流利得ｈｒｅ＞１倍されて
ビデオラインから出力されるので、外部にて積分動作を
行い光の入射量に比例して高い感度で出力が得られる。

以上実施例を述べたが、本発明は以上の実施例のみなら
ず、撮像装置一般に当てはまり、また広く光を扱う装置
、光を処理する装置に応用が可能である。

［発明の効果］ 以上述べたように本発明によれば、これらの素子では同
一装置を用い、同種材料で受光部と増幅部が形成されて
いるため、大面積に形成しても増幅素子と光電変換素子
の特性の均一性を保つことが容易であり、増幅素子のゲ
インのばらつきが小さい、また、薄膜トランジスタは優
れたスイッチング特性を持ち、結晶化などでバルクシリ
コンより優れ、光電変換素子に非常に近接して走査部を
形成できるためにノイズ量のばらつきも小さい。

さらには、非単結晶材のＳＯＩ技術などを用い、フォト
トランジスターと薄膜トランジスターの性能向上を一度
に行えるなどの利点を持つ、そして、素子特性Φ向上ま
た、本構造ではベースとコレクタでの逆バイアス特性が
優れているためリニアリティなど固体撮像素子としての
性能に優れ、優れたベースとエミッタ接合で高増幅率、
高速である。

という効果を有する。

【図面の簡単な説明】

第１図は、本発明の基本構成例を表す図。 第２図は、素子断面の一例を表す図。 第３図は、本発明の他の一例を表す図。 第４図は、本発明の全体構成例を表す図。 第５図は、本発明の素子断面図の別個を示す図。 １０１　・　・ １０２　・　・ １０３　・　・ １０４　・　・ １０５　・　・ ２０１　・　・ ２０２　・　・ ２０３　・　・ ２０４　・　・ ２０５　・　・ ２０６　・　・ ３０１　・　・ ・薄膜トランジスタ（ｎ） ・非単結晶フォトトランジスタ ・バイアス電源 ・ビデオライン ・ゲートライン ・基板 ・絶縁膜 ・ビデオライン ・フォトトランジスタ ・裏電極 ・薄膜トランジスタ ・薄膜トランジスタ（ｐ） ３０２・・・非単結晶フォトトランジスタ５０４・・・
フォトトランジスタ ５０６・・・薄膜トランジスタ 以 上 出願人　セイコーエプソン株式会社

Claims (2)

【特許請求の範囲】
1. （１）光電変換素子として少なくとも一部は非単結晶に
   より構成されるフォトトランジスターを用い、その駆動
   回路に薄膜トランジスターを用いて同一基板上に設けた
   ことを特徴とする固体撮像装置。
2. （２）光電変換素子の一部と薄膜トランジスターの一部
   を同一の非単結晶材料で形成したことを特徴とする請求
   項１記載の固体撮像装置。