JPH02211644A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的コ （産業上の利用分野） この発明は、ＴＡＢ法（テープオートメイテッドボンデ
ング）を用いた半導体装置に関する。

（従来の技術） 近年、電子機器の小型、経過、薄形化に伴い、例えばメ
モリカード等に見られるように、多数個の半導体素子の
薄形化及び配線基板への高密度の実装が要求されてきて
いる。従来、高密度に半導体素子を実装する代表的な方
法としては、ＴＡＢ法（フィルムキャリア法ども称Ｊ′
る。）を用いた実装法が行なわれている。

一般的なＴＡＢ法の工程としては、第２図に示す様に、
接着剤（＝ｌぎのベース絶縁フィルム（ポリイミド等）
１に、半導体素子を配置するための開孔部（デバイスホ
ール）２と、前記配線基板との接続用開孔部（アウター
リードカット用開孔部）３．４，５，６とがパンチング
加工しである。さらに、ベース絶縁フィルム１には、図
示しないがリールトウーリール方式で自動ボンディング
を行うためのスプロケットホール等がパンチング加工し
である。そして、前記ベース絶縁フィルム６に、銅箔を
ラミネートし、レジスト塗布、露光、現像を行った後、
エツチング法によって銅箔リード（パターン）７を形成
し、その後レジスト剥離して半導体装用テープ８を作成
する。次に、半導体素子９のポンディングパッド（電極
パッド）１０に形成された金属突起（バンブ）１１と、
テプ８に形成された銅箔リード７とをインナーリードボ
ンディングした後、半導体素子９上へ樹脂をボッディン
グして月止し、半導体装置を形成する。

さらに、この半導体装置を配線基板上に搭載すべく（即
らアウターリードボンディングづべく）、−船釣にはテ
ープ８に形成されたデバイスホール２の周囲にリーポー
トリンク１２を残して、半導体素子９側からテープ８（
フィルム１）を切断する。

ところで、例えばメモリチップの様に大容量化につれて
ヂップザイズが大きくなり、かつ、パッド数が少ない半
導体素子をＴＡＢ法により実装する場合が増えてきた。

第３図はメモリチップの様な大容量の半導体素子をイン
ナーリードボンディングする状態を示す側面図である。

この図に示す様に、特に半導体デツプ９の長辺方向はサ
ポートリンク１２によって支えられる銅箔リード７の密
度が少ないためインナーリードボンディング時の熱等の
外的要因により、サポートリンク１２に反りが生じ、銅
箔りドア先端と半導体素子９のポンディングパッド１０
に位置ずれが生じるという不都合があり、インナーリー
ドボンディングの歩留りが低下するという問題があった
。また、銅箔リード７どボンディングパッド１０の接続
がたとえ行なわれても、部分的に位置ずれが生じている
ため、接続の信頼性が乏しいという問題があった。

（発明が解決しようとする課題） 上記した様に、ＴＡＢ法を用いた従来の半導体素子では
、チップザイズが大きい場合、サポートリンクに反りが
生じ、銅箔リード先端と半導体素子のポンディングパッ
ドに位置ずれが生じるという不都合があり、インナーリ
ードボンディングの歩留りが低下するという問題があっ
た。また、インナーリードボンディングの接続が行なわ
れても、接続の信頼性が乏しいという問題があった。

そこで本発明は、前記問題点を解決し、インナリードボ
ンディングの歩留りが高く、か゛つ信頼性の高い半導体
装置を提供することを目的としている。

［発明の構成］ （課題を解決するための手段） この発明は、配線基板との接続づるための開孔部および
半導体素子を配置するための開孔部を右するテープ状の
絶縁フィルムに形成され／ｊ　！１　？ｆ５リードと半
導体素子の所定箇所とを接続した後、前記絶縁−ノイル
ムから、前記銅箔リードに接続された前記半導体素子を
切り離して配線基板上に搭載づべく形成されるＴＡＢ実
装方式の半導体装置（・あり、前記配線基板との接続用
開孔部を複数個の開孔部に分割するブリッジ部を前記絶
縁フィルムに形成したことを特徴とづる。

（作用） この発明によれば、前記配線基板との接続用開孔部をそ
れぞれ複数個の開孔部に分割するブリッジ部を絶縁フィ
ルムに形成したことにより、インナーリードボンディン
グ時に絶縁フィルムに反りが生じることなく、安定した
ボンディングを行うことができる。

（実施例） 以下、図面を参照しく本発明の詳細な説明する。

第１図は本発明に係る半導体素子の実装方法を示Ｊ平面
図である。

この図において、符号２１は接着剤付きのベース絶縁フ
ィルム（ポリイミド、ガラスエポキシ゛等）であり、厚
さ７５〜１２５μ兜、幅３．５　ｍｍ或は７０　ｍｍを
有している。このベース絶縁フィルム２１には、半導体
素子を配置するための開孔部（デバイスホール）２２、
前記配線基板との接続用開孔部（アウターリードカット
用開孔部）２３．２４゜２６．２６がパンチング加工さ
れ、ざらに図示しないがリールトウーリール方式で自動
ボンディングを行うためのスプロケットホール等がパン
チング加工されている。そして、前記ベース絶縁フィル
ム２１に厚さ３５μｍの銅箔をラミネートし、レジスト
塗布、露光、現像を行った後、エツヂフグ法によって銅
箔リード（パターン）２７を形成し、その後レジスト剥
離して半導体装用テープ２８を作成する。ここで、パン
チング加工の際に、アウターリードボンディング用開孔
部２３，２５の銅箔リード２７形成部以外の任意の箇所
に、サポートリンク２つと周辺のベース絶縁フィルム２
１を継ぐ複数のブリッジ部３０を残すようにパンチング
加工を行う。例えばアウターリード２７のピッチがＯ，
Ｂｍｍ、アウターリード２７の幅が０゜３　ｍｍの場合
、任意のアウターリード２７間に約０゜３　ｍｍ程度の
幅でブリッジ部３０を残してアウタリードボンディング
用開孔部２３，２５を複数個に分割づる。次に、デバイ
スホール２２の所定の箇所へ半１９体素子３１を配置し
、半導体素子３１のポンディングパッド３２に形成され
た金属突起（バンブ）３３と、デー７２８に形成され、
デバイスホール２２へ突出した銅箔リード２７の先端と
をインナーリードボンディングした後、半導体素子３１
上へ樹脂をボッティングして封止する。

ざらに、−船釣には、テープ２８に形成されたデバイス
ボール２１の周囲に勺ボートリンク２９を残して、半導
体素子３１側からテープ２８（フィルム２１）を切断し
て配設阜板上に搭載し、アウターリードボンディングす
る。

この様に、アラタルリードボンデング用量孔部２３．２
５の銅箔リード２７形成部以外の任意の箇所にブリッジ
部３０を残し、アウターリードボンディング用開孔部２
３．２５を複数個に分割することにより、大型のメモリ
チップの様に、チップサイズが大ぎく、かつ、パッド数
が少ない半導体素子をＴＡＢ法により実装する場合でも
、位置ずれのない安定したかつ接続の信頼性の高いイン
ナーリードボンディングを行うことができる。これは、
銅箔リード２７間に形成されているブリッジ部３０が支
えとなり、インナーリードボンディング時に熱が加えら
れてもサポートリンク２９に反りが生じることがないた
めである。

また、アウターリードボンディング時には配線基板との
接続を行うために所定の箇所から銅箔リード２７をカッ
トしてフォーミングを行うが、予め全銅箔リード２７間
にベースフィルムを介在させることにより、銅箔リード
２７と配線基板の半田付けを行う際に銅箔リード２７間
に半田ブリッジを生じるのを防止できるという効果も得
られる。

尚、本実施例においては、ブリッジ部を半導体素子３１
の長辺側の接続月間孔部２３，２５のみに設けているが
、半導体素子３１の大きさによっでは短辺側の接続月間
孔部２４，２６にも設けることによってより効果が出る
のは言うまでもない。

［発明の効果コ 以上述べた様に本発明によれば、チップサイズが大きく
、かつ、パッド数が少ない半導体素子をＴＡＢ法により
実装する場合でも、サポートリンクに反りが生じること
なく、位置ずれの少ない安定したインナーリードボンデ
ィングを行うことができ、信頼性の高い半導体装置を得
ることかできる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の一実施例を示す平面
図、第２図は従来の半導体装置を示す平面図、第３図は
従来の半導体素子をインテーク〜ドボンデイングする場
合の不都合点を示す側面図である。 ２１・・・絶縁フィルム、 ２２’、２３．２４．．２５．２６・・・開孔部、２７
・・・銅箔リード、２８・・・テープ、３０・・・ブリ
ッジ部、３１・・・半導体素子。 代理人　　　弁理士　則　近　憲　体

Claims (1)

1. 【特許請求の範囲】 配線基板と接続するための開孔部及び半導体素子を配置
   するための開孔部を有するテープ状の絶縁フィルムに形
   成ざれた銅箔リードと半導体素子の所定箇所とを接続し
   た後、前記絶縁フィルムから、前記銅箔リードに接続さ
   れた前記半導体素子を切り離して配線基板上に搭載すべ
   く形成されるＴＡＢ実装方式の半導体装置において、 前記配線基板との接続用開孔部を複数個の開孔部に分割
   するブリッジ部を前記絶縁フィルムに設りたことを特徴
   とする半導体装置。