JPH02211660A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置に関し、特に、樹脂封止型半導体
装置に適用して有効な技術に関するものである。

〔従来の技術〕

実装密度が高い樹脂封止型半導体装置としてＱＦ　Ｐ　
（Ｑ　ｕａｄ　Ｆ　ｌａｔ　Ｐ　ａｃｋａｇｅ）等の所
謂面実装型がある。この種の樹脂封止型半導体装置は半
導体ペレット及びインナーリードを樹脂封止部（レジン
）で封止している。前記半導体ペレットはインナリード
の先端（一端）に規定された領域内に配置されている。

このインナーリード及びそれに接続されたアウターリー
ドは同一のリードフレームを打抜いて形成されている。

インナーリードの先端と半導体ペレットの外部端子（ポ
ンディングパッド）とはボンディングワイヤで電気的に
接続されている。

なお、この種の樹脂封止型半導体装置については、例え
ば日経マイクロデバイス、１９８８年８月号、第３１頁
乃至第６０頁に記載されている。

〔発明が解決しようとする課題〕

前述のＱＦＰ等面実装型の樹脂封止型半導体装置の開発
に先立ち、本発明者は次の問題点が生じることを見出し
た。

前記樹脂封止型半導体装置は、搭載される半導体ペレッ
ト例えばゲートアレイのゲート数や入出力外部端子数の
増加に伴い、アウターリードの本数（ピン数）が増加し
ている。本発明者が開発中の樹脂封止型半導体装置は１
００〜２００本のアウターリードを配列している。この
アウターリートの本数の増加は直接インナーリードの本
数の増加に比例する。インナーリードは、半導体ペレッ
トの搭載された位置に向って収束するので、アウタリー
ドに比べてサイズも間隔も小さく構成されている。この
ため、例えば隣接する信号用インナリード間に電界効果
によりノイズが発生し易く、誤動作等、樹脂封止型半導
体装置の電気的信頼性が低下するという問題がある。

また、前記樹脂封止型半導体装置は、前記ノイズに対し
てマージンを設定する必要が生じるので、動作速度が低
下するという問題がある。

本発明の目的は、樹脂封止型半導体装置において、特に
隣接するインナーリード間に生じるノイズを低減し、電
気的信頼性を向上することが可能な技術を提供すること
にある。

本発明の他の目的は、樹脂封止型半導体装置において、
動作速度の高速化を図ることが可能な技術を提供するこ
とにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。

［ｉ１！ｌ！を解決するための手段〕 本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、下記のとおりである。

（１）半導体ペレット及びインナーリードを樹脂封止部
で封止する半導体装置において、前記インナーリードの
周囲の表面に絶縁層を介在させて電源が印加された被覆
層を設ける。

（２）前記被覆層は前記インナーリードの上面、下面及
び両側面を覆うように構成される。

（３）前記被覆層は前記インナーリードの下面を覆う下
側被覆層及び前記インナーリードの上面及び両側面を覆
う上側被覆層で構成される。

（４）前記被覆層は少なくとも前記インナーリードが配
列されたほぼ全域に一体に形成し設ける。

一 （５）前記インナーリードのボンディング領域には前記
被覆層を設けない。

（６）前記被覆層は前記インナーリードのうち電源が印
加されたインナーリートと電気的に接続されている。

〔作　　用〕

上述した手段（１）乃至（３）によれば、前記インナー
リード間に作用する電界効果を前記被覆層で遮蔽するこ
とができるので、ノイズマージンを向上し、半導体装置
の電気的信頼性を向上することができる。また、前記ノ
イズマージンを向上することができるので、半導体装置
の動作速度の高速化を図ることができる。

上述した手段（４）によれば、前記被覆層を放熱板とし
て使用することができるので、半導体装置の放熱性を向
上することができる。

上述した手段（５）によれば、前記半導体ペレットに電
気的に接続する際に、インナーリードとボンディングワ
イヤとのボンダビリティを向上することができる。

上述した手段（６）によれば、電源用のインナーリード
から被覆層に直接電源を供給することができる。

以下、本発明の構成について、ＱＦＰ構造を採用する面
実装型の樹脂封止型半導体装置に本発明を適用した一実
施例とともに説明する。

なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

〔発明の実施例〕

本発明の一実施例であるＱＦＰ構造を採用する樹脂封止
型半導体装置を第１図（要部断面図）で示す。

樹脂封止型半導体装置１は第１図に示すように半導体ペ
レット（半導体チップ）２をインナーリード３Ａの先端
（ペレット側の一端）で規定された領域内に配置してい
る。この樹脂封止型半導体装置１はＱＦＰ構造を採用し
ている。前記半導体ペレット２は支持板５の表面上に形
成された絶縁膜４の表面に搭載されている。半導体ペレ
ット２は接着層（例えばＡｇペースト）で絶縁膜４の表
面に接着されている。

前記半導体ペレット２は例えば平面形状が方形状の単結
晶珪素で形成されている。半導体ペレット２の表面には
複数の半導体素子で形成された所定の回路を搭載してい
る。本発明者が開発中の樹脂封止型半導体装置１はこれ
に限定されないがゲトアレイ又はカラパレット等ロジッ
ク系の半導体ペレット２を搭載している。

前記インナーリード３Ａの先端は、第１図及び第２図（
切断成型前のリードフレームの平面図）に示すように、
半導体ペレット２の各辺に沿ってそれに対向して配列さ
れている。インナーリード３Ａの後端（他端）は、半導
体ペレット２を中心に放射状に４方向に延在し、アウタ
ーリード３Ｂに一体に構成されている。つまり、本実施
例の樹脂封止型半導体装置１はこれに限定されないが４
方向リード構造で構成されている。インナーリード３Ａ
及びアウターリード３Ｂは本実施例において１つのリー
ドフレーム３に１００〜２００本配列されている。なお
、第１図に示す断面図は第２図に示す平面図においてＩ
−１切断線で切った断面図に相当する。

前記１個の半導体ペレット２を搭載するリードフレーム
３は互いに平行に行方向に延在する２本の外枠３Ｄと互
いに平行に列方向に延在する２本の内枠３Ｅとで囲まれ
た領域内に構成されている。

外枠３Ｄと内枠３Ｅとは一体に構成されている。

アウターリード３Ｂのインナーリード３Ａ側の一端はタ
イバー３Ｃを介在させて外枠３Ｄと内枠３Ｅとが一体化
された角部分に支持されている。アウターリード３Ｂの
他端は外枠３Ｄ又は内枠３Ｅに支持されている。前記外
枠３Ｄには、多連り−Ｈフレーム３のペレット付は時や
ボンディング時の位置決め用又は搬送用の貫通穴３Ｆが
設けられている。

前記インナーリード３Ａ、アウターリード３Ｂの夫々を
含むリードフレーム３は、例えばＣｕ合金で形成され、
１００〜２００［μｍ〕程度の厚さで形成されている。

また、前記リードフレーム３はＦｅ−Ｎｉ合金、無酸素
銅（ＯＦＣ）等で形成してもよい。

前記インナーリード３Ａの先端（ボンディング領域）は
第１図に示すようにボンディングワイヤ１０を介在させ
て半導体ペレット２の外部端子（ポンディングパッド）
に接続されている。外部端子（図示しない）は半導体ペ
レット２の表面の例えば周辺部に複数個配列されている
。前記ボンディングワイヤ１０はこれに限定されないが
例えばＡｕワイヤを使用する。ボンディングワイヤ１０
はポールボンディング法又はウェッジボンディング法で
接続される。

前記インナーリード３Ａの先端のボンディング領域の表
面にはＡｇメツキ層１１が設けられている。

このＡｇメツキ層１１はインナーリード３Ａとボンディ
ングワイヤ１０とのボンダビリティを向上するために形
成されている。Ａｇメツキ層１１は例えば２〜３［μｍ
］程度の厚さで形成されている。

前記インナーリード３Ａは、少なくとも先端のボンディ
ング領域を除き、被覆層５及び７で被覆されている。つ
まり、インナーリード３Ａは上面（第１図中上側の面）
、下面及び両側面（各インナ−リード３Ａ間側）を被覆
層５及び７で被覆している。

前記インナーリード３Ａの下面は絶縁膜４を介在させて
下側被覆層５で被覆されている。絶縁膜４は例えば５０
〜１００［μｍ］程度の厚さのポリイミド樹脂膜で形成
されている。下側被覆層５は例えば１００〜２００［μ
ｍ］程度の厚さのＣｕ合金膜で形成されている。この下
側被覆層５は、半導体ペレット２の支持部５の部分を除
く、インナリード３Ａが配列されたほぼ全域にベタ状態
で形成されている。すなわち、インナーリード３Ａ毎に
設けられた夫々の下側被覆層５は一体に構成されている
。

一方、前記インナーリード３Ａの上面及び両側面は絶縁
膜６を介在させて上側被覆層７で被覆されている。絶縁
膜６は例えば数十［μｍ］程度の厚さのポリイミド樹脂
膜（Ｐ　Ｉ　Ｑ）で形成されている（コーティングされ
ている）。上側被覆層７は例えば２０〜３０［μｍ］程
度の厚さのＣｕ膜又はＣｕ合金膜等の導電層で形成され
ている。この上側被覆層７は、インナーリード３Ａの先
端のボンディング領域を除き、インナーリード３Ａが配
列されたほぼ全域にベタ状態で形成されている。すなわ
ち、上側被覆層７は下側被覆層５と対向させて実質的に
同様のパターンで構成されている。

第１図及び第２図に示すように、電源Ｖｓｓが印加され
る少なくともインナーリード３Ａには上側被覆層７、下
側被覆層５の夫々に達する貫通孔８が設けられている。

この貫通孔８内には上側被覆層７の一部がその内壁に沿
って延在しており、この上側被覆層７の一部はインナー
リード３Ａ、下側被覆層５の夫々と電気的に接続されて
いる。つまり、電源Ｖｓｓが印加されるインナーリード
３Ａは下側被覆層５、上側被覆層７の夫々と電気的に接
続され、下側被覆層５、上側被覆層７の夫々には電源Ｖ
ｓｓが供給されている。電源Ｖｓｓは例えば回路の接地
電位０［Ｖ］である（又は回路の動作電位５［■］でも
よい）。

前記半導体ペレット２、インナーリード３Ａ、前述の被
覆層５及び７等は樹脂封止部（レジン）１２で気密封止
されている（レジンモールドされている）。樹脂封止部
１２は例えばエポキシ系樹脂で形成されている。また、
樹脂封止部１２は第２図においてリードフレーム３のタ
イバー３Ｃの近傍の内側に外周が位置するように形成さ
れる。リードフレーム３のタイバー３Ｃ１外枠３Ｄ及び
内枠３Ｅの夫々は樹脂封止後のリードフレーム３の切断
成型時に除去される。

次に、本実施例の樹脂封止型半導体装置１で使用するリ
ードフレーム３の具体的な形成方法について、第３図乃
至第８図（各形成工程毎に示す要部断面図）を用いて簡
単に説明する。

まず、第３図に示すように、絶縁膜４の上面にリードフ
レーム３の素材となる導電層３Ｇ、絶縁膜４の下面に下
側被覆層５の素材となる導電層５Ａの夫々を接着する。

絶縁膜４は前述のように例えばポリイミド樹脂膜で形成
し、導電層３Ｇ、５Ａの夫々は例えばＣｕ合金膜で形成
する。

次に、第４図に示すように、導電層３Ｇに所定のパター
ンニングを施し、インナーリード３Ａ、アウターリード
３Ｂ等を形成し、リードフレーム３を形成する。このリ
ードフレーム３の形成は例えばフォトリソグラフィ技術
及びエツチング技術を用いて形成する。また、このリー
ドフレーム３を形成する前又は後工程において、導電層
５Ａを成型し、下側被覆層５及び支持部５を形成する。

この下側被覆層５及び支持部５は、絶縁膜４を含め、例
えば打抜き加工で形成する。

次に、表面側の半導体ペレット２の搭載領域、インナー
リード３Ａの先端のボンディング領域、下面側の下側被
覆層５及び支持部５をマスク２０で覆う。マスク２０は
例えばシリコーンゴムで形成したゴム状マスクを使用す
る。そして、第５図に示すように、リードフレーム３の
うち少なくともインナーリード３Ａの表面及び側面に絶
縁膜６を形成する。この絶縁膜６は前述のようにコーテ
ィングされたポリイミド樹脂膜で形成する。

次に、前記マスク２０を除去し、このマスク２０の表面
上に形成された絶縁膜６を除去する。

次に、第６図に示すように、前記リードフレム３のイン
ナーリード３Ａのうち電源Ｖｓ、ｓが印加されるインナ
ーリード３Ａの所定の位置に、このインナーリート３Ａ
及び下側被覆層５を貫通する貫通孔８を形成する。貫通
孔８は打抜き加工又はドリル等による穴あけ加工を使用
し形成する。本実施例においては前記第２図に示すよう
に貫通孔８は２個所形成する。

次に、インナーリード３Ａの表面及び両側面、貫通孔８
の夫々が露出するマスク２１を形成する。

マスク２１は前記マスク２０と同様のものを使用する。

そして、第７図に示すように、マスク２１が形成された
以外の領域において、インナーリード３Ａの表面及び両
側面、貫通孔８の内壁の夫々に上側被覆層７を形成する
。上側被覆層７は前述のように例えばＣｕ膜で形成し、
このＣｕ膜は無電解メツキ法によりマスク２１以外の領
域に選択的に形成することができる。この後、前記マス
ク２１は除去する。

次に、新たに、インナーリード３Ａの先端のボンディン
グ領域が露出するマスク２２を形成する。

マスク２２は前記マスク２０．２１の夫々と同様のもの
を使用する。そして、第８図に示すように、インナーリ
ード３Ａの先端部の露出する表面にＡｇメツキ層１１を
形成する。このＡｇメツキ層１１は例えば電解メツキ法
で形成する。そして、マスク２２は除去する。

これら一連の形成工程により、リードフレーム３のイン
ナーリード３Ａのほぼ全域の周囲に被覆層５及び７を形
成することができる。このリードフレーム３が完成する
と、リードフレーム３に半導体ペレット２を搭載し、ボ
ンディング後、樹脂封止し、この後、リードフレーム３
を切断成型することにより、樹脂封止型半導体装置１は
完成する。

このように、半導体ペレット２及びインナーリド３Ａを
樹脂封止部１２で封止する樹脂封止型半導体装置ｌにお
いて、前記インナーリード３Ａの表面に絶縁層４．６の
夫々を介在させて電源Ｖｓｓが印加された被覆層５．７
の夫々を設ける。この前記被覆層５．７の夫々は前記イ
ンナーリード３Ａの上面、下面及び両側面を覆うように
構成される。また、この被覆層５．７の夫々は前記イン
ナリード３Ａの下面を覆う下層被覆層５及び前記インナ
ーリード３Ａの上面及び両側面を覆う上層被覆層７で構
成される。この構成により、特に隣接するインナ−リー
ド３Ａ間に作用する電界効果を前記被覆層・５．７の夫
々で遮蔽することができるので、ノイズマージンを向上
し、樹脂封止型半導体装置１の電気的信頼性を向上する
ことができる。また、前記ノイズマージンを向上するこ
とができるので、樹脂封止型半導体装置１の動作速度の
高速化を図ることができる。

また、前記被覆層５．７の夫々は少なくとも前記インナ
ーリード３Ａが配列されたほぼ全域に一体に形成し設け
る。この構成により、前記被覆層５．７の夫々を放熱板
として使用することができるので、樹脂封止型半導体装
置１の放熱性を向上することができる。

＝１６ また、前記インナーリード３Ａの先端のボンディング領
域には前記被覆層７を設けない。この構成により、前記
半導体ペレット２に電気的に接続する際に、インナーリ
ード３Ａとボンディングワイヤ１０とのボンダビリティ
を向上することができる。

また、前記被覆層５．７の夫々は前記インナリード３Ａ
のうち電源Ｖｓｓが印加されたインナーリード３Ａと電
気的に接続する。この構成により、電源Ｖｓｓ用のイン
ナーリード３Ａから被覆層５．７の夫々に直接電源ｖｓ
ｓを供給することができるので、電源ｖｓｓを供給する
ための特別なリードや配線を必要とせず、樹脂封止型半
導体装置１の構造を簡単化することができる。

以上、本発明者によってなされた発明を、前記実施例に
基づき具体的に説明したが、本発明は、前記実施例に限
定されるものではなく、その要旨を逸脱しない範囲にお
いて種々変更可能であることは勿論である。

例えば、本発明は、前記樹脂封止型半導体装置１の被覆
層５．７の夫々の位置を入れ換えてもよし１　。

また、本発明は、前記下側被覆層５と支持部５とを一体
に構成してもよい。あるいは、本発明は、この支持部５
を介在させて半導体ペレット２に裏側から電源Ｖｓｓを
供給してもよい。

また、本発明は、前記支持部５の上面に＃！！＃膜４を
介在させてタブ（リードフレーム３と同層）を形成して
もよい。

また、本発明は、前記インナーリード３Ａの先端のボン
ディング領域にＡｇメツキ層１１を設けなくてもよい。

また、本発明は、ＱＦＰ構造以外の樹脂封止型半導体装
置、具体的にはＤ　Ｉ　Ｐ　（Ｄｕａｌ　Ｉ　ｎ−１ｉ
ｎｅＰ　ａｃｋａｇｅ）構造、Ｓ　ＯＰ　（Ｓｍａｌｌ
　０ｕｔ−１ｉｎｅ　Ｐａｃｋａｇｅ）構造、Ｓ　ＯＪ
　（Ｓ　ｍａｉｌ　０ｕｔ−１ｉｎｅ　Ｊ　ｂｅｎｄ）
構造、Ｚ　Ｉ　Ｐ（Ｚｉｇｚａｇ　Ｉｎ−１ｉｎｅ　Ｐ
ａｃｋａｇｅ）構造等の樹脂封止型半導体装置に適用す
ることができる。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

半導体装置の電気的信頼性を向上することができる。

また、半導体装置の動作速度の高速化を図ることができ
る。

【図面の簡単な説明】

第１図は、本発明の一実施例であるＱＦＰ構造を採用す
る樹脂封止型半導体装置の要部断面図、第２図は、前記
樹脂封止型半導体装置で使用されるリードフレームの平
面図、 第３図乃至第８図は、前記リードフレームの形成方法を
示す各形成工程毎の要部断面図である。 図中、１・・・樹脂封止型半導体装置、２・・半導体ペ
レット、３・・リードフレーム、３Ａ・・インナリード
、３Ｂ・・・アウターリード、５，６・・被覆層４．６
・・・絶縁膜、８・・・貫通孔、１０・・ボンディング
ワイヤ、１１・・・Ａｇメツキ層、１２・・・樹脂封止
部。

Claims (1)

1. 【特許請求の範囲】 １、半導体ペレット及びインナーリードを樹脂封止部で
   封止する半導体装置において、前記インナーリードの周
   囲の表面に絶縁層を介在させて電源が印加された被覆層
   を設けたことを特徴とする半導体装置。 ２、前記被覆層は前記インナーリードの上面、下面及び
   両側面を覆うように構成されていることを特徴とする請
   求項１に記載の半導体装置。 ３、前記被覆層は前記インナーリードの下面を覆う下側
   被覆層及び前記インナーリードの上面及び両側面を覆う
   上側被覆層で構成されていることを特徴とする請求項１
   又は請求項２に記載の半導体装置。 ４、前記被覆層は少なくとも前記インナーリードが配列
   されたほぼ全域に一体に形成されて設けられていること
   を特徴とする請求項１乃至請求項３に記載の夫々の半導
   体装置。 ５、前記インナーリードのボンディング領域には前記被
   覆層が設けられていないことを特徴とする請求項１乃至
   請求項４に記載の夫々の半導体装置。 ６、前記被覆層は前記インナーリードのうち電源が印加
   されたインナーリードに電気的に接続されていることを
   特徴とする請求項１乃至請求項５に記載の夫々の半導体
   装置。 ７、前記被覆層はインナーリード全体及びアウターリー
   ドの一部まで一体に形成されて設けられていることを特
   徴とする請求項１乃至請求項６に記載の半導体装置。