JPH02211720A - Ａ／ｄ変換装置 - Google Patents
Ａ／ｄ変換装置Info
- Publication number
- JPH02211720A JPH02211720A JP1031786A JP3178689A JPH02211720A JP H02211720 A JPH02211720 A JP H02211720A JP 1031786 A JP1031786 A JP 1031786A JP 3178689 A JP3178689 A JP 3178689A JP H02211720 A JPH02211720 A JP H02211720A
- Authority
- JP
- Japan
- Prior art keywords
- offset
- converter
- output
- signal
- digital filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はアナログ信号をディジタル信号に変換するＡ／
Ｄ変換装置に関するものである。
Ｄ変換装置に関するものである。
従来の技術
Ａ／Ｄ変換装置には数多くの種類があるが、最近よく用
いられている方式の一つにオーバーサンプリング型のＡ
／Ｄ変換装置がある。 第５図は従来用いられていた
オーバーサンプリング型Ａ／Ｄ変換装置−例を示すのブ
ロック図であり、第５図において、５１は入力端子、５
２は出力端子、５３はアナログ信号をディジタル信号に
変換するプラスのオフセットを持つＡ／Ｄ変換器、５４
は高周波成分を除去する低域通過型のディジタルフィル
タ、５５はオフセット成分を除去するオフセット除去装
置である。
いられている方式の一つにオーバーサンプリング型のＡ
／Ｄ変換装置がある。 第５図は従来用いられていた
オーバーサンプリング型Ａ／Ｄ変換装置−例を示すのブ
ロック図であり、第５図において、５１は入力端子、５
２は出力端子、５３はアナログ信号をディジタル信号に
変換するプラスのオフセットを持つＡ／Ｄ変換器、５４
は高周波成分を除去する低域通過型のディジタルフィル
タ、５５はオフセット成分を除去するオフセット除去装
置である。
入力端子５１へ入力されたアナログ信号はＡ／Ｄ変換器
５３によってディジタル信号に変換される。このときナ
イキスト周波数（信号の最高周波数の２倍）の２倍以上
の周波数でＡ／Ｄ変換を行うことで変換性能を改善する
ことがオーバーサンプリング方式の特徴である。
５３によってディジタル信号に変換される。このときナ
イキスト周波数（信号の最高周波数の２倍）の２倍以上
の周波数でＡ／Ｄ変換を行うことで変換性能を改善する
ことがオーバーサンプリング方式の特徴である。
つぎにＡ／Ｄ変換器５３から出力されるディジタル信号
はディジタルフィルタ５′４に入力される。
はディジタルフィルタ５′４に入力される。
前記したようにＡ／Ｄ変換器５３から出力されるディジ
タル信号は通常のサンプリング周波数よりも２倍以上高
いのでこれを引き下げることが必要であり、このときに
発生する折り返し雑音の影響を除くために低域通過型の
ディジタルフィルタを用いている。なお、ディジタルフ
ィルタ通過後にデシメーション（間引き）によってサン
プリング周波数を引き下げるにあたり、不要なデータ演
算を省けばディジタルフィルタ回路の動作時間を長く取
れるので、通常はフィルタ演算とデシメーションを同時
に行っている。
タル信号は通常のサンプリング周波数よりも２倍以上高
いのでこれを引き下げることが必要であり、このときに
発生する折り返し雑音の影響を除くために低域通過型の
ディジタルフィルタを用いている。なお、ディジタルフ
ィルタ通過後にデシメーション（間引き）によってサン
プリング周波数を引き下げるにあたり、不要なデータ演
算を省けばディジタルフィルタ回路の動作時間を長く取
れるので、通常はフィルタ演算とデシメーションを同時
に行っている。
ディジタルフィルタ５４から出力されるディジタル信号
はオフセット除去装置５５に入力される。
はオフセット除去装置５５に入力される。
入力端子５１へ入力されるアナログ信号やＡ／Ｄ変換器
５３には通常オフセットが存在しているので、ここでは
このオフセットをディジタル的に除去している。オフセ
ット除去装置５５の実現には例えばカットオフ周波数の
極めて低い高域通過型のディジタルフィルタなどを用い
ればよい。
５３には通常オフセットが存在しているので、ここでは
このオフセットをディジタル的に除去している。オフセ
ット除去装置５５の実現には例えばカットオフ周波数の
極めて低い高域通過型のディジタルフィルタなどを用い
ればよい。
オフセット除去装置５５の出力信号は出力端子５２から
出力され、全体としてＡ／Ｄ変換装置を構成しているも
のである。
出力され、全体としてＡ／Ｄ変換装置を構成しているも
のである。
第６図は第５図に示したＡ／Ｄ変換装置の各部の信号波
形である。第６図で、（Ａ）はＡ／Ｄ変換器５３の出力
波形、（Ｂ）はディジタルフィルタ５４の出力波形、（
Ｃ）はオフセット除去装置５５の出力波形である。
形である。第６図で、（Ａ）はＡ／Ｄ変換器５３の出力
波形、（Ｂ）はディジタルフィルタ５４の出力波形、（
Ｃ）はオフセット除去装置５５の出力波形である。
まず（Ａ）ではＡ／Ｄ変換器５３がプラスのオフセット
を持っているためにプラス側の最大値付近で振幅が制限
されている様子を示している。この信号はディジタルフ
ィルタ５４によって高周波成分を除かれるから振幅を制
限された部分にリンギングが発生する。この様子が（Ｂ
）に示されているが、プラス側のリンギングは振幅制限
を受けるからマイナス側のリンギングのみが現われてい
る。
を持っているためにプラス側の最大値付近で振幅が制限
されている様子を示している。この信号はディジタルフ
ィルタ５４によって高周波成分を除かれるから振幅を制
限された部分にリンギングが発生する。この様子が（Ｂ
）に示されているが、プラス側のリンギングは振幅制限
を受けるからマイナス側のリンギングのみが現われてい
る。
さらにこの信号はオフセット除去装置５５によって（Ｃ
）に示すようにオフセットのない信号として出力される
。
）に示すようにオフセットのない信号として出力される
。
発明が解決しようとする課題
しかしながら従来の構成では、Ａ／Ｄ変換器５３の出力
信号が最大振幅以下であってもオフセットの影響でディ
ジタルデータの最大値を超えてしまう場合に、ディジタ
ルフィルタ５４の出力が正確に伝達できないという問題
点がある。
信号が最大振幅以下であってもオフセットの影響でディ
ジタルデータの最大値を超えてしまう場合に、ディジタ
ルフィルタ５４の出力が正確に伝達できないという問題
点がある。
本発明は前記従来の課題を解決するもので、オフセット
をもつＡ／Ｄ変換器を用いてもディジタルフィルタの出
力を正確に伝達することのできるＡ／Ｄ変換装置を提供
することを目的とする。
をもつＡ／Ｄ変換器を用いてもディジタルフィルタの出
力を正確に伝達することのできるＡ／Ｄ変換装置を提供
することを目的とする。
課題を解決するための手段
この目的を達成するために本発明は、アナログ信号をデ
ィジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変
換器の出力するディジタル信号に含まれるオフセット成
分を除去するオフセット除去装置と、前記オフセット除
去装置の出力するディジタル信号に対して所定の特性を
与えるディジタルフィルタとによって構成されることを
特徴とするＡ／Ｄ変換装置で構成される。
ィジタル信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変
換器の出力するディジタル信号に含まれるオフセット成
分を除去するオフセット除去装置と、前記オフセット除
去装置の出力するディジタル信号に対して所定の特性を
与えるディジタルフィルタとによって構成されることを
特徴とするＡ／Ｄ変換装置で構成される。
作用
前記した構成により本発明は、Ａ／Ｄ変換器の出力信号
に含まれるオフセット成分を予めオフセット除去装置で
除去することによって、ディジタルフィルタの出力を正
確に伝達することができる。
に含まれるオフセット成分を予めオフセット除去装置で
除去することによって、ディジタルフィルタの出力を正
確に伝達することができる。
実施例
以下本発明の実施例について図面を参照しながら説明す
る。
る。
第１図は本発明によるＡ／Ｄ変換装置の一実施例である
。第１図で、１工は入力端子、１２は出力端子、１３は
アナログ信号をディジタル信号に変換するプラスのオフ
セットを持つＡ／Ｄ変ｍ器、１４はオフセット成分を除
去するオフセット除去装置、１５は高周波成分を除去す
る低域通過型のディジタルフィルタである。
。第１図で、１工は入力端子、１２は出力端子、１３は
アナログ信号をディジタル信号に変換するプラスのオフ
セットを持つＡ／Ｄ変ｍ器、１４はオフセット成分を除
去するオフセット除去装置、１５は高周波成分を除去す
る低域通過型のディジタルフィルタである。
第１図のＡ／Ｄ変換装置の各部の信号波形を第２図に示
す。第２図で、（Ａ）はＡ／Ｄ変換器１３の出力波形、
（Ｂ）はオフセット除去装置１４の出力波形、（Ｃ）は
ディジタルフィルタ１５の出力波形である。
す。第２図で、（Ａ）はＡ／Ｄ変換器１３の出力波形、
（Ｂ）はオフセット除去装置１４の出力波形、（Ｃ）は
ディジタルフィルタ１５の出力波形である。
入力端子１１へ入力されたアナログ信号はＡ／Ｄ変換器
１３によってディジタル信号に変換される。このディジ
タル信号は第２図（Ａ）に示すようにＡ／Ｄ変換器１３
がプラスのオフセットを持っているためにプラス側の最
大値付近で振幅が制限されている。次にこのディジタル
信号はオフセット除去装置１４に入力され、オフセット
を除かれるから、オフセット除去装置１４の出力信号波
形は第２図（Ｂ）に示されているようになる。
１３によってディジタル信号に変換される。このディジ
タル信号は第２図（Ａ）に示すようにＡ／Ｄ変換器１３
がプラスのオフセットを持っているためにプラス側の最
大値付近で振幅が制限されている。次にこのディジタル
信号はオフセット除去装置１４に入力され、オフセット
を除かれるから、オフセット除去装置１４の出力信号波
形は第２図（Ｂ）に示されているようになる。
さらにオフセット除去装置１４の出力信号はディジタル
フィルタエ５によって高周波成分を除去されると、振幅
を制限されていた部分にリンギングを発生する。この様
子が第２図（Ｃ）に示されているが、既にオフセット除
去装置１４によってオフセットが除かれているのでりン
ギングはまったく振幅制限を受けず、ディジタルフィル
タ１５の出力をそのまま正確に出力することができる。
フィルタエ５によって高周波成分を除去されると、振幅
を制限されていた部分にリンギングを発生する。この様
子が第２図（Ｃ）に示されているが、既にオフセット除
去装置１４によってオフセットが除かれているのでりン
ギングはまったく振幅制限を受けず、ディジタルフィル
タ１５の出力をそのまま正確に出力することができる。
第３図は本発明によるＡ／Ｄ変換装置の他の実施例であ
り、Ａ／Ｄ変換器としていわゆるノイズシェービング型
のものを用いた場合の実施例である。第３図で、３１は
入力端子、３２は出力端子、３３はアナログ信号をディ
ジタル信号に変換するプラスのオフセットを持つノイズ
シェービング型のＡ／Ｄ変換器、３４は高周波成分を除
去する低域通過型の第１のディジタルフィルタ、３５は
オフセット成分を除去するオフセット除去装置、３６は
高周波成分を除去する低域通過型の第２のディジタルフ
ィルタである。
り、Ａ／Ｄ変換器としていわゆるノイズシェービング型
のものを用いた場合の実施例である。第３図で、３１は
入力端子、３２は出力端子、３３はアナログ信号をディ
ジタル信号に変換するプラスのオフセットを持つノイズ
シェービング型のＡ／Ｄ変換器、３４は高周波成分を除
去する低域通過型の第１のディジタルフィルタ、３５は
オフセット成分を除去するオフセット除去装置、３６は
高周波成分を除去する低域通過型の第２のディジタルフ
ィルタである。
第３図のＡ／Ｄ変換装置の各部の信号波形を第４図に示
す。第４図で、（Ａ）はＡ／Ｄ変換器３３の出力波形、
（Ｂ）は第１のディジタルフィルタ３４の出力波形、（
Ｃ）はオフセット除去装置３５の出力波形、（Ｄ）は第
２のディジタルフィルタ３６の出力波形である。
す。第４図で、（Ａ）はＡ／Ｄ変換器３３の出力波形、
（Ｂ）は第１のディジタルフィルタ３４の出力波形、（
Ｃ）はオフセット除去装置３５の出力波形、（Ｄ）は第
２のディジタルフィルタ３６の出力波形である。
入力端子３１へ入力されたアナログ信号はＡ／Ｄ変換器
３３によってディジタル信号に変換される。ここでノイ
ズシェービング型のＡ／Ｄ変換器では通常のオーバーサ
ンプリング型Ａ／Ｄ変換器の数倍の周波数でＡ／Ｄ変換
を行う代わりに量子化ビット数は少なくなっており、高
周波雑音成分・を多く含んでいる。この様子を第４図（
Ａ）に示している。このように高周波雑音成分を多く含
んだ特有の信号であるためＡ／Ｄ変換器３３から出力さ
れるディジタル信号から直接オフセットを除去すること
は困難である。そこで高周波雑音成分を除くためにＡ／
Ｄ変換器３３の出力ディジタル信号を第１のディジタル
フィルタ３４に入力する。
３３によってディジタル信号に変換される。ここでノイ
ズシェービング型のＡ／Ｄ変換器では通常のオーバーサ
ンプリング型Ａ／Ｄ変換器の数倍の周波数でＡ／Ｄ変換
を行う代わりに量子化ビット数は少なくなっており、高
周波雑音成分・を多く含んでいる。この様子を第４図（
Ａ）に示している。このように高周波雑音成分を多く含
んだ特有の信号であるためＡ／Ｄ変換器３３から出力さ
れるディジタル信号から直接オフセットを除去すること
は困難である。そこで高周波雑音成分を除くためにＡ／
Ｄ変換器３３の出力ディジタル信号を第１のディジタル
フィルタ３４に入力する。
第１のディジタルフィルタ３４の出力信号波形を第４図
（Ｂ）に示している。この波形は第２図（Ａ）に相当す
るものであるが、第２図（Ａ）の波形がプラス側の最大
値付近で振幅が制限されているのに対して第４図（Ｂ）
の波形ではノイズシェービング型の特徴の一つとして若
干の過剰振幅が出力できることが示されている。言うま
でもなくこの波形の出力には最上位ビットの上に１ビツ
トの追加が必要である。
（Ｂ）に示している。この波形は第２図（Ａ）に相当す
るものであるが、第２図（Ａ）の波形がプラス側の最大
値付近で振幅が制限されているのに対して第４図（Ｂ）
の波形ではノイズシェービング型の特徴の一つとして若
干の過剰振幅が出力できることが示されている。言うま
でもなくこの波形の出力には最上位ビットの上に１ビツ
トの追加が必要である。
さて、第１のディジタルフィルタ３４の出力信号はオフ
セット除去装置３５へ入力され、ここでオフセットを除
去されて第４図（Ｃ）に示す波形となって出力される。
セット除去装置３５へ入力され、ここでオフセットを除
去されて第４図（Ｃ）に示す波形となって出力される。
このときの信号はもとの最大振幅内にあるから最上位ビ
ットの上に１ビツトの追加は不要である。さらにこの信
号は第２のディジタルフィルタ３６を介して第４図（Ｄ
）の波形となって出力される。ここでは第２のディジタ
ルフィルタ３６は低域通過型であり既に第１のディジタ
ルフィルタ３４で高周波雑音成分はかなり除去されてい
るので第４図（Ｃ）の波形がほぼそのまま出力されてい
る。
ットの上に１ビツトの追加は不要である。さらにこの信
号は第２のディジタルフィルタ３６を介して第４図（Ｄ
）の波形となって出力される。ここでは第２のディジタ
ルフィルタ３６は低域通過型であり既に第１のディジタ
ルフィルタ３４で高周波雑音成分はかなり除去されてい
るので第４図（Ｃ）の波形がほぼそのまま出力されてい
る。
以上説明したようにＡ／Ｄ変換器の出力信号に含まれる
オフセット成分を予め除去することによって、ディジタ
ルフィルタの出力を正確に伝達することのできるＡ／Ｄ
変換装置を構成できる。とくにノイズシェービング型の
Ａ／Ｄ変換器を用いる場合には振幅制限による歪を回避
できるために、Ａ／Ｄ変換器に若干のオフセットがあっ
たとしても出力には殆ど影響を与えない。
オフセット成分を予め除去することによって、ディジタ
ルフィルタの出力を正確に伝達することのできるＡ／Ｄ
変換装置を構成できる。とくにノイズシェービング型の
Ａ／Ｄ変換器を用いる場合には振幅制限による歪を回避
できるために、Ａ／Ｄ変換器に若干のオフセットがあっ
たとしても出力には殆ど影響を与えない。
また、本発明の実施例である第１図及び第３図に示すＡ
／Ｄ変換装置のオフセット除去装置１４゜３５に入力さ
れる信号は、第５図に示す従来のＡ／Ｄ変換装置のオフ
セット除去装置５５に入力される信号よりもサンプリン
グ周波数が高い。オフセット除去装置は入力信号に反応
して動作するから、サンプリング周波数の高いほうがよ
り速やかにオフセットが除去できる。
／Ｄ変換装置のオフセット除去装置１４゜３５に入力さ
れる信号は、第５図に示す従来のＡ／Ｄ変換装置のオフ
セット除去装置５５に入力される信号よりもサンプリン
グ周波数が高い。オフセット除去装置は入力信号に反応
して動作するから、サンプリング周波数の高いほうがよ
り速やかにオフセットが除去できる。
発明の効果
以上述べたように本発明は、アナログ信号をディジタル
信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出
力するディジタル信号に含まれるオフセット成分を除去
するオフセット除去装置と、前記オフセット除去装置の
出力するディジタル信号に対して所定の特性を与えるデ
ィジタルフィルタとによって構成されることを特徴とす
るＡ／Ｄ変換装置で構成され、オフセットをもつＡ／Ｄ
変換器を用いてもディジタルフィルタの出力を正確に伝
達することのできるという優れたＡ／Ｄ変換装置を実現
しうるちのである。
信号に変換するＡ／Ｄ変換器と、前記Ａ／Ｄ変換器の出
力するディジタル信号に含まれるオフセット成分を除去
するオフセット除去装置と、前記オフセット除去装置の
出力するディジタル信号に対して所定の特性を与えるデ
ィジタルフィルタとによって構成されることを特徴とす
るＡ／Ｄ変換装置で構成され、オフセットをもつＡ／Ｄ
変換器を用いてもディジタルフィルタの出力を正確に伝
達することのできるという優れたＡ／Ｄ変換装置を実現
しうるちのである。
第１図は本発明によるＡ／Ｄ変換装置の一実施例を表す
ブロック図、第２図は第１図のＡ／Ｄ変換装置の各部の
信号波形を表す波形図、第３図は本発明によるＡ／Ｄ変
換装置の他の実施例を表すブロック図、第４図は第２図
のＡ／Ｄ変換装置の各部の信号波形を表す波形図、第５
図は従来のＡ／Ｄ変換装置を表すブロック図、第６図は
第５図のＡ／Ｄ変換装置の各部の信号波形を表す波形図
である。 １１．３１・・・入力端子、 １２．３２・・・出力
端子、 １３，３．３・・・Ａ／Ｄ変換器、 １４
．３５・・・オフセット除去装置、 １５・・・ディ
ジタルフィルタ、 第２図（Ａ）・・・Ａ／Ｄ変換器１
３の出力波形、 第２図（Ｂ）・・・オフセット除去
装置１４の出力波形、 第２図（Ｃ）・・・ディジタ
ルフィルタ１５の出力波形、 ３４・・・第１のディ
ジタルフィルタ、３６・・・第２のディジタルフィルタ
、 第４図（Ａ）・・・Ａ／Ｄ変換器３３の出力波形、
第４図（Ｂ）・・・第１のディジタルフィルタ３４
の出力波形、 第４図（Ｃ）・・・オフセット除去装
置３５の出力波形、第４図（Ｄ）・・・第２のディジタ
ルフィルタ３６の出力波形。 代理人の氏名 弁理士 粟野 重孝 ほか１名ｑ 派 昧 ａ 昧 区 Ｕ） ｑコ 本
ブロック図、第２図は第１図のＡ／Ｄ変換装置の各部の
信号波形を表す波形図、第３図は本発明によるＡ／Ｄ変
換装置の他の実施例を表すブロック図、第４図は第２図
のＡ／Ｄ変換装置の各部の信号波形を表す波形図、第５
図は従来のＡ／Ｄ変換装置を表すブロック図、第６図は
第５図のＡ／Ｄ変換装置の各部の信号波形を表す波形図
である。 １１．３１・・・入力端子、 １２．３２・・・出力
端子、 １３，３．３・・・Ａ／Ｄ変換器、 １４
．３５・・・オフセット除去装置、 １５・・・ディ
ジタルフィルタ、 第２図（Ａ）・・・Ａ／Ｄ変換器１
３の出力波形、 第２図（Ｂ）・・・オフセット除去
装置１４の出力波形、 第２図（Ｃ）・・・ディジタ
ルフィルタ１５の出力波形、 ３４・・・第１のディ
ジタルフィルタ、３６・・・第２のディジタルフィルタ
、 第４図（Ａ）・・・Ａ／Ｄ変換器３３の出力波形、
第４図（Ｂ）・・・第１のディジタルフィルタ３４
の出力波形、 第４図（Ｃ）・・・オフセット除去装
置３５の出力波形、第４図（Ｄ）・・・第２のディジタ
ルフィルタ３６の出力波形。 代理人の氏名 弁理士 粟野 重孝 ほか１名ｑ 派 昧 ａ 昧 区 Ｕ） ｑコ 本
Claims (2)
- （１）アナログ信号をディジタル信号に変換するＡ／Ｄ
変換器と、前記Ａ／Ｄ変換器の出力するディジタル信号
に含まれるオフセット成分を除去するオフセット除去装
置と、前記オフセット除去装置の出力するディジタル信
号に対して所定の特性を与えるディジタルフィルタとに
よって構成されることを特徴とするＡ／Ｄ変換装置。 - （２）アナログ信号をディジタル信号に変換するＡ／Ｄ
変換器と、前記Ａ／Ｄ変換器の出力するディジタル信号
に対して所定の特性を与える第一のディジタルフィルタ
と、前記第一のディジタルフィルタの出力するディジタ
ル信号に含まれるオフセット成分を除去するオフセット
除去装置と、前記オフセット除去装置の出力するディジ
タル信号に対して所定の特性を与える第二のディジタル
フィルタとによって構成されることを特徴とするＡ／Ｄ
変換装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031786A JPH02211720A (ja) | 1989-02-10 | 1989-02-10 | Ａ／ｄ変換装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1031786A JPH02211720A (ja) | 1989-02-10 | 1989-02-10 | Ａ／ｄ変換装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02211720A true JPH02211720A (ja) | 1990-08-23 |
Family
ID=12340741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1031786A Pending JPH02211720A (ja) | 1989-02-10 | 1989-02-10 | Ａ／ｄ変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02211720A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102676A (ja) * | 1994-09-30 | 1996-04-16 | Yamaha Corp | Ａ／ｄコンバータ回路 |
| EP0724137A1 (en) * | 1995-01-30 | 1996-07-31 | Sony Magnescale, Inc. | Interpolation device |
| JPH09162843A (ja) * | 1995-12-06 | 1997-06-20 | Nec Corp | Ｃｄｍａ受信装置 |
| JPH1056404A (ja) * | 1996-08-12 | 1998-02-24 | Nec Corp | Ｃｄｍａ同期捕捉回路 |
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
-
1989
- 1989-02-10 JP JP1031786A patent/JPH02211720A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08102676A (ja) * | 1994-09-30 | 1996-04-16 | Yamaha Corp | Ａ／ｄコンバータ回路 |
| US6018262A (en) * | 1994-09-30 | 2000-01-25 | Yamaha Corporation | CMOS differential amplifier for a delta sigma modulator applicable for an analog-to-digital converter |
| EP0724137A1 (en) * | 1995-01-30 | 1996-07-31 | Sony Magnescale, Inc. | Interpolation device |
| JPH09162843A (ja) * | 1995-12-06 | 1997-06-20 | Nec Corp | Ｃｄｍａ受信装置 |
| JPH1056404A (ja) * | 1996-08-12 | 1998-02-24 | Nec Corp | Ｃｄｍａ同期捕捉回路 |
| US6278727B1 (en) | 1996-08-12 | 2001-08-21 | Nec Corporation | CDMA synchronous acquisition circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5880980A (en) | Distributed decimation sample rate conversion | |
| JP3158414B2 (ja) | エコーキャンセラ | |
| US5014304A (en) | Method of reconstructing an analog signal, particularly in digital telephony applications, and a circuit device implementing the method | |
| US4270027A (en) | Telephone subscriber line unit with sigma-delta digital to analog converter | |
| JPH04261225A (ja) | マルチプル・シグマ−デルタ変調器を有するアナログ・デジタル信号変換器 | |
| EP0390531A3 (en) | Sampling rate converter | |
| US5606319A (en) | Method and apparatus for interpolation and noise shaping in a signal converter | |
| JP2005518051A (ja) | オーバーサンプリングされたデジタルオーディオ信号をミキシングするためのミキシングシステム | |
| JP3044739B2 (ja) | デジタル信号のサンプリング周波数の変換方法 | |
| US5886656A (en) | Digital microphone device | |
| JPS63138570A (ja) | 信号記録装置 | |
| JPH02211720A (ja) | Ａ／ｄ変換装置 | |
| US4620158A (en) | PCM signal demodulating circuit | |
| US6272181B1 (en) | Method and device for the aggregation of signals from sampling values | |
| JPS63252015A (ja) | Ｄ／ａ変換装置 | |
| JP3003198B2 (ja) | パルス幅変調装置 | |
| JPH05292133A (ja) | ディジタル復調回路 | |
| JPH1075177A (ja) | ディジタルフィルタ装置及び信号処理方法 | |
| JP3148053B2 (ja) | ディジタル直交検波装置 | |
| JPS60145730A (ja) | Ａ／ｄ変換装置 | |
| JP2576120B2 (ja) | Ｄ／ａ変換装置 | |
| JPS62122331A (ja) | デイジタル信号のノンリニア圧縮装置 | |
| JP3339320B2 (ja) | ディジタル信号処理装置 | |
| JPH03249847A (ja) | 変復調装置 | |
| EP0905889B1 (en) | Distributed decimation sample rate conversion |