JPH0221254A - シリコン基板の絶縁膜欠陥検出方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 この発明は、シリコン基板の絶縁膜欠陥を検出する方法
に関する。

従来の技術 シリコン基板への絶縁膜形成は、半導体素子の製造にお
いて、素子間や配線層間を電気的に絶縁する薄膜を形成
する根幹技術である。

そのため、シリコン基板には欠陥のない絶縁膜を形成さ
せることが肝要であり、一般にシリコン基板上の絶縁膜
の欠陥検出が行われている。従来、この絶縁膜欠陥検出
法としては、銅めっき法、陽極酸化法、ＰＡＷ　（Ｐｙ
ｖｏｃａｔｅｃｈｏｌ八ｗｉｎ　Ｗａｔｅｒ　へ法等が
おる。

前記鋼めっき法は、白金板を陽極に、絶縁膜を形成した
シリコン基板を陰極に用いて硫酸銅水溶液中で電界を印
加することにより、ピンホール部分のみを銅めっきする
方法である。

しかし、この方法は、硫酸銅溶液の濃度の限定が難しく
、適当な条件に制御することが極めて困難である。

陽極酸化法は、絶縁膜を形成したシリコン基板上に不純
物をドープした多結晶シリコン（以下ポリＳＬという）
を成長させ、しかる後縞状にポリＳ上パターンを形成す
る。当該シリコン基板を陽極に、白金板を陰極に用いて
電界溶液中でポリＳｊパターンの陽極酸化を行うと、ピ
ンホール存在部分のポリＳ上パターンのみが陽極酸化さ
れてＳｉＯ２に変化する。そして、弗硝酸でエツチング
してシリコンのみを除去すれば、ＳｉＯ２部分、すなわ
ちピンホール存在部分のポリＳｊパターンのみが残り、
これを欠陥として検出する方法である。

しかし、この方法は操作が複雑で、かつピンホールを間
接観察により検出するという欠点がある。

ＰＡＷ法は、ＳＬｏ、、とＳＬのエツチング速度の差を
利用して直接ピンホールを検出し、又エツチング液の異
方性によりビットの形状から異物と区別することができ
る検出方法である。

しかし、この方法はエツチング速度が極めて小さいため
、検出するまでに長時間を要し、かつその間悪臭を発生
する欠点がおる。

発明が解決しようとする課題 前記のごとく、従来のシリコン基板上の絶縁膜の欠陥検
査方法は、操作のＷ雑や操作制御の困難、おるいは検査
時間に長時間を要する等の欠点があった。

この発明は、従来の検査方法に見られる前記欠点を排除
し、短時間の操作によりシリコン基板絶縁膜の欠陥を直
接観察により検知できる表面欠陥検出方法を提供するこ
とを目的する。

課題を解決するための手段 上記目的を達成するため、この発明は、シリコン基板に
絶縁膜を形成した場合、基板の表面不純物等絶縁膜は部
分的に膜質が劣り、他の健全な部分の絶縁膜に比ベエッ
チング速度が速いことに着目し、その部分的エツチング
速度差を利用して欠陥検査を行う方法を提案するもので
ある。

すなわち、この発明は、シリコン基板の表面に５ｉ０２
膜を形成せしめた試料を短時間エツチング液に浸漬し、
基板絶縁膜欠陥部上の５ｉ０２膜がピンホールとなり、
さらに基板表面にピッ１〜が現出した時点で引上げた後
、検鏡するか又は投光器を使ってビット状凹部の分布状
態を観察し欠陥を検出することにある。

この発明における試料表面に形成さけるＳｉＯ２膜は、
一般に行われている熱酸化法により任意の厚さで形成で
きる。その膜厚はエツチング条件によって変化するが、
通常その膜厚は１００八〜１〃ｍのものが使用できる。

エツチング液は、ＳＬに対するエツチング速度と５ｊ０
２に対するエツチング速度に適当な差がおれば、どのよ
うなエツチング液でも使用することができ、例えば通常
ＳｉＯ２のエツチングに使用されているダッシュエッチ
液（ＨＦ：　　ＨＮＯ３：ＣＨ３Ｃ００Ｈ＝１：１：１
〜１：１０：２０　）等を用いる。なお、このエツチン
グ液には反応促進剤等を添加することもできる。

これらのエツチング液によるエツチング時間は、基板絶
縁膜欠陥部上のＳｉＯ２膜が溶解し、基板表面にビット
状凹部が現出するのに必要最小限の短時間で十分でおる
が、その時間はエツチング液及びＳｉＯ２膜の厚さ等試
験条件により一定しない。

又、シリコン基板は使用目的で要求される品質が異なる
ため、欠陥として認知する基串は一定しないため、−律
に決めることはできない。

実　　施　　例 この発明の一実施例について説明する。

シリコン基板（１）に次の酸化条件で酸化を行い、基板
上に厚さ５００人のＳｉＯｅ膜（２）を形成した（第１
図）。

酸化条件 温度　１０００°Ｃ 雰囲気　　乾燥酸素 圧力　常圧 なお、シリコン基板（１）の表面に不純物等（図面には
黒点（３）として示す）が存在すると、その欠陥部上の
５ｊ０２膜は膜質が劣る。

前記ＳｉＯ２膜を形成したシリコン基板から試料を採取
し、これをダッシュエッチ液（［圧：　　ＨＮＯ３：Ｃ
Ｈ３Ｃ００Ｈ＝１：３：１２＞に４分間浸漬して選択エ
ツチングを行った。

このダッシュエッチ液の室温におけるエツチング速度は
シリコンで約５００人／ｍｉｎ、　ＳｉＯ２で約ｉｏ。

ｘ／ｍｉｎでおり、４分間のエツチングにより、基板表
面の健全部分には厚さ約１００人のＳｉＯ２膜が残り、
欠陥部（３）上のＳｉＯ２膜は消滅してピンホール（４
）ができ、さらに基板表面にはビット（５）が形成され
る。

なお、シリコンとＳｉＯ２に対するエツチング速度に充
分な差がある場合には、シリコン堪板表面にＳｉＯ２膜
を残さずに、基板上のビットを十分な太きざにエツチン
グすることができる。

前記により形成されたビットの内小さい場合は検鏡によ
り、大きい場合は投光器を使って、ビットの分布を観察
して欠陥としての判断をする。

その際のビットは、第３図に示すように、選択エツチン
グの異方性により（ｉｏｏ）シリコン基板ではＡ図に示
すビットが、（１１１）シリコン基板ではＢ図に示すビ
ットが形成され、他の異物とは十分に見分けることがで
きる。

発明の効果 この発明はシリコンと５ｉｄ２に対するエツチング速度
の差を利用して、短時間のエツチングによりシリコン基
板表面にビットを形成せしめ、これを直接に観察するこ
とによりシリコン基板の表面品質を絶縁膜欠陥として迅
速、かつ確実に検出することができる。

【図面の簡単な説明】

第１図はこの発明を実施するための試料におけるシリコ
ン基板の絶縁膜欠陥を例示した説明図、第２図は同上試
料をエツチングした後のピンホールとビットの状態を示
す説明図、第３図はシリコン基板表面に形成されたビッ
トの形状を示す説明図で、Ａ図は（１００）シリコン基
板の場合、Ｂ図は（１１１）シリコン基板の場合である
。 １・・・シリコン基板　　　　２・・・ＳｉＯ８膜３・
・・欠陥部　　　　　　　４・・・ピンホール５・・・
ビット

Claims (1)

【特許請求の範囲】
1. １シリコン基板の表面にＳｉＯ＿２膜を形成せしめた試
   料を短時間エッチング液に浸漬し、基板表面不純物加工
   歪結晶欠陥部上のＳｉＯ＿２膜にピンホールができ、さ
   らに基板表面にビットが現出した時点で引上げた後、検
   鏡するか又は投光器を使つてビット分布状態を観察し欠
   陥として検出することを特徴とするシリコン基板の絶縁
   膜欠陥検出方法。